JP2000208392A - 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 - Google Patents
保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造Info
- Publication number
- JP2000208392A JP2000208392A JP486399A JP486399A JP2000208392A JP 2000208392 A JP2000208392 A JP 2000208392A JP 486399 A JP486399 A JP 486399A JP 486399 A JP486399 A JP 486399A JP 2000208392 A JP2000208392 A JP 2000208392A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- wafer
- dummy pattern
- alignment
- mark structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ウェハ上のアライメントマークがＣＭＰプロ
セスによって損なわれたり劣化することなく視覚的に明
瞭な品質を保つことの出来るアライメントマーク構造を
提供する。 【解決手段】 保護ダミーパターンを有する半導体製造
用アライメントマーク構造が提供され、ウェハ上のアラ
イメントマークを保護し、該マークが損なわれることな
くかつ化学機械研磨（ＣＭＰ）によって視覚的に明瞭な
品質が劣化しないようにする。アライメントマーク構造
は、ウェハのスクライブ線又は非構成部品領域に形成さ
れるアライメントマークと、このアライメントマークの
周辺に位置し、これをＣＭＰから保護する保護ダミーパ
ターンとを有する。保護ダミーパターンは均一密度でウ
ェハの構成部品領域の密度とほぼ等しい。このアライメ
ントマーク構造によってアライメントマークが損なわれ
かつＣＭＰプロセスによって劣化するのを防止するた
め、アライメントマークの視覚的に明瞭な品質が保たれ
る。
セスによって損なわれたり劣化することなく視覚的に明
瞭な品質を保つことの出来るアライメントマーク構造を
提供する。 【解決手段】 保護ダミーパターンを有する半導体製造
用アライメントマーク構造が提供され、ウェハ上のアラ
イメントマークを保護し、該マークが損なわれることな
くかつ化学機械研磨（ＣＭＰ）によって視覚的に明瞭な
品質が劣化しないようにする。アライメントマーク構造
は、ウェハのスクライブ線又は非構成部品領域に形成さ
れるアライメントマークと、このアライメントマークの
周辺に位置し、これをＣＭＰから保護する保護ダミーパ
ターンとを有する。保護ダミーパターンは均一密度でウ
ェハの構成部品領域の密度とほぼ等しい。このアライメ
ントマーク構造によってアライメントマークが損なわれ
かつＣＭＰプロセスによって劣化するのを防止するた
め、アライメントマークの視覚的に明瞭な品質が保たれ
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造技術に係
り、特に保護ダミーパターンを有するアライメントマー
ク構造に関する。このアライメントマーク構造によりウ
ェハ上のアライメントマークを保護し、該マークが損な
われることなく且つ化学機械研磨（ＣＭＰ）によって視
覚的に明瞭な品質が劣化しないように保護する。
り、特に保護ダミーパターンを有するアライメントマー
ク構造に関する。このアライメントマーク構造によりウ
ェハ上のアライメントマークを保護し、該マークが損な
われることなく且つ化学機械研磨（ＣＭＰ）によって視
覚的に明瞭な品質が劣化しないように保護する。
【０００２】
【従来の技術】半導体回路（ＩＣ）はコンピュータや種
々のディジタル電子デバイスの最も重要な構成部品であ
る。ＩＣ製造には通常の製造装置が用いられ非常に複雑
な工程を有している。
々のディジタル電子デバイスの最も重要な構成部品であ
る。ＩＣ製造には通常の製造装置が用いられ非常に複雑
な工程を有している。
【０００３】代表的なＩＣ製造工程では数１００の工程
が必要とされ、完成するまでに数ヶ月を要する。ＩＣ産
業には４つの主要な領域、即ちＩＣ設計、ウェハ製造、
ウェハテスト及び実装がある。ウェハ製造は酸化、拡
散、デポジション、パターン画成及びエッチングを含
む。
が必要とされ、完成するまでに数ヶ月を要する。ＩＣ産
業には４つの主要な領域、即ちＩＣ設計、ウェハ製造、
ウェハテスト及び実装がある。ウェハ製造は酸化、拡
散、デポジション、パターン画成及びエッチングを含
む。
【０００４】これらの技術の中でパターン画成には特に
複雑で高精度の製造装置が必要とされる。マスクは通常
所定のパターンをウェハ上に転写するために用いられ
る。典型的なＩＣ装置では全部の製造過程において通常
１０〜１８のマスクを必要とする。マスクパターンをウ
ェハ上に正確に転写しようとすると、マスクを正確にマ
スク合わせしなければならない。さもないと出来上がる
部品が機能しなくなる。現在ＩＣ製造技術は０．１８μ
ｍの深さのサブ半ミクロンレベルの集積度を実現してい
る。従って、マスク合わせはより精度を要する。
複雑で高精度の製造装置が必要とされる。マスクは通常
所定のパターンをウェハ上に転写するために用いられ
る。典型的なＩＣ装置では全部の製造過程において通常
１０〜１８のマスクを必要とする。マスクパターンをウ
ェハ上に正確に転写しようとすると、マスクを正確にマ
スク合わせしなければならない。さもないと出来上がる
部品が機能しなくなる。現在ＩＣ製造技術は０．１８μ
ｍの深さのサブ半ミクロンレベルの集積度を実現してい
る。従って、マスク合わせはより精度を要する。
【０００５】通常、複数のアライメントマークはウェハ
上に形成され、ウェハへのマスク合わせを支援する。し
かし、視覚的に明瞭な品質を持ったこれらのアライメン
トマークはＣＭＰプロセスによって簡単に劣化してしま
う。するとアライメントエラーがマスクに発生し、マス
クからの転写パターンが非常に不正確になってしまう。
これらの欠点について図４から図８を参照して説明す
る。
上に形成され、ウェハへのマスク合わせを支援する。し
かし、視覚的に明瞭な品質を持ったこれらのアライメン
トマークはＣＭＰプロセスによって簡単に劣化してしま
う。するとアライメントエラーがマスクに発生し、マス
クからの転写パターンが非常に不正確になってしまう。
これらの欠点について図４から図８を参照して説明す
る。
【０００６】
【発明が解決しようとする課題】図４は、半導体ウェハ
１００の上面図を示す略図であって、ウェハ１００上に
は一対のアライメントマーク１０２が形成されている。
アライメントマーク１０２は通常ウェハ１００の非構成
部品領域またはスクライブ線上に形成されている。
１００の上面図を示す略図であって、ウェハ１００上に
は一対のアライメントマーク１０２が形成されている。
アライメントマーク１０２は通常ウェハ１００の非構成
部品領域またはスクライブ線上に形成されている。
【０００７】アライメントマーク１０２は図示しないマ
スクをウェハ１００に正確なパターンを持って転写をす
るために用いられる。
スクをウェハ１００に正確なパターンを持って転写をす
るために用いられる。
【０００８】図４において、アライメントマーク１０２
は図示の便宜上拡大されて描かれており、実際のスケー
ルを反映してはいない。
は図示の便宜上拡大されて描かれており、実際のスケー
ルを反映してはいない。
【０００９】図５は、図４に示すアライメントマーク１
０２の拡大部分を示した略図である。図示されるよう
に、各々のアライメントマーク１０２は４組の縦横に平
行に伸びる溝１０４を有している。
０２の拡大部分を示した略図である。図示されるよう
に、各々のアライメントマーク１０２は４組の縦横に平
行に伸びる溝１０４を有している。
【００１０】写真食刻工程において光ビームがこれらの
溝１０４に入射すると、反射光に対して位相差を生じ、
これが図示しないマスクをウェハ１００に位置合わせす
るのを助ける。
溝１０４に入射すると、反射光に対して位相差を生じ、
これが図示しないマスクをウェハ１００に位置合わせす
るのを助ける。
【００１１】上述したアライメントマークは、しかしな
がら、後続のＣＭＰ工程においてある程度簡単に損なわ
れてしまい、アライメントマークの視覚的に明瞭な品質
が劣化する。これによってマスク合わせの精度が劣化す
る。
がら、後続のＣＭＰ工程においてある程度簡単に損なわ
れてしまい、アライメントマークの視覚的に明瞭な品質
が劣化する。これによってマスク合わせの精度が劣化す
る。
【００１２】次にこのような欠点についてウェハの断面
図を示す図６と図７とを用いて説明する。
図を示す図６と図７とを用いて説明する。
【００１３】図６（Ａ）に示す断面図において、各アラ
イメントマーク１０２の溝が２つだけ、番号１０２ａ，
１０２ｂとして示されている。これらの溝１０２ａ，１
０２ｂはウェハ１００上の所定の位置に形成される。
イメントマーク１０２の溝が２つだけ、番号１０２ａ，
１０２ｂとして示されている。これらの溝１０２ａ，１
０２ｂはウェハ１００上の所定の位置に形成される。
【００１４】図６（Ｂ）を参照すると半導体構造１０６
がウェハ１００上に形成されている。半導体構造１０６
は例えばゲート、ソース・ドレイン領域及びフィールド
酸化膜を有するＭＯＳトランジスタとすることができ
る。半導体構造１０６の製造そのものは本発明の範囲に
はないため、その構成要素をここでは包括的に単一層と
して参照番号１０６で示してある。半導体構造１０６が
作製された後、元のアライメントマーク１０２の溝１０
２ａ，１０２ｂは半導体構造１０６の表面に対応する溝
として形成される。半導体構造１０６の表面上の溝はこ
こでは同一参照番号１０２ａ，１０２ｂで示されてい
る。
がウェハ１００上に形成されている。半導体構造１０６
は例えばゲート、ソース・ドレイン領域及びフィールド
酸化膜を有するＭＯＳトランジスタとすることができ
る。半導体構造１０６の製造そのものは本発明の範囲に
はないため、その構成要素をここでは包括的に単一層と
して参照番号１０６で示してある。半導体構造１０６が
作製された後、元のアライメントマーク１０２の溝１０
２ａ，１０２ｂは半導体構造１０６の表面に対応する溝
として形成される。半導体構造１０６の表面上の溝はこ
こでは同一参照番号１０２ａ，１０２ｂで示されてい
る。
【００１５】従って、例え、元のアライメントマーク１
０２が半導体構造１０６によって覆われてもアライメン
トパターンは半導体構造１０６の表面に表れる。
０２が半導体構造１０６によって覆われてもアライメン
トパターンは半導体構造１０６の表面に表れる。
【００１６】次に図６（Ｃ）を参照すると、次の工程で
半導体構造１０６の選択された部分が選択的に除去され
る。残存部分をここでは参照番号１０６ａで示してあ
る。その後誘電体層１０８がウェハ１００の全表面に形
成され半導体構造１０６ａの露出した表面が被覆され
る。次いで、誘電体層１０８の表面を平坦化するための
ＣＭＰ工程が誘電体層１０８に対して実行される。
半導体構造１０６の選択された部分が選択的に除去され
る。残存部分をここでは参照番号１０６ａで示してあ
る。その後誘電体層１０８がウェハ１００の全表面に形
成され半導体構造１０６ａの露出した表面が被覆され
る。次いで、誘電体層１０８の表面を平坦化するための
ＣＭＰ工程が誘電体層１０８に対して実行される。
【００１７】図７（Ａ）を参照すると、半導体構造１０
６ａの直上にあった誘電体層１０８の選択された部分が
選択的に除去される。誘電体層１０８の残存部分をここ
では参照番号１０８ａで示してある。この工程により半
導体構造１０６ａは露出され、半導体構造１０６ａの表
面の溝１０２ａ，１０２ｂが同様に露出される。
６ａの直上にあった誘電体層１０８の選択された部分が
選択的に除去される。誘電体層１０８の残存部分をここ
では参照番号１０８ａで示してある。この工程により半
導体構造１０６ａは露出され、半導体構造１０６ａの表
面の溝１０２ａ，１０２ｂが同様に露出される。
【００１８】次に図７（Ｂ）を参照すると、後続の工程
においてタングステンなどの金属層からなる導電層１１
０がウェハ１００の誘電体層１０８ａの表面と半導体構
造１０６ａの表面とを覆うように形成される。この工程
によって元のアライメントマーク１０２のパターンは導
電層１１０の表面に表われる。ここでは導電層１１０の
表面に溝１０２ａ，１０２ｂとして示してある。
においてタングステンなどの金属層からなる導電層１１
０がウェハ１００の誘電体層１０８ａの表面と半導体構
造１０６ａの表面とを覆うように形成される。この工程
によって元のアライメントマーク１０２のパターンは導
電層１１０の表面に表われる。ここでは導電層１１０の
表面に溝１０２ａ，１０２ｂとして示してある。
【００１９】次いで図７（Ｃ）を参照すると、後続の工
程において導電層１１０の表面にＣＭＰ工程が実行され
表面が削られてプラグが形成される。しかしこのＣＭＰ
工程において２つの溝１０２ａ，１０２ｂが不必要に削
られてしまうことがある。すると溝１０２ａ，１０２ｂ
によって現わされていたアライメントパターンが視覚的
に不明瞭になる。これは時にはアライメントパターンの
機能を減少させ、或いは完全になくしてしまうことがあ
る。
程において導電層１１０の表面にＣＭＰ工程が実行され
表面が削られてプラグが形成される。しかしこのＣＭＰ
工程において２つの溝１０２ａ，１０２ｂが不必要に削
られてしまうことがある。すると溝１０２ａ，１０２ｂ
によって現わされていたアライメントパターンが視覚的
に不明瞭になる。これは時にはアライメントパターンの
機能を減少させ、或いは完全になくしてしまうことがあ
る。
【００２０】図８はＣＭＰ工程後の損傷を受けたアライ
メントパターンの上面図を示したものである。通常、ウ
ェハ１００上の元のアライメントマーク１０２は、使用
されないブランク領域１１２によってウェハの構成部品
領域と分離されている。ＣＭＰ工程中に機械研磨力によ
りこの不使用ブランク領域１１２が凹んでしまう。更
に、構成部品領域はアライメントマーク１０２よりも密
度において通常は大きいため、より大きな研磨力が研磨
のために必要となる。このような大きな機械研磨力が加
わるとウェハ上のアライメントパターンを不必要に沢山
削ってしまい、精度がある程度損なわれてしまう。する
と、アライメントを実行することが困難となる。マスク
合わせが失敗すると、ウェハ上でのマスクからのパター
ン転写において回転エラーやスケーリングエラーなどの
欠陥が発生する。
メントパターンの上面図を示したものである。通常、ウ
ェハ１００上の元のアライメントマーク１０２は、使用
されないブランク領域１１２によってウェハの構成部品
領域と分離されている。ＣＭＰ工程中に機械研磨力によ
りこの不使用ブランク領域１１２が凹んでしまう。更
に、構成部品領域はアライメントマーク１０２よりも密
度において通常は大きいため、より大きな研磨力が研磨
のために必要となる。このような大きな機械研磨力が加
わるとウェハ上のアライメントパターンを不必要に沢山
削ってしまい、精度がある程度損なわれてしまう。する
と、アライメントを実行することが困難となる。マスク
合わせが失敗すると、ウェハ上でのマスクからのパター
ン転写において回転エラーやスケーリングエラーなどの
欠陥が発生する。
【００２１】従って本発明の目的は、ＣＭＰによるウェ
ハ上でのアライメントマークの損傷を防止しアライメン
トマークからのアライメントパターンがウェハ表面にお
いて視覚的に明瞭な品質をもってウェハ表面に残存し、
マスクの正確なアライメントを可能とする個々のダミー
パターンを有するアライメントマーク構造を提供するこ
とにある。
ハ上でのアライメントマークの損傷を防止しアライメン
トマークからのアライメントパターンがウェハ表面にお
いて視覚的に明瞭な品質をもってウェハ表面に残存し、
マスクの正確なアライメントを可能とする個々のダミー
パターンを有するアライメントマーク構造を提供するこ
とにある。
【００２２】本発明の他の目的は、保護ダミーパターン
を有するアライメントマーク構造を提供することにより
ステッパーアライメントセンサーの能力を改良し、ウェ
ハにマスクの正確なアライメントを実現することにあ
る。
を有するアライメントマーク構造を提供することにより
ステッパーアライメントセンサーの能力を改良し、ウェ
ハにマスクの正確なアライメントを実現することにあ
る。
【００２３】
【課題を解決するための手段】上述した目的を達成する
ために本発明では保護ダミーパターンを有する新しいア
ライメントマーク構造が提供される。
ために本発明では保護ダミーパターンを有する新しいア
ライメントマーク構造が提供される。
【００２４】本発明のアライメントマーク構造はウェハ
のスクライブ線または非構成部品領域の１つに形成され
たアライメントマークとこのアライメントマークの周辺
に位置し、アライメントマークをＣＭＰから保護する保
護ダミーパターンとを有する。
のスクライブ線または非構成部品領域の１つに形成され
たアライメントマークとこのアライメントマークの周辺
に位置し、アライメントマークをＣＭＰから保護する保
護ダミーパターンとを有する。
【００２５】このような本発明による保護ダミーパター
ンを有するアライメントマーク構造により、アライメン
トマークがＣＭＰ工程によって視覚的に明瞭な品質が劣
化するのを防ぐことができる。従って、マスクをウェハ
に正確に合わせることができる。
ンを有するアライメントマーク構造により、アライメン
トマークがＣＭＰ工程によって視覚的に明瞭な品質が劣
化するのを防ぐことができる。従って、マスクをウェハ
に正確に合わせることができる。
【００２６】
【発明の実施の形態】図１は、本発明による保護ダミー
パターンを有するアライメントマーク構造の上面を示す
略図である。図に示すように、本発明のアライメントマ
ーク構造は従来の構造と異なっており、特に各アライメ
ントマークの周辺にダミーパターン１１４を備えている
点で異なる。実際には各ウェハは少なくとも２つのアラ
イメントマークがウェハ上の所定の領域、好ましくはス
クライブ線上または非構成部品領域に形成される。本発
明では、各アライメントマークは保護ダミーパターン１
１４を図１に示すようにその周囲に有している。保護ダ
ミーパターン１１４はほぼその密度は図示しない構成部
品領域の密度と等しい。保護ダミーパターン１１４はＣ
ＭＰプロセスにおいてアライメントマーク１０２が余分
に研磨されるのを防ぐ役割を有している。従ってウェハ
表面でアライメントマーク１０２からのアライメントパ
ターンが損なわれることはなく、ＣＭＰプロセスによっ
て劣化することもない。
パターンを有するアライメントマーク構造の上面を示す
略図である。図に示すように、本発明のアライメントマ
ーク構造は従来の構造と異なっており、特に各アライメ
ントマークの周辺にダミーパターン１１４を備えている
点で異なる。実際には各ウェハは少なくとも２つのアラ
イメントマークがウェハ上の所定の領域、好ましくはス
クライブ線上または非構成部品領域に形成される。本発
明では、各アライメントマークは保護ダミーパターン１
１４を図１に示すようにその周囲に有している。保護ダ
ミーパターン１１４はほぼその密度は図示しない構成部
品領域の密度と等しい。保護ダミーパターン１１４はＣ
ＭＰプロセスにおいてアライメントマーク１０２が余分
に研磨されるのを防ぐ役割を有している。従ってウェハ
表面でアライメントマーク１０２からのアライメントパ
ターンが損なわれることはなく、ＣＭＰプロセスによっ
て劣化することもない。
【００２７】図２は、アライメントマーク１０２の周辺
に形成された保護ダミーパターン１１４のコーナー部１
１５の拡大された図を示したものである。
に形成された保護ダミーパターン１１４のコーナー部１
１５の拡大された図を示したものである。
【００２８】図示されるように保護ダミーパターン１１
４は複数列の予め定められた形状のマーク、例えば疑問
符などで構成される。保護ダミーパターン１１４のこれ
らの疑問符は所定の方法で散らばっており、この保護ダ
ミーパターン１１４によってアライメントマーク１０２
がＣＭＰ工程での機械的研磨により削られるのを防止し
ている。
４は複数列の予め定められた形状のマーク、例えば疑問
符などで構成される。保護ダミーパターン１１４のこれ
らの疑問符は所定の方法で散らばっており、この保護ダ
ミーパターン１１４によってアライメントマーク１０２
がＣＭＰ工程での機械的研磨により削られるのを防止し
ている。
【００２９】図３は、従来の技術と比較した場合の本発
明の利点を示すために用いられるグラフであって、図３
（Ａ）はＸ軸方向のウェハ番号に関してオーバーレイの
程度を示すものであり、図３（Ｂ）はウェハ番号に関し
てＹ軸方向でのオーバーレイの程度を示したものであ
る。保護ダミーパターンを有しない通常のアライメント
マークを使用したウェハの場合にはＳＴＩ（細いトレン
チ分離）構造用のマスクアライメントでは平均的オーバ
ーレイ誤差はＸ軸方向で９４ｎｍであり、Ｙ軸方向で９
７ｎｍである。
明の利点を示すために用いられるグラフであって、図３
（Ａ）はＸ軸方向のウェハ番号に関してオーバーレイの
程度を示すものであり、図３（Ｂ）はウェハ番号に関し
てＹ軸方向でのオーバーレイの程度を示したものであ
る。保護ダミーパターンを有しない通常のアライメント
マークを使用したウェハの場合にはＳＴＩ（細いトレン
チ分離）構造用のマスクアライメントでは平均的オーバ
ーレイ誤差はＸ軸方向で９４ｎｍであり、Ｙ軸方向で９
７ｎｍである。
【００３０】タングステンエッチバックとＷ−ＣＭＰ
（タングステン化学機械研磨）用のマスクアライメント
ではＸ軸方向のオーバーレイ誤差は１３４ｎｍであり、
Ｙ軸方向では１４３ｎｍである。
（タングステン化学機械研磨）用のマスクアライメント
ではＸ軸方向のオーバーレイ誤差は１３４ｎｍであり、
Ｙ軸方向では１４３ｎｍである。
【００３１】一方、本発明による保護ダミーパターンを
有するアライメントマーク構造を用いたウェハの場合に
はＳＴＩ構造のマスクアライメントにおいてオーバーレ
イ誤差はＸ軸方向で５２ｎｍ、Ｙ軸方向において６４ｎ
ｍである。また、タングステンエッチバックとＷ−ＣＭ
Ｐ用のマスクアライメントにおいてはＸ軸方向でオーバ
ーレイエラーは８０ｎｍ、Ｙ軸方向で７４ｎｍである。
有するアライメントマーク構造を用いたウェハの場合に
はＳＴＩ構造のマスクアライメントにおいてオーバーレ
イ誤差はＸ軸方向で５２ｎｍ、Ｙ軸方向において６４ｎ
ｍである。また、タングステンエッチバックとＷ−ＣＭ
Ｐ用のマスクアライメントにおいてはＸ軸方向でオーバ
ーレイエラーは８０ｎｍ、Ｙ軸方向で７４ｎｍである。
【００３２】これらのオーバーレイ誤差は従来のものよ
りも小さくなっている。
りも小さくなっている。
【００３３】図３に示すように、アライメントマークに
保護ダミーパターンを付けることによりＸ軸及びＹ軸で
のオーバーレイの程度は所定の領域では非常に近接して
いる。
保護ダミーパターンを付けることによりＸ軸及びＹ軸で
のオーバーレイの程度は所定の領域では非常に近接して
いる。
【００３４】従って、従来の技術と比較してアライメン
ト誤差は減少している。従って、本発明の保護ダミーパ
ターンを有するアライメントマーク構造はアライメント
マークの視覚的に明瞭な品質がＣＭＰ工程によって損な
われ劣化することを防止している。
ト誤差は減少している。従って、本発明の保護ダミーパ
ターンを有するアライメントマーク構造はアライメント
マークの視覚的に明瞭な品質がＣＭＰ工程によって損な
われ劣化することを防止している。
【００３５】これによりステッパーアライメントセンサ
ーの能力を改良しマスクのウェハへの正確な位置合わせ
を可能とする。
ーの能力を改良しマスクのウェハへの正確な位置合わせ
を可能とする。
【００３６】本発明はウェハ上の各アライメントマーク
の回りに保護ダミーパターンを設けることを特徴として
いる。この保護ダミーパターンが構成部品領域の密度と
ほぼ同一もしくは非常に近い密度を有している。
の回りに保護ダミーパターンを設けることを特徴として
いる。この保護ダミーパターンが構成部品領域の密度と
ほぼ同一もしくは非常に近い密度を有している。
【００３７】従ってＣＭＰプロセスを経た後もアライメ
ントマークが視覚的に明瞭な品質で保たれてアライメン
トパターンとして使用することができる。
ントマークが視覚的に明瞭な品質で保たれてアライメン
トパターンとして使用することができる。
【００３８】更に、本発明ではステッパーアライメント
センサーの能力を向上することができるため、マスクの
ウェハへの位置合わせを正確に行うことができる。
センサーの能力を向上することができるため、マスクの
ウェハへの位置合わせを正確に行うことができる。
【００３９】上述の説明においては、本発明は好ましい
実施例について説明された。しかしながら本発明の範囲
はこれらの上述した実施例に限定されるものではなく、
種々の変形が可能である。従って、請求の範囲は本発明
の実態をはずれることなくこれらの全ての変形を含むよ
う広く解釈されなければならない。
実施例について説明された。しかしながら本発明の範囲
はこれらの上述した実施例に限定されるものではなく、
種々の変形が可能である。従って、請求の範囲は本発明
の実態をはずれることなくこれらの全ての変形を含むよ
う広く解釈されなければならない。
【図１】本発明の保護ダミーパターンを有するアライメ
ントマーク構造の上面図を示す略図である。
ントマーク構造の上面図を示す略図である。
【図２】本発明のアライメントマーク構造の回りに形成
された保護ダミーパターンのコーナー部の拡大図であ
る。
された保護ダミーパターンのコーナー部の拡大図であ
る。
【図３】本発明のアライメントマーク構造を使用してＸ
軸方向及びＹ軸方向で得られる減少したオーバーレイ誤
差をそれぞれ示すグラフである。
軸方向及びＹ軸方向で得られる減少したオーバーレイ誤
差をそれぞれ示すグラフである。
【図４】一対のアライメントマークを有する半導体ウェ
ハの上面図である。
ハの上面図である。
【図５】図４に示す各アライメントマークの拡大図であ
る。
る。
【図６】ＣＭＰ工程によってウェハ上のアライメントマ
ークがどのように損なわれるかを説明するために用いら
れる半導体ウェハの各種のステップの断面構造図（その
１）。
ークがどのように損なわれるかを説明するために用いら
れる半導体ウェハの各種のステップの断面構造図（その
１）。
【図７】ＣＭＰ工程によってウェハ上のアライメントマ
ークがどのように損なわれるかを説明するために用いら
れる半導体ウェハの各種のステップの断面構造図（その
２）。
ークがどのように損なわれるかを説明するために用いら
れる半導体ウェハの各種のステップの断面構造図（その
２）。
【図８】ＣＭＰ工程によって劣化したアライメントマー
クの上面図である。
クの上面図である。
１０２ アライメントマーク １１４ 保護ダミーパターン １１５ コーナー部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BA01 BE03 5F046 AA26 BA03 EA30 EB01 EB05 EB07
Claims (13)
- 【請求項１】 複数のスクライブ線によって分離された
複数のチップと複数の未使用非構成部品領域とを有する
半導体ウェハに使用されるアライメントマーク構造にお
いて、前記構造は、 前記ウェハの前記スクライブ線の１つに形成されたアラ
イメントマークと、 前記アライメントマークの周辺に位置し、前記アライメ
ントマークをＣＭＰから保護する保護ダミーパターン
と、 を含むことを特徴とするアライメントマーク構造。 - 【請求項２】 請求項１に記載のアライメントマーク構
造において、 前記ウェハの２つの異なる位置に形成された２つのアラ
イメントマークを含み、 各アライメントマークは１つの保護ダミーパターンをそ
の周辺に有することを特徴とするアライメントマーク構
造。 - 【請求項３】 請求項１に記載のアライメントマーク構
造において、 前記保護ダミーパターンは均一密度であることを特徴と
するアライメントマーク構造。 - 【請求項４】 請求項３に記載のアライメントマーク構
造において、 前記保護ダミーパターンの密度は前記ウェハの構成部品
領域の密度とほぼ等しいことを特徴とするアライメント
マーク構造。 - 【請求項５】 請求項１に記載のアライメントマーク構
造において、 前記保護ダミーパターンが複数の疑問符の列からなるこ
とを特徴とするアライメントマーク構造。 - 【請求項６】 複数のスクライブ線によって分離された
複数のチップと複数の未使用非構成部品領域とを有する
半導体ウェハに使用されるアライメントマーク構造にお
いて、前記構造は、 前記ウェハの非構成部品領域の１つに形成されたアライ
メントマークと、 前記アライメントマークの周辺に位置し、前記アライメ
ントマークをＣＭＰから保護する保護ダミーパターン
と、 を含むことを特徴とするアライメントマーク構造。 - 【請求項７】 請求項６に記載のアライメントマーク構
造において、 前記ウェハの２つの異なる位置に形成された２つのアラ
イメントマークを含み、 各アライメントマークは１つの保護ダミーパターンをそ
の周辺に有することを特徴とするアライメントマーク構
造。 - 【請求項８】 請求項１に記載のアライメントマーク構
造において、 前記保護ダミーパターンは均一密度であることを特徴と
するアライメントマーク構造。 - 【請求項９】 請求項８に記載のアライメントマーク構
造において、 前記保護ダミーパターンの密度は前記ウェハの構成部品
領域の密度とほぼ等しいことを特徴とするアライメント
マーク構造。 - 【請求項１０】 請求項６に記載のアライメントマーク
構造において、 前記保護ダミーパターンが複数の疑問符の列からなるこ
とを特徴とするアライメントマーク構造。 - 【請求項１１】 複数のスクライブ線によって分離され
た複数のチップと複数の未使用非構成部品領域とを有す
る半導体ウェハに使用されるアライメントマーク構造に
おいて、前記構造は、 前記ウェハの非構成部品領域の１つに形成されたアライ
メントマークと、 前記アライメントマークの周辺に位置し、前記アライメ
ントマークをＣＭＰから保護する保護ダミーパターンと
を有し、 前記保護ダミーパターンは均一密度であり、前記ウェハ
の構成部品領域の密度とほぼ等しいことを特徴とするア
ライメントマーク構造。 - 【請求項１２】 請求項１１に記載のアライメントマー
ク構造において、 前記ウェハの２つの異なる位置に形成された２つのアラ
イメントマークを含み、 各アライメントマークは１つの保護ダミーパターンをそ
の周辺に有することを特徴とするアライメントマーク構
造。 - 【請求項１３】 請求項１１に記載のアライメントマー
ク構造において、 前記保護ダミーパターンが複数の疑問符の列からなるこ
とを特徴とするアライメントマーク構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP486399A JP3587712B2 (ja) | 1999-01-12 | 1999-01-12 | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP486399A JP3587712B2 (ja) | 1999-01-12 | 1999-01-12 | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208392A true JP2000208392A (ja) | 2000-07-28 |
| JP3587712B2 JP3587712B2 (ja) | 2004-11-10 |
Family
ID=11595521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP486399A Expired - Lifetime JP3587712B2 (ja) | 1999-01-12 | 1999-01-12 | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587712B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| US6461941B2 (en) * | 2000-05-31 | 2002-10-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor on cell region including forming dummy pattern around alignment key |
| JP2006086226A (ja) * | 2004-09-14 | 2006-03-30 | Sony Corp | 電子デバイス、半導体装置、裏面照射型固体撮像装置、液晶表示装置並びに各製造方法 |
| JP2009218491A (ja) * | 2008-03-12 | 2009-09-24 | Fujitsu Microelectronics Ltd | 電子デバイス及びその製造方法 |
| CN102436151A (zh) * | 2011-12-22 | 2012-05-02 | 上海宏力半导体制造有限公司 | 光刻版图的形成方法 |
-
1999
- 1999-01-12 JP JP486399A patent/JP3587712B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461941B2 (en) * | 2000-05-31 | 2002-10-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor on cell region including forming dummy pattern around alignment key |
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| JP4632504B2 (ja) * | 2000-09-26 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | アライメントマークを有する半導体装置およびその製造方法 |
| JP2006086226A (ja) * | 2004-09-14 | 2006-03-30 | Sony Corp | 電子デバイス、半導体装置、裏面照射型固体撮像装置、液晶表示装置並びに各製造方法 |
| JP4561265B2 (ja) * | 2004-09-14 | 2010-10-13 | ソニー株式会社 | 裏面照射型固体撮像装置及びその製造方法 |
| JP2009218491A (ja) * | 2008-03-12 | 2009-09-24 | Fujitsu Microelectronics Ltd | 電子デバイス及びその製造方法 |
| CN102436151A (zh) * | 2011-12-22 | 2012-05-02 | 上海宏力半导体制造有限公司 | 光刻版图的形成方法 |
| CN102436151B (zh) * | 2011-12-22 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 光刻版图的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3587712B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
| US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
| US20030183860A1 (en) | Semiconductor integrated circuit device including dummy patterns located to reduce dishing | |
| US20110304350A1 (en) | Mask Alignment, Rotation and Bias Monitor Utilizing Threshold Voltage Dependence | |
| US7952213B2 (en) | Overlay mark arrangement for reducing overlay shift | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| US6249036B1 (en) | Stepper alignment mark formation with dual field oxide process | |
| US20040140052A1 (en) | Method for aligning key in semiconductor device | |
| US7595258B2 (en) | Overlay vernier of semiconductor device and method of manufacturing the same | |
| US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
| US6130173A (en) | Reticle based skew lots | |
| JP3474865B2 (ja) | 半導体装置の製造方法 | |
| US20230259039A1 (en) | Method of determining overlay error during semiconductor fabrication | |
| US20230260924A1 (en) | Overlay metrology mark | |
| KR100681679B1 (ko) | 반도체 소자 제조 방법 | |
| KR20060076677A (ko) | 반도체소자의 제조방법 | |
| TW391041B (en) | Alignment mark structure with dummy pattern | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| CN117525037A (zh) | 一种套刻标记及制备方法、曝光区域和半导体制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |