DE102016112049B3 - Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102016112049B3
DE102016112049B3 DE102016112049.9A DE102016112049A DE102016112049B3 DE 102016112049 B3 DE102016112049 B3 DE 102016112049B3 DE 102016112049 A DE102016112049 A DE 102016112049A DE 102016112049 B3 DE102016112049 B3 DE 102016112049B3
Authority
DE
Germany
Prior art keywords
silicon
silicon wafers
boron
wafers
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016112049.9A
Other languages
English (en)
Inventor
Thomas Wübben
Johannes Freund
Hans-Joachim Schulze
Helmut Öfner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016112049.9A priority Critical patent/DE102016112049B3/de
Priority to JP2017127392A priority patent/JP6671320B2/ja
Priority to US15/636,926 priority patent/US10273597B2/en
Application granted granted Critical
Publication of DE102016112049B3 publication Critical patent/DE102016112049B3/de
Priority to US16/369,419 priority patent/US10724149B2/en
Priority to US16/830,603 priority patent/US10837120B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Gemäß einem Verfahren zum Herstellen von CZ-Siliziumwafern wird ein CZ-Silizium-Ingot oder ein CZ-Silizium-Ingotabschnitt in CZ-Siliziumwafer geschnitten (S100). Ein Parameter von zumindest zwei der CZ-Siliziumwafer wird gemessen (S110). Eine Gruppe der CZ-Siliziumwafer, die innerhalb einer Toleranz einer Zielspezifikation liegen, wird bestimmt (S120). Die Gruppe der CZ-Siliziumwafer wird unter Berücksichtigung des gemessenen Parameters in Untergruppen unterteilt. Ein Durchschnittswert des Parameters der CZ-Siliziumwafer jeder Untergruppe unterscheidet sich unter den Untergruppen, und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe ist geringer als eine Toleranz des Parameters der Zielspezifikation. Eine Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden, wird präpariert (S130). Die CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen, werden verpackt (S140).

Description

  • HINTERGRUND
  • In Siliziumvorrichtungen wie etwa Bipolartransistoren mit isoliertem Gate (IGBTs), Dioden, Feldeffekttransistoren mit isoliertem Gate (IGFETs), zum Beispiel Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), müssen mehrere Anforderungen erfüllt werden. Derartige Anforderungen hängen von spezifischen Anwendungsbedingungen ab. Typischerweise müssen Kompromisse zwischen verknüpften Eigenschaften wie beispielsweise hoher elektrischer Durchbruchspannung und geringem Einschaltwiderstand gefunden werden. Lawinendurchbruchereignisse und eine unerwünschte Ausbildung von Inversionskanälen, zum Beispiel an Silizium-Oxid-Grenzflächen, die während eines Betriebs der Halbleitervorrichtung auftreten können, haben einen negativen Einfluss auf eine Vorrichtungsbelastbarkeit und Vorrichtungszuverlässigkeit.
  • Als ein typisches Basismaterial zum Herstellen einer Vielzahl derartiger Halbleitervorrichtungen werden durch das Czochralski-(CZ-)Verfahren, z. B. durch das standardmäßige CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren, gezüchtete Siliziumwafer verwendet. Im Czochralski-Verfahren wird Silizium in einem Tiegel auf den Schmelzpunkt von Silizium bei etwa 1416°C erhitzt, um eine Siliziumschmelze zu erzeugen. Ein kleiner Silizium-Impfkristall wird mit der Schmelze in Kontakt gebracht. Geschmolzenes Silizium erstarrt auf dem Silizium-Impfkristall. Indem der Silizium-Impfkristall langsam von der Schmelze weggezogen wird, wird ein kristalliner Silizium-Ingot mit einem Durchmesser im Bereich von einem oder mehreren 100 mm und einer Länge im Bereich von einem Meter oder mehr gezogen bzw. gezüchtet. In dem MCZ-Verfahren wird zusätzlich ein externes Magnetfeld angelegt, um einen Sauerstoffkontaminationspegel zu reduzieren.
  • Ein Züchten von Silizium mit definierter Dotierung durch das Czochralski-Verfahren wird durch Segregationseffekte verkompliziert. Der Segregationskoeffizient eines Dotierstoffmaterials kennzeichnet die Beziehung zwischen der Konzentration des Dotierstoffmaterials im wachsenden Kristall und derjenigen der Schmelze. Typischerweise weisen Dotierstoffmaterialien geringere Segregationskoeffizienten als Eins auf, was bedeutet, dass die Löslichkeit des Dotierstoffmaterials in der Schmelze größer ist als im Festkörper. Dies führt typischerweise zu einer Erhöhung einer Dotierungskonzentration im Ingot mit zunehmender Distanz vom Impfkristall. Aus den Druckschriften DE 11 2007 001 378 B4 und US 2003/0 003 608 A1 sind jeweils Verfahren zur Aussonderung und Kennzeichnung von Wafern bekannt.
  • Da in nach Czochralski gezüchteten Silizium-Ingots in Abhängigkeit von einer Anwendung des gezüchteten Siliziums ein Toleranzbereich einer Dotierungskonzentration oder eines spezifischen Widerstands entlang der axialen Richtung zwischen entgegengesetzten Enden des Silizium-Ingots kleiner sein kann als die Variabilität einer Dotierungskonzentration oder eines spezifischen Widerstands, die durch Segregationseffekte während einer CZ-Züchtung hervorgerufen wird, ist es wünschenswert, ein Verfahren zum Herstellen von Siliziumwafern vorzusehen und ein Verfahren zum Herstellen einer Halbleitervorrichtung vorzusehen, die eine verbesserte Ausbeute an Halbleitervorrichtungen einer Ziel-Vorrichtungsspezifikation basierend auf den CZ-Halbleiterwafern ermöglichen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelost durch die Lehren der unabhängigen Ansprüche. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen von CZ-Siliziumwafern. Das Verfahren umfasst ein Schneiden eines CZ-Silizium-Ingots oder eines CZ-Silizium-Ingotabschnitts in CZ-Siliziumwafer. Ferner umfasst das Verfahren ein Messen eines Parameters von zumindest zwei der CZ-Siliziumwafer. Das Verfahren umfasst überdies ein Bestimmen einer Gruppe der CZ-Siliziumwafer, die innerhalb einer Toleranz einer Zielspezifikation liegen. Ferner beinhaltet das Verfahren ein Unterteilen der Gruppe der CZ-Siliziumwafer in Untergruppen unter Berücksichtigung des gemessenen Parameters, wobei ein Durchschnittswert des Parameters der CZ-Siliziumwafer jeder Untergruppe sich unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe geringer als eine Toleranz des Parameters der Zielspezifikation ist. Ferner umfasst das Verfahren ein Vorbereiten bzw. Präparieren einer Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden. Das Verfahren beinhaltet zudem ein Verpacken der CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen.
  • Die vorliegende Offenbarung bezieht sich auch auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren beinhaltet ein Extrahieren bzw. Herausnehmen von CZ-Siliziumwafern, die innerhalb einer Toleranz einer Ziel-Waferspezifikation liegen, aus einer Transportbox. Das Verfahren umfasst ferner ein Unterteilen der CZ-Siliziumwafer in Untergruppen basierend auf einer Messung eines Halbleitermaterialparameters von zumindest zwei der CZ-Siliziumwafer oder basierend auf einer Analyse einer Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden, wobei ein Durchschnittswert eines Parameters der CZ-Siliziumwafer sich unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe geringer als eine Toleranz des Parameters der Zielspezifikation ist. Das Verfahren umfasst ferner ein Prozessieren bzw. Verarbeiten der CZ-Siliziumwafer basierend auf Prozessparametern, die sich zumindest teilweise unter CZ-Siliziumwafern verschiedener Untergruppen unterscheiden.
  • Die vorliegende Offenbarung bezieht sich auch auf ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Messen einer elektrischen Eigenschaft des Siliziumwafers. Ferner umfasst das Verfahren ein Bestimmen einer Ziel-Waferdicke basierend auf der gemessenen elektrischen Eigenschaft. Das Verfahren umfasst überdies ein Verarbeiten des Siliziumwafers. Das Verfahren umfasst zudem ein Abdünnen des Siliziumwafers auf die Ziel-Waferdicke. Ferner umfasst das Verfahren eine weitere Verarbeitung des Siliziumwafers.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist ein schematisches Prozessdiagramm, das ein Verfahren zum Herstellen von CZ-Siliziumwafern veranschaulicht.
  • 2 ist ein schematisches Prozessdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung in CZ-Siliziumwafern veranschaulicht.
  • 3 ist ein schematisches Prozessdiagramm, das ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung in CZ-Siliziumwafern veranschaulicht.
  • 4 sind schematische Ansichten von grafischen Darstellungen einer Verteilung gegen eine Eigenschaft zum Veranschaulichen verschiedener Verfahren zum Herstellen einer Halbleitervorrichtung.
  • 5 sind schematische Ansichten zum Veranschaulichen von Korrelationen zwischen spezifischem Widerstand und Waferdicke, wenn eine Halbleitervorrichtung basierend auf den in 4 veranschaulichten Verfahren hergestellt wird.
  • 6 ist eine schematische Querschnittsansicht eines Systems für eine CZ-Züchtung.
  • 7 ist eine schematische Querschnittsansicht eines Tiegels zum Veranschaulichen eines Verfahrens zum Dotieren des Tiegels mit einem Dotierstoffmaterial.
  • 8 ist eine schematische Querschnittsansicht eines Teils eines Systems für eine CZ-Züchtung, um ein Verfahren zum Hinzufügen von Dotierstoffen zu einer Siliziumschmelze im Tiegel zu veranschaulichen.
  • 9 ist eine grafische Darstellung, die eine simulierte Konzentration von nicht kompensiertem Phosphor entlang einer axialen Position eines CZ-gezüchteten Silizium-Ingots bezüglich verschiedener Verhältnisse von Bor und Phosphor, die der Siliziumschmelze hinzugefügt werden, veranschaulicht.
  • 10 ist eine grafische Darstellung, die einen simulierten spezifischen Widerstand entlang axialen Position eines CZ-gezüchteten Silizium-Ingots bezüglich verschiedenen Verhältnissen von Bor und Phosphor, die der Siliziumschmelze hinzugefügt werden, veranschaulicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst der Dotierungskonzentration ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsformen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff ”horizontal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d. h. parallel zur normalen Richtung der ersten Oberfläche, des Halbleitersubstrats oder -körpers angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbeitersubstrates oder Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbeitersubstrates gebildet betrachtet wird. Die Ausdrücke ”oberhalb” und ”unterhalb”, wie diese in der vorliegenden Beschreibung verwendet sind, beschreiben daher eine relative Lage eines strukturellen Merkmales zu einem anderen.
  • In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
  • Eine Verarbeitung eines Halbleiterwafers kann Halbleitervorrichtungen mit Anschlusskontakten wie etwa Kontaktkissen/pads (oder Elektroden) ergeben, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder einer in dem Halbleiterkörper enthaltenen getrennten Halbleitervorrichtung erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgebracht sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder aus genau einem Material hergestellt sein, das heisst verschiedene Zusammensetzungen und Konzentrationen der in den Elektrodenmetallschichten enthaltenen Materialien möglich sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In Ausführungsformen, die hier offenbart sind, werden eine oder mehrere leitende Schichten, insbesondere elektrisch leitende Schichten, aufgebracht. Es soll betont werden, dass derartige Ausdrücke wie ”gebildet” oder ”aufgebracht” so zu verstehen sind, dass sie buchstäblich alle Arten und Techniken eines Aufbringens von Schichten abdecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als ein Ganzes aufgebracht werden, z. B. Laminattechniken, sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Dampfabscheidung), PVD (physikalische Dampfabscheidung), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) und so weiter.
  • Die aufgebrachte leitende Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie z. B. Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus einem Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip, beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. damit verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
  • Ein Vereinzelungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu teilen. Eine beliebige Technik zum Zerteilen kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Der Halbleiterkörper, zum Beispiel ein Halbleiterwafer, kann zerteilt werden, indem der Halbleiterwafer auf ein Band, insbesondere ein Vereinzelungsband, aufgebracht wird, das Zerteilungsmuster, insbesondere ein rechtwinkeliges Muster, auf den Halbleiterwafer z. B. gemäß einer oder mehreren der oben erwähnten Techniken aufgebracht wird und das Band, z. B. entlang vier orthogonalen Richtungen in der Ebene des Bandes, gezogen wird. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) geteilt.
  • 1 ist ein schematisches Flussdiagramm, um ein Verfahren 1000 zum Herstellen von CZ-Siliziumwafern zu veranschaulichen.
  • Man wird erkennen, dass, obgleich das Verfahren 1000 im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem müssen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Auch einer oder mehrere der hierin dargestellten Vorgänge können in einem oder mehreren separaten Vorgängen und/oder Phasen ausgeführt werden.
  • Prozessmerkmal S100 umfasst ein Schneiden eines CZ-Silizium-Ingots oder eines CZ-Silizium-Ingotabschnitts in CZ-Siliziumwafer. In einigen Ausführungsformen wird der CZ-Silizium-Ingot durch das magnetische CZ-(MCZ-)Verfahren geschaffen, welches innerhalb eines starken horizontalen (HMCZ) oder vertikalen (VMCZ) Magnetfeldes ausgeführt wird. Dieses dient dazu, den Konvektionsfluidstrom zu steuern, wodurch eine niedrigere Sauerstoffkonzentration und homogenere Verunreinigungsverteilung verglichen mit gemäß dem standardmäßigen CZ-Verfahren hergestellten Wafern ermöglicht wird. Das Schneiden kann beispielsweise gestützt auf eine Drahtsäge und/oder Säge mit Innendurchmesser (ID) ausgeführt werden. Der CZ-Silizium-Ingot resultiert aus einer Züchtung des Kristalls mittels des CZ-Züchtungsverfahrens und einem Entfernen des Samen- bzw. Impfendes, d. h. der Oberseite, und des verjüngten Endes, d. h. des Bodens, indem eine Säge, beispielsweise eine ID-Säge, verwendet wird. Diese Enden können weggeworfen oder zur erneuten Verwendung in zukünftigen Kristallzüchtungsprozessen wieder eingeschmolzen werden. Nach Abschneiden der Enden kann der Ingot in kürzere Abschnitte geschnitten werden, um den Schneidvorgang zu optimieren. Der Ingot kann auch in Scheiben geschnitten werden, ohne dass er in kürzere Abschnitte geschnitten wird, falls das Schneidgerät imstande ist, entsprechende Ingotabmessungen zu verarbeiten.
  • Prozessmerkmal S110 beinhaltet ein Messen eines Parameters von zumindest zwei der CZ-Siliziumwafer. Der Parameter kann ein Parameter aus einer Vielzahl von Parametern sein, die zum Charakterisieren der vom Ingot geschnittenen Halbleiterwafer gemessen werden. Der Parameter kann bezüglich jedes der vom Ingot geschnittenen Halbleiterwafer gemessen werden oder kann basierend auf zwei oder mehr der vom Ingot geschnittenen Halbleiterwafer gemessen werden, während Parameterwerte für andere der Halbleiterwafer basierend auf dem (den) gemessenen Parameterwert(en) berechnet werden können. Beispielsweise kann ein Einfluss der Segregationseffekte auf den spezifischen Widerstand entlang einer axialen Richtung des Ingots beginnend von den gemessenen Werten aus als Randbedingung(en) simuliert werden.
  • Prozessmerkmal S120 umfasst ein Bestimmen einer Gruppe der CZ-Siliziumwafer, die innerhalb einer Toleranz einer Zielspezifikation liegen. Die Toleranz der Zielspezifikation kann mehrere Parameter und Toleranzen einschließlich des mittels des Prozessmerkmals S110 gemessenen Parameters umfassen. Beispiele von durch einen Zielparameterwert und eine Toleranz in der Zielspezifikation spezifizierten Parametern umfassen beispielsweise einen spezifischen Widerstand, Durchmesser, eine Dicke, gesamte Dickenvariation (TTV), Wölbung und Verwerfung.
  • Prozessparameter S120 beinhaltet ein Unterteilen der Gruppe der CZ-Siliziumwafer in Untergruppen unter Berücksichtigung des gemessenen Parameters, wobei ein Durchschnittswert des Parameters der CZ-Siliziumwafer jeder Untergruppe sich unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe geringer als eine Toleranz des Parameters der Zielspezifikation ist.
  • In einigen Ausführungsformen wird die Gruppe der CZ-Siliziumwafer in zwei, drei, vier oder noch mehr Untergruppen unterteilt. Beispielsweise können, wenn die Gruppe der CZ-Siliziumwafer in zwei Untergruppen, d. h. eine erste Untergruppe und eine zweite Untergruppe, unterteilt wird, die CZ-Siliziumwafer der ersten Untergruppe jene Wafer der Gruppe der CZ-Siliziumwafer umfassen, die einen größeren spezifischen Widerstand als der spezifische Widerstand der Wafer der zweiten Untergruppe aufweisen. Wenn beispielsweise die angegebene Toleranz eines spezifischen Zielwiderstands ρ der CZ-Siliziumwafer +/–x%, zum Beispiel +/–14%, beträgt, kann die Toleranz der Wafer von jeder der ersten und zweiten Untergruppen +/–(x/2)%, zum Beispiel +/–7%, betragen, während ein Durchschnittswert des spezifischen Widerstands der Halbleiterwafer der ersten Gruppe größer als ein Durchschnittswert des spezifischen Widerstands der Halbleiterwafer der zweiten Gruppe sein kann. Beide Durchschnittswerte, d. h. der Durchschnittswert des spezifischen Widerstands der Halbleiterwafer der ersten Gruppe und der Durchschnittswert des spezifischen Widerstands der Halbleiterwafer der zweiten Gruppe, liegen innerhalb der Toleranz der Zielspezifikation der Gruppe von CZ-Siliziumwafern, die an einen Kunden versandt werden.
  • Prozessmerkmal S130 umfasst ein Vorbereiten bzw. Präparieren einer Kennzeichnung, die dafür eingerichtet wird, um zwischen den CZ-Siliziumwafern der verschiedenen Untergruppen zu unterscheiden. Die Kennzeichnung kann eine beliebige Art von Kennzeichnung sein, die es erlaubt, die CZ-Siliziumwafer verschiedener Untergruppen zu unterscheiden. In einigen Ausführungsformen unterscheidet die Kennzeichnung durch eine Position in der Transportbox zwischen den Siliziumwafern verschiedener Untergruppen. Positionen in der Transportbox, die Wafer der ersten Gruppe beherbergen, können von anderen Positionen in der Transportbox, die Wafer der zweiten Gruppe beherbergen, durch eine Markierung auf der Box unterschieden werden, zum Beispiel verschiedene Markierungen für die Untergruppen, die an den verschiedenen Positionen in der Transportbox platziert sind, oder ein Klebeetikett auf der Transportbox, das die Transportboxpositionen jeweils Wafern der ersten oder zweiten Untergruppe zuweist. In einigen anderen Ausführungsformen unterscheidet die Kennzeichnung durch eine Markierung auf den CZ-Siliziumwafern zwischen den CZ-Siliziumwafern verschiedener Untergruppen. In einigen Ausführungsformen wird die Markierung geschaffen, indem Lasertechnologie genutzt wird, um zum Beispiel eine permanente und gut lesbare Markierung auf einer Oberfläche der Wafer zu platzieren, um eine Nachverfolgbarkeit der Wafer zumindest bis zu Halbleiterherstellungsprozessen zu ermöglichen, die basierend auf verschiedenen Prozessparametern für die Halbleiterwafer der ersten bzw. zweiten Untergruppe ausgeführt werden. Beispielsweise können die Halbleiterwafer der ersten Untergruppe basierend auf der durch Analysieren der Kennzeichnung gesammelten Information auf eine andere Dicke als die Halbleiterwafer der zweiten Untergruppe abgedünnt werden.
  • Prozessmerkmal S140 umfasst ein Verpacken der CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen. In einigen Ausführungsform werden die innerhalb der Toleranz der Zielspezifikation liegenden CZ-Siliziumwafer in einer gleichen Transportbox verpackt. Folglich werden die Halbleiterwafer der ersten und zweiten Untergruppen in der gleichen Transportbox verpackt.
  • Die oben beschriebenen Prozessmerkmale wurden basierend auf einer Unterteilung der die Zielspezifikation erfüllenden Halbleiterwafer in zwei Untergruppen veranschaulicht. Eine Unterteilung der die Zielspezifikation erfüllenden Halbleiterwafer in mehr als zwei, zum Beispiel drei, vier oder noch mehr Untergruppen kann dementsprechend ausgeführt werden.
  • 2 ist ein schematisches Flussdiagramm, um ein Verfahren 2000 zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
  • Man erkennt, dass, obgleich das Verfahren 2000 im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben wird, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem müssen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Einer oder mehrere der hierin dargestellten Vorgänge können auch in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Prozessmerkmal S200 umfasst ein Extrahieren bzw. Herausnehmen von innerhalb einer Toleranz einer Ziel-Waferspezifikation liegenden CZ-Siliziumwafern aus einer Transportbox.
  • Prozessmerkmal S210 umfasst ein Unterteilen der CZ-Siliziumwafer in Untergruppen basierend auf einer Messung eines Halbleitermaterialparameters von zumindest zwei der CZ-Siliziumwafer oder basierend auf einem Analysieren einer Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden, wobei ein Durchschnittswert eines Parameters der CZ-Siliziumwafer sich unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe geringer als eine Toleranz des Parameters der Zielspezifikation ist. Ein Messen des Halbleitermaterialparameters kann auf zwei, drei oder mehr als drei der CZ-Halbleiterwafer, oder gar alle, des CZ-Silizium-Ingots oder des CZ-Silizium-Ingotabschnitts gestützt werden, wohingegen Werte des Halbleitermaterialparameters für die anderen Halbleiterwafer, d. h. die Halbleiterwafer, die keiner Messung des Halbleitermaterialparameters unterzogen wurden, berechnet werden können. Die Berechnung kann auf die gemessenen Parameterwerte gestützt werden, vorausgesetzt, dass eine Position des Halbleiterwafers im Ingot, von wo er geschnitten wurde, zum Beispiel durch eine Markierung auf dem Wafer und/oder eine Position in der Transportbox und/oder ein Klebeetikett auf der Transportbox bekannt ist. Beispielsweise kann ein Einfluss der Segregationseffekte auf den spezifischen Widerstand entlang einer axialen Richtung des Ingots beginnend von dem (den) gemessenen Materialparameterwert(en) als Randbedingung(en) simuliert werden. Die Unterteilung der CZ-Siliziumwafer in die Untergruppen kann auch basierend auf einer Kennzeichnung der CZ-Siliziumwafer in der Transportbox ausgeführt werden. Weitere Details über die Kennzeichnung sind oben bezüglich des in 1 veranschaulichten Prozessmerkmals S130 angegeben.
  • Prozessmerkmal S220 umfasst ein Verarbeiten der CZ-Siliziumwafer basierend auf Prozessparametern, die sich zumindest teilweise unter den CZ-Siliziumwafern verschiedener Untergruppen unterscheiden. Eine Verarbeitung kann Front-end-of-line-(FEOL-)Prozesse und Back-end-of-line-(BEOL-)Prozesse einschließen. FEOL-Prozesse sind die ersten Prozesse in der Herstellung integrierter Schaltungen oder diskreter Halbleiter, die mit der Schaffung von Vorrichtungen einschließlich Transistoren, Kondensatoren, Widerstände und mehr verbunden sind, direkt im Siliziumwafer. Eine BEOL-Verarbeitung beinhaltet eine Reihe von Prozessen, die genutzt werden, um integrierte Schaltungen zur Verwendung zu präparieren. Diese Prozesse umfassen Zwischenverbindungen bzw. Kopplungen, ein Waferabdünnen, Waferzerteilen, eine Inspektion, Die-Sortierung und Endverpackung. Die Vorrichtungen im Siliziumwafer können miteinander verbunden sein, um eine gewünschte Funktionalität einer elektrischen Schaltung bereitzustellen. Drähte wie etwa strukturierte Metallisierungsschichten, die durch dielektrische Schichten isoliert sind, können verwendet werden, um die einzelnen Vorrichtungen miteinander zu verbinden.
  • In einigen Ausführungsformen werden die CZ-Siliziumwafer der verschiedenen Untergruppen auf verschiedene Zieldicken abgedünnt. Eine Waferabdünnung ist ein Prozess, in welchem Wafermaterial von einer Rückseite eines Wafers entfernt wird, wodurch ein dünnerer Wafer hergestellt wird, der zum Beispiel eine Einstellung eines Einschaltwiderstands und eines Wärmedissipationsverhalttens ermöglicht. Der Prozess des Abdünnens kann durch einen oder mehrere Prozesse wie etwa rückseitiges Schleifen in einer automatisierten Maschine zum rückseitigen Schleifen beispielsweise basierend auf computergesteuerten Schleifrädern, chemischen und Plasmaätzprozessen ausgeführt werden.
  • In einigen Ausführungsformen werden die CZ-Siliziumwafer der Untergruppe mit dem größeren mittleren spezifischen Widerstand auf eine größere Zieldicke abgedünnt als die CZ-Siliziumwafer der Untergruppe mit dem kleineren mittleren spezifischen Widerstand. Beispielsweise kann für eine Erhöhung des mittleren spezifischen Widerstands der Wafer in einer sortierten Gruppe um 5% bis 10% die Dicke z. B. um 2 bis 10 Mikrometer oder um 3 bis 8 Mikrometer erhöht werden. Dadurch kann eine Sanftheit während eines Schaltens von in den Wafern der verschiedenen Untergruppen ausgebildeten Transistoren von einem Ein-Zustand in einen Aus-Zustand aneinander angepasst werden. Desgleichen kann eine Stabilität bzw. Belastbarkeit gegen Lawinendurchbruch von in den Wafern der verschiedenen Untergruppen ausgebildeten Transistoren aneinander angepasst werden.
  • Einige Ausführungsformen umfassen ein Ausbilden eines IGBT in den CZ-Siliziumwafern, wobei Dotierstoffe eines rückseitigen Emitters des IGBT mit verschiedenen Implantationsdosen für Siliziumwafer verschiedener Untergruppen implantiert werden. In einigen Ausführungsformen wird die Implantationsdosis der CZ-Siliziumwafer der Untergruppe mit dem größeren mittleren spezifischen Widerstand zum Beispiel um 2% bis 20% oder um 4% bis 8% höher (oder in einigen Anwendungen geringer) als die Implantationsdosis der CZ-Siliziumwafer der Untergruppe mit dem kleineren mittleren spezifischen Widerstand eingestellt. Dadurch kann eine Sanftheit während eines Schaltens von in den Wafern der verschiedenen Untergruppen ausgebildeten IGBTs von einem Ein-Zustand in einen Aus-Zustand aneinander angepasst werden. Es kann nützlich sein, die Anpassung der Waferdicke und der Dotierung des rückseitigen Emitters z. B. durch Erhöhen der Waferdicke um 3 bis 8 Mikrometer, kombiniert mit einer Erhöhung der Implantationsdosis des rückseitigen Emitters um mehr als 5% oder gar mehr als 10% oder sogar mehr als 20% zu kombinieren.
  • Einige Ausführungsformen umfassen ein Ausbilden eines Transistors in den CZ-Siliziumwafern, wobei Dotierstoffe einer Feldstoppzone des Transistors mit verschiedenen Implantationsdosen für Siliziumwafer verschiedener Untergruppen implantiert werden. Wenn beispielsweise eine Protonenbestrahlung zum Herstellen der Feldstoppzone genutzt wird, können die Protonenimplantationsdosis oder -dosen (wenn mehrere Implantationsenergien genutzt werden) für eine Erhöhung des mittleren spezifischen Widerstands der Wafer in einer sortierten Gruppe z. B. um 5% bis 10% um mehr als 10% verringert (oder in einigen Anwendungen erhöht) werden. Wenn eine Phosphor- oder Selenimplantation zur Bildung der Feldstoppzone genutzt wird, können die Protonenimplantationsdosis oder -dosen (wenn mehrere Implantationsenergien genutzt werden) für eine Erhöhung des mittleren spezifischen Widerstands der Wafer in einer sortierten Gruppe z. B. um 5% bis 10% um mehr als 3% verringert werden. Dadurch können eine Effizienz des rückseitigen Emitters eines IGBT und ein Transportfaktor eines FET oder IGBT, der in den Wafern der verschiedenen Untergruppen ausgebildet wird, aneinander angepasst werden.
  • Einige Ausführungsformen umfassen ein Ausbilden eines Transistors in den CZ-Siliziumwafern, wobei ein Widerstand eines Gate-Widerstands basierend auf verschiedenen Werten für Siliziumwafer verschiedener Untergruppen geschaffen wird. Dadurch kann ein Schaltverhalten von in den Wafern der verschiedenen Untergruppen ausgebildeten Transistoren aneinander angepasst werden.
  • 3 ist ein schematisches Flussdiagramm, um ein Verfahren 3000 zum Herstellen einer Halbleitervorrichtung in einem Siliziumwafer zu veranschaulichen.
  • Man wird erkennen, dass, obgleich das Verfahren 3000 im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem müssen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Auch einer oder mehrere der hierin dargestellten Vorgänge können in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Prozessmerkmal S300 umfasst ein Messen einer elektrischen Eigenschaft des Siliziumwafers. Die gemessene elektrische Eigenschaft kann zum Beispiel ein spezifischer Widerstand sein.
  • Prozessmerkmal S310 umfasst ein Bestimmen einer Ziel-Waferdicke basierend auf der gemessenen elektrischen Eigenschaft. Die Ziel-Waferdicke kann, neben der gemessenen elektrischen Eigenschaft, basierend auf weiteren Parametern, zum Beispiel Zielwerten eines Einschaltwiderstands eines Transistors, einer Sperrspannung zwischen Lastanschlüssen wie etwa Source und Drain eines Feldeffekttransistors mit isoliertem Gate oder Emitter und Kollektor eines IGBT oder basierend auf der Sanftheit während eines Ausschaltens von IGBTs oder Dioden, berechnet werden.
  • Prozessmerkmal S320 umfasst eine Verarbeitung des Siliziumwafers. In einigen Ausführungsformen umfasst eine Verarbeitung FEOL-Prozesse wie oben bezüglich des Prozessmerkmals S210 von 2 beschrieben wurde.
  • Prozessmerkmal S330 umfasst ein Abdünnen des Siliziumwafers auf die Ziel-Waferdicke. Ein Abdünnen kann wie oben mit Verweis auf das Prozessmerkmal S220 von 2 beschrieben ausgeführt werden.
  • Prozessmerkmal S340 umfasst eine weitere Verarbeitung des Siliziumwafers. In einigen Ausführungsformen umfasst eine weitere Verarbeitung FEOL- und BEOL-Prozesse, wie oben bezüglich des Prozessmerkmals S210 von 2 beschrieben wurde.
  • In einigen Ausführungsformen ist die elektrische Eigenschaft eine Abbildung individueller Werte eines elektrischen Parameters, die an verschiedenen Positionen auf der Waferoberfläche gemessen werden. Die elektrische Eigenschaft kann einen oder mehrere Werte eines spezifischen Widerstands umfassen.
  • Unter Bezugnahme auf 4 veranschaulichen schematische grafische Darstellungen Wahrscheinlichkeitsverteilungen von Eigenschaften von Halbleiterwafern, die innerhalb einer Ziel-Waferspezifikation liegen.
  • Bezug nehmend auf eine grafische Darstellung (i) hat eine Wahrscheinlichkeitsverteilung f(ρ) eines spezifischen Widerstands der innerhalb der Zielspezifikation liegenden Halbleiterwafer einen Spitzenwert bei einem durchschnittlichen spezifischen Widerstandswert ρa. Bezug nehmend auf eine grafische Darstellung (ii) hat eine Wahrscheinlichkeitsverteilung f(t) einer Waferdicke während einer FEOL- und BEOL-Verarbeitung einen Spitzenwert bei einem durchschnittlichen Dickenwert ta. Der durchschnittliche Dickenwert ta ist nach einem Waferabdünnen während einer Halbleiterverarbeitung veranschaulicht. Ein Abdünnen der Halbleiterwafer, die innerhalb der Zielspezifikation liegen, wird auf der Basis der gleichen Abdünnparameter ausgeführt. Bezug nehmend auf eine grafische Darstellung (iii) ergeben weitere FEOL- und BEOL-Prozesse zur Fertigstellung einer Halbleitervorrichtung in den Halbleiterwafern eine Wahrscheinlichkeitsverteilung f(p) eines elektrischen Vorrichtungsparameters p der Wafer, zum Beispiel eines Einschaltwiderstands oder einer Sanftheit beim Schalten oder einer Durchbruchspannung oder Empfindlichkeit bzw. Härte gegen kosmische Strahlung oder Widerstandsfähigkeit gegen Kurzschlüsse, die einen durchschnittlichen elektrischen Parameterwert pa und einen ersten Wert FWHM1 einer Halbwertsbreite (FWHM) aufweist.
  • Wenn die Halbleitervorrichtung basierend auf den Verfahren wie mit Verweis auf 2 und 3 beschrieben verarbeitet wird, werden die Halbleiterwafer in zwei Untergruppen g1, g2 unterteilt, wie in einer grafischen Darstellung (iv) veranschaulicht ist. Eine Summe einer ersten Wahrscheinlichkeitsverteilung f1(ρ) eines spezifischen Widerstands der Halbleiterwafer der ersten Untergruppe g1 und einer zweiten Wahrscheinlichkeitsverteilung f2(ρ) eines spezifischen Widerstands der Halbleiterwafer der zweiten Untergruppe g2 ist gleich der Verteilung f(ρ) der grafischen Darstellung (i). Die Halbleiterwafer der Untergruppen g1, g2 weisen verschiedene durchschnittliche spezifische Widerstandswerte ρa1, ρa2 auf. Eine Verarbeitung der CZ-Siliziumwafer wird auf Prozessparameter gestützt, die sich zumindest teilweise unter den CZ-Siliziumwafern der Untergruppen g1, g2 unterscheiden. In der veranschaulichten Ausführungsform, der grafischen Darstellung (v), wird ein Abdünnen der CZ-Siliziumwafer der Untergruppen g1, g2 basierend auf verschiedenen Abdünnparametern ausgeführt, was eine erste Wahrscheinlichkeitsverteilung f1(t) einer Dicke der Halbleiterwafer der ersten Gruppe g1 und eine zweite Wahrscheinlichkeitsverteilung f2(t) einer Dicke der Halbleiterwafer der zweiten Gruppe g2 zur Folge hat. Die Halbleiterwafer der ersten und zweiten Untergruppen g1, g2 weisen verschiedene durchschnittliche Waferdickenwerte ta1, ta2 auf. Anders als die ersten und zweiten Wahrscheinlichkeitsverteilungen f1(ρ) und f2(ρ), deren Summe gleich f(ρ) ist, unterscheidet sich eine Summe der ersten und zweiten Verteilungen f1(t) und f2(t) von einer in der grafischen Darstellung (ii) veranschaulichten Verteilung f(t) aufgrund der unterschiedlichen Abdünnparameter, die auf die Halbleiterwafer der Untergruppen g1, g2 angewendet wurden. Wie in der grafischen Darstellung (vi) veranschaulicht ist, ergeben weitere FEOL- und BEOL-Prozesse zum Fertigstellen einer Halbleitervorrichtung in den Halbleiterwafern der Untergruppen g1, g2 eine Verteilung f(p) eines elektrischen Vorrichtungsparameters p der Wafer, zum Beispiel eines Einschaltwiderstands oder einer Sanftheit beim Schalten oder einer Durchbruchspannung oder einer Härte gegen kosmische Strahlung oder einer Widerstandsfähigkeit gegen Kurzschluss, die einen durchschnittlichen elektrischen Parameterwert pa' und einen zweiten Wert FWHM2 einer Halbwertsbreite (FWHM) aufweist, welcher kleiner als der in der grafischen Darstellung (iii) veranschaulichte Wert FWHM1 eingestellt sein kann. Die durchschnittlichen elektrischen Parameterwerte pa, pa' können sich unterscheiden oder gleich sein.
  • Wie in den grafischen Darstellungen von 5 veranschaulicht ist, kann eine Korrelation zwischen einem spezifischen Widerstand ρ und einer Waferdicke t der Halbleiterwafer, die durch das in den grafischen Darstellungen (iv), (v), (vi) veranschaulichte Verfahren verarbeitet wurden, größer eingestellt werden als eine Korrelation zwischen einem spezifischen Widerstand ρ und einer Waferdicke t der Halbleiterwafer, die durch das in den grafischen Darstellungen (ii), (iii) veranschaulichte Verfahren verarbeitet wurden. Dies gilt aufgrund einer Unterteilung der Halbleiterwafer in die Untergruppen g1, g2, wie in der grafischen Darstellung (iv) veranschaulicht ist, und einer zumindest teilweise unterschiedlichen Verarbeitung der zu verschiedenen Untergruppen gehörenden Halbleiterwafer. Abgesehen von einer Unterteilung der innerhalb einer Zielspezifikation liegenden Halbleiterwafer in zwei Untergruppen g1, g2 kann eine Unterteilung in drei oder noch mehr Untergruppen ausgeführt werden.
  • 6 ist eine vereinfachte schematische Querschnittsansicht eines Systems 600 für eine CZ-Züchtung zum Ausführen des in 1 veranschaulichten Verfahrens.
  • Das System 600 für eine CZ-Züchtung umfasst einen Tiegel 605, z. B. einen Quarztiegel, auf einem Tiegelträger 606, z. B. einem Graphitsuszeptor. Eine Heizeinrichtung 607, z. B. eine Hochfrequenz-(HF-)Spule, umgibt den Tiegel. Die Heizeinrichtung 607 kann an lateralen Seiten und/oder an einer Bodenseite des Tiegels 605 angeordnet sein. Der Tiegel 605 kann durch eine Tragwelle 608 gedreht werden.
  • Das Gemisch eines Siliziummaterials, z. B. eines nicht kristallinen Rohmaterials wie etwa Polysilizium und eines Dotierstoffmaterials vom n-Typ wie etwa Phosphor (P), Antimon (Sb), Arsen (As) oder irgendeiner Kombination davon, wird durch Erhitzen über die Heizeinrichtung 607 im Tiegel geschmolzen. Das Dotierstoffmaterial vom n-Typ kann schon die anfängliche Dotierung des zu schmelzenden Siliziummaterials bilden oder ein Teil davon sein und/oder kann als ein festes oder gasförmiges Material einer Dotierstoffquelle hinzugefügt werden. Gemäß einer Ausführungsform ist das feste Material der Dotierstoffquelle ein Teilchen der Dotierstoffquelle wie etwa eine Tablette der Dotierstoffquelle. Das Material der Dotierstoffquelle kann eine vorbestimmte Form wie etwa eine Scheibenform, eine sphärische oder eine Würfelform aufweisen. Beispielsweise kann die Form des Materials der Dotierstoffquelle für eine Zufuhreinrichtung 609 wie etwa einen Spender geeignet sein, der dafür eingerichtet ist, das Material der Dotierstoffquelle einer Siliziumschmelze 610 im Tiegel 605 bereitzustellen.
  • Gemäß einer Ausführungsform kann das Material der Dotierstoffquelle zusätzlich zum Dotierstoffmaterial ein Trägermaterial oder ein Bindematerial umfassen. Beispielsweise kann das Material der Dotierstoffquelle mit dem Dotierstoffmaterial dotierter Quarz oder Siliziumcarbid (SiC) sein. Gemäß einer anderen Ausführungsform kann das Material der Dotierstoffquelle ein hochdotiertes Siliziummaterial wie etwa hochdotiertes Polysiliziummaterial sein, das in einem höheren Maße als das Siliziumrohmaterial dotiert ist. Gemäß noch einer anderen Ausführungsform kann das Material der Dotierstoffquelle Bornitrid und/oder Borcarbid sein.
  • Ein Silizium-Ingot 612 wird aus dem die Siliziumschmelze 610 enthaltenden Tiegel 605 gezogen, indem ein Impfkristall 614 in die Siliziumschmelze 610 getaucht wird, welcher anschließend bei einer Oberflächentemperatur der Schmelze knapp über dem Schmelzpunkt von Silizium langsam zurückgezogen wird. Der Impfkristall 614 ist ein einkristalliner Siliziumsamen, der an einem durch eine Ziehwelle 616 gedrehten Samenträger 615 montiert ist. Eine Ziehrate, welche typischerweise in einem Bereich von wenigen mm/min liegt, und ein Temperaturprofil beeinflussen einen Durchmesser des CZ-gezüchteten bzw. -gezogenen Silizium-Ingots 612.
  • Wenn der Silizium-Ingot 612 mit dem System 600 für eine CZ-Züchtung gemäß dem in 5 veranschaulichten Verfahren extrahiert wird, wird der Siliziumschmelze 610 Bor über eine Zeitspanne der Extraktion hinzugefügt. Gemäß einer Ausführungsform wird Bor dem geschmolzenen Silizium mit einer konstanten Rate hinzugefügt. Das Bor kann der Siliziumschmelze 610 von einem mit Bor dotierten Quarzmaterial, wie etwa einem mit Bor dotiertem Quarzmaterial, das durch die Zufuhreinrichtung 609 der Siliziumschmelze 610 bereitgestellt wird, hinzugefügt werden. Zusätzlich dazu oder als Alternative kann das Bor der Siliziumschmelze 610 von einem Borcarbid- oder von einem Bornitrid-Quellenmaterial hinzugefügt werden, das der Siliziumschmelze 610 ebenfalls durch die Zufuhreinrichtung 609 bereitgestellt werden kann.
  • Gemäß einer anderen Ausführungsform wird das Bor der Siliziumschmelze 610 von einem mit Bor dotierten Tiegel hinzugefügt. Der mit Bor dotierte Tiegel kann gebildet werden, indem beispielsweise in den Tiegel (vgl. schematische Querschnittsansicht von 7) Bor implantiert wird. Das Bor kann in den Tiegel 605 durch eine oder mehrere geneigte Implantationen, vgl. Bezeichnungen I2 2 und I3 2, und/oder durch eine nicht geneigte Implantation, vgl. Bezeichnung I1 2 in 7, implantiert werden. Eine Verteilung des (der) Neigungswinkels kann genutzt werden, um die Menge an Bor einzustellen, die der Siliziumschmelze 610 bereitgestellt wird, indem Material des Tiegels 605 in der Siliziumschmelze 610, z. B. mit einer Rate im Bereich von annähernd 10 μm/Stunde im Fall eines aus Quarz bestehenden Tiegels, gelöst wird. Das Bor kann bei verschiedenen Energien und/oder in verschiedenen Dosen in den Tiegel implantiert werden. Ein Anwenden einer Wärmebilanz auf den Tiegel 605 durch Erhitzen kann ein Einrichten bzw. Einstellen eines retrograden Profils des Bors im Tiegel 605 ermöglichen. Mehrere Implantationen bei verschiedenen Energien und/oder Dosen ermöglichen ferner ein Einstellen eines Profils des Bors in eine Tiefe des Tiegels 605. Folglich kann eine Rate, mit der Bor der Siliziumschmelze 610 hinzugefügt wird, eingestellt werden, d. h. durch Auswahl von Implantationsparametern kann die Rate der Hinzufügung von Bor in einer wohldefinierten Art und Weise variiert und gesteuert werden. Beispielsweise kann das Profil von Bor im Tiegel 605 ein retrogrades Profil sein. Als eine Alternative oder zusätzlich zu einem Implantieren von Bor in den Tiegel 605 kann Bor beispielsweise auch durch einen anderen Prozess, z. B. durch Diffusion von einer Diffusionsquelle wie etwa einer festen Diffusionsquelle von Bor, in den Tiegel 605 eingeführt werden. Als eine weitere Alternative oder zusätzlich zu den obigen Prozessen zum Einführen von Bor in den Tiegel 605 kann Bor auch in-situ, d. h. während einer Herstellung des Tiegels 605, in den Tiegel 605 eingeführt werden.
  • Gemäß noch einer anderen Ausführungsform kann Bor in die Siliziumschmelze 610 aus der Gasphase, z. B. durch Zufuhr von Diboran (B2H6) über die Zufuhreinrichtung 609, eingeführt werden. Gemäß einer Ausführungsform kann die Zufuhr von Bor in der Gasphase über eine Zufuhr eines Edelgases in das System 600 für eine CZ-Züchtung stattfinden. Gemäß einer weiteren Ausführungsform kann die Zufuhr von Bor in der Gasphase über ein oder mehrere Rohre, z. B. ein sich in die Siliziumschmelze 610 erstreckendes Quarzrohr, erfolgen. Gemäß noch einer weiteren Ausführungsform kann eine Zufuhr von Bor in der Gasphase über ein oder mehrere Rohre stattfinden, die in einer kurzen Distanz zur Siliziumschmelze 610 enden. Die Rohre können beispielsweise ein oder mehrere Öffnungen an einem Auslass, z. B. in Form eines Duschkopfes, aufweisen.
  • Gemäß einer anderen Ausführungsform kann eine Auskleidungsschicht auf dem Tiegel 605 zum Steuern einer Diffusion von Bor aus dem Tiegel 605 in die Siliziumschmelze 610 ausgebildet werden. Als ein Beispiel kann die Auskleidungsschicht aus Quarz und/oder Siliziumcarbid geschaffen sein. Gemäß einer Ausführungsform kann die Auskleidungsschicht in der Siliziumschmelze 610 gelöst werden, bevor im Tiegel enthaltenes Bor in der Siliziumschmelze 610 gelöst wird und während des Wachstums- bzw. Züchtungsprozesses des Silizium-Ingots 612 als ein Dotierstoff dient. Dies ermöglicht ein Einstellen eines Zeitpunktes, wann Bor in der Siliziumschmelze als ein in den Silizium-Ingot 612 einzuführender Dotierstoff zur Verfügung steht. Die Auskleidungsschicht kann auch eine Einführung von Bor in die Siliziumschmelze 610 um eine Zeitspanne verzögern, die für eine Diffusion von Bor vom Tiegel 605 durch die Auskleidungsschicht und in die Siliziumschmelze 610 erforderlich ist.
  • Gemäß einer weiteren Ausführungsform umfasst das Verfahren zum Herstellen des Silizium-Ingots 612 ferner ein Ändern einer Rate, mit der Bor der Siliziumschmelze 610 hinzugefügt wird. Gemäß einer Ausführungsform umfasst ein Ändern der Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, ein Ändern zumindest einer einer Größe, Geometrie und Abgaberate von Teilchen, die das Bor enthalten. Beispielsweise kann die Rate erhöht werden, indem ein Durchmesser der mit dem Dotierstoffmaterial dotierten Teilchen vergrößert wird. Als eine zusätzliche oder alternative Maßnahme kann die Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, erhöht werden, indem eine Geschwindigkeit, mit der das Material der Dotierstoffquelle in die Siliziumschmelze 610 durch die Zufuhreinrichtung 609 zugeführt wird, erhöht wird.
  • Gemäß einer weiteren, in der schematischen Querschnittsansicht von 8 veranschaulichten Ausführungsform umfasst ein Andern der Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, ein Ändern einer Tiefe d eines Materials 625 der Dotierstoffquelle, das in die Siliziumschmelze 610 getaucht ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Ändern der Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, ein Ändern einer Temperatur des Materials 625 der Dotierstoffquelle. Beispielsweise kann durch Erhöhen einer Temperatur des Materials der Dotierstoffquelle, z. B. durch Erhitzen, die Menge an Bor, die aus dem Material 625 der Dotierstoffquelle in die Siliziumschmelze 610 eingeführt wird, erhöht werden. Das Material 625 der Dotierstoffquelle ist mit dem Bor dotiert. Gemäß einer Ausführungsform wird eine Dotierung des Materials der Dotierstoffquelle durch eine in-situ-Dotierung, durch einen Plasmaabscheidungsprozess durch eine Oberfläche 626 des Materials 625 der Dotierstoffquelle, durch Ionenimplantation durch die Oberfläche 626 des Materials 625 der Dotierstoffquelle und/oder durch einen Diffusionsprozess durch die Oberfläche 626 des Materials 625 der Dotierstoffquelle ausgeführt. Das Material 625 der Dotierstoffquelle kann beispielsweise als ein Stab, ein Zylinder, ein Kegel oder eine Pyramide geformt sein. Das Material 625 der Dotierstoffquelle kann auch aus einer Vielzahl separater Stücke einer Dotierstoffquelle mit einer oder einer Kombination von verschiedenen Formen geschaffen sein. Die Tiefe d eines Teils des Materials 625 der Dotierstoffquelle, der in die Siliziumschmelze 610 getaucht wird, kann durch einen Ziehmechanismus 627 geändert werden. Der Ziehmechanismus 627 hält das Material 625 der Dotierstoffquelle, taucht das Material 625 der Dotierstoffquelle in die Siliziumschmelze 610 und zieht auch das Material 625 der Dotierstoffquelle aus der Siliziumschmelze 610. Ein Steuerungsmechanismus 628 ist dafür eingerichtet, den Ziehmechanismus 627 zu steuern. Der Steuerungsmechanismus 628 kann den Ziehmechanismus 627 beispielsweise durch eine verdrahtete oder drahtlose Steuersignalübertragung steuern.
  • Gemäß einer anderen Ausführungsform umfasst ein Ändern der Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, ein Ändern eines Stroms oder Partialdrucks des Borträgergases, z. B. Diboran (B2H6), wenn die Siliziumschmelze 610 mit Bor aus der Gaspase dotiert wird.
  • Gemäß einer Ausführungsform kann die Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, in Abhängigkeit von einer Länge des Silizium-Ingots 612 vom Impfkristall 614 zur Siliziumschmelze 610 während einer Züchtung gesteuert werden. Gemäß einer anderen Ausführungsform kann die Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, basierend auf einem Ergebnis einer Messung eines Gewichts des Silizium-Ingots 612 und/oder des Materials 625 der Dotierstoffquelle während des Czochralski-Züchtungsprozesses gesteuert werden. Beispielsweise kann das Gewicht des Silizium-Ingots 612 und/oder des Materials 625 der Dotierstoffquelle gemessen werden, indem der Silizium-Ingot 612 und/oder das Material 625 der Dotierstoffquelle beispielsweise an einer Wiegeeinheit aufgehängt werden/wird.
  • Gemäß einer Ausführungsform kann Bor oder ein anderer Dotierstoff vom p-Typ vor und/oder während einer CZ-Züchtung durch ein Material einer p-Dotierstoffquelle wie etwa eine Tablette einer p-Dotierstoffquelle hinzugefügt werden. Das Material einer p-Dotierstoffquelle kann eine vorbestimmte Form wie etwa eine Scheibenform, eine sphärische Form oder eine Würfelform aufweisen. Beispielsweise kann die Form des Materials der p-Dotierstoffquelle an die Zufuhreinrichtung 609 wie etwa einen Spender angepasst sein, der dafür eingerichtet ist, das Material der p-Dotierstoffquelle einer Siliziumschmelze 610 im Tiegel 605 zuzuführen bzw. bereitzustellen. Eine zeitabhängige Zufuhr eines p-Dotierstoffes in die Siliziumschmelze 610 kann erreicht werden, indem ein Profil einer Konzentration eines Dotierstoffes vom p-Typ in eine Tiefe des Materials der p-Dotierstoffquelle beispielsweise durch mehrfache Ionenimplantationen bei verschiedenen Energien und/oder durch Ausbilden einer Auskleidungsschicht eingestellt wird, die das Material der p-Dotierstoffquelle umgibt, um ein Lösen des p-Dotierstoffes aus dem Material der p-Dotierstoffquelle in die Siliziumschmelze 610 zu steuern oder um die Diffusion des p-Dotierstoffes aus dem Material der p-Dotierstoffquelle in die Siliziumschmelze 610 zu steuern.
  • Gemäß einer anderen Ausführungsform wird ein Steuern der Rate, mit der das Bor der Siliziumschmelze 610 hinzugefügt wird, ausgeführt, indem eine Änderung in Abmessungen eines mit dem Bor dotierten Quarzquellenmaterials optisch gemessen wird. Das Eindringen von Messlicht in das Quarzquellenmaterial kann durch einen Teil des Quarzquellenmaterials stattfinden, der beispielsweise aus der Siliziumschmelze 610 ragt. Ein Ändern der Rate, mit der das Bor der Siliziumschmelze 610 zugeführt wird, kann auch ausgeführt werden, indem eine Kontaktfläche zwischen einem Material der Dotierstoffquelle und der Siliziumschmelze und/oder ein Erhitzen des Materials der Dotierstoffquelle geändert werden. Durch Ändern der Rate, mit der Bor der Siliziumschmelze 610 hinzugefügt wird, kann eine effektive Segregation von Bor während einer CZ-Züchtung an das Segregationsverhalten des (der) Dotierstoffs (Dotierstoffe) vom n-Typ angepasst werden, um eine Dotierung vom n-Typ zu erreichen, die um 20% bis 80% mit Bor teilweise kompensiert ist.
  • Gemäß einer anderen Ausführungsform wird die Nettodotierung vom n-Typ ferner zusätzlich zu Bor durch eine Dotierstoffart bzw. -spezies vom p-Typ mit einem kleineren Segregationskoeffizienten als Phosphor kompensiert. Gemäß noch einer weiteren Ausführungsform wird die Nettodotierung vom n-Typ durch eine Vielzahl verschiedener Dotierstoffarten vom p-Typ mit kleineren Segregationskoeffizienten als Phosphor weiter kompensiert. Führt man eine partielle Kompensation durch Bor mit einem größeren Segregationskoeffizienten als Phosphor und durch eine oder mehrere Dotierstoffarten vom p-Typ mit kleineren Segregationskoeffizienten als Phosphor aus, kann eine effektive Segregation von Dotierstoffen vom p-Typ während einer CZ-Züchtung an das Segregationsverhalten von Phosphor angepasst werden. Dies ermöglicht eine sehr effektive Kompensation selbst in dem Fall, in dem ein Quellenmaterial vor Beginn des Schmelzprozesses implementiert wird. Gallium und Aluminium sind Beispiele für Dotierstoffarten vom p-Typ mit einem kleineren Segregationskoeffizienten als Phosphor. Der Wert des resultierenden effektiven Segregationskoeffizienten kann durch das Verhältnis zwischen der Dotierstoffart vom p-Typ mit höherem Segregationskoeffizienten und der Dotierstoffart von p-Typ mit niedrigerem Segregationskoeffizienten eingestellt werden. Typischerweise beträgt das Verhältnis zwischen B und Al oder Ga mindestens 2 oder ist sogar höher als 5 oder gar höher als zehn für den Fall einer Phosphordotierung.
  • Die Ausführungsform eines Verfahrens zum Herstellen eines Silizium-Ingots, das oben beschrieben wurde, umfasst eine partielle Kompensation, wo Donatoren im n-dotierten Silizium-Ingot Bor und optionale weitere Dotierstoffe vom p-Typ, die während einer CZ-Züchtung der Siliziumschmelze hinzugefügt werden, an Zahl übertreffen.
  • Ein axiales Profil einer Dotierung, das durch Segregation von Dotierstoffmaterial während einer CZ-Züchtung hervorgerufen wird, kann durch folgende Gleichung (1) approximiert werden:
    Figure DE102016112049B3_0002
  • Der erste Term in der Gleichung (1) bezieht sich auf eine Dotierung, die der Schmelze vor einem Extrahieren des Silizium-Ingots aus der Schmelze hinzugefügt worden ist. Gemäß den obigen Ausführungsformen können Dotierstoffmaterialien vom n-Typ durch den ersten Term von Gleichung (1) beschrieben werden. Der zweite Term bezieht sich auf ein Hinzufügen eines Dotierstoffmaterials mit einer konstanten Rate in die Schmelze während einer CZ-Züchtung. Gemäß den obigen Ausführungsformen kann ein Hinzufügen des Bors durch den zweiten Term der Gleichung (1) beschrieben werden.
  • In der obigen Gleichung (1) bezeichnet c(p) eine Konzentration des Dotierstoffmaterials im Silizium-Ingot (Atome/cm3), bezeichnet p einen Anteil der anfänglichen Schmelze während einer CZ-Züchtung, der kristallisiert wurde, und entspricht einer axialen Position zwischen 0% und 100% des komplett gezüchteten Silizium-Ingots, bezeichnet k0 einen Segregationskoeffizienten des Dotierstoffmaterials, z. B. ungefähr 0,8 für Bor (B) in Silizium und ungefähr 0,35 für Phosphor (P) in Silizium, bezeichnet c0 die Anfangskonzentration des Dotierstoffmaterials in der Schmelze (Atome/cm3), und F0 bezeichnet eine Gesamtmenge des Dotierstoffmaterials, das (in Bezug auf die Ziehrate) der Schmelze konstant hinzugefügt wurde, geteilt durch das Anfangsvolumen der Schmelze (Atome/cm3).
  • 9 veranschaulicht berechnete Konzentrationen von nicht kompensiertem Phosphor (P), d. h. eine n-Nettodotierung gegen eine axiale Position zwischen entgegengesetzten Enden eines Silizium-Ingots. Die veranschaulichten Kurven beziehen sich auf verschiedene Verhältnisse von Bor (B) und Phosphor (P), d. h. F0B/c0P entsprechend dem Verhältnis der Gesamtmenge an Bor, das (in Bezug auf die Ziehrate) der Siliziumschmelze konstant hinzugefügt wird, geteilt durch das Anfangsvolumen der Schmelze (F0B in Atome/cm3), und einer Anfangskonzentration von Phosphor in der Schmelze (c0P in Atome/cm3).
  • Die veranschaulichten Kurven beziehen sich auf Werte von F0B/c0P von 0%, 10%, 20%, 30%, 40%, 50%. Indem Bor während einer CZ-Züchtung der Schmelze hinzugefügt wird und dadurch während der CZ-Züchtung ein Kompensationsdotierstoff der Schmelze hinzugefügt wird, ermöglicht das mit Verweis auf 5 bis 8 beschriebene Verfahren Siliziumwafer, die zur Herstellung von Halbleitervorrichtungen mit verbesserter Widerstandsfähigkeit und Zuverlässigkeit geeignet sind. Wenn das Bor vor einem Einleiten einer CZ-Züchtung des Silizium-Ingots der Schmelze hinzugefügt wird, kann eine Homogenität der Nettokonzentration einer n-Dotierung entlang der axialen Richtung zwischen entgegengesetzten Enden des Silizium-Ingots noch schlechter sein als für den Fall von F0B/c0P 0%, d. h. ohne Hinzufügen von Bor. Dies gilt aufgrund des größeren Segregationskoeffizienten des Kompensationsdotierstoffs Bor, verglichen mit dem Segregationskoeffizienten des Dotierstoffs vom n-Typ wie etwa Phosphor.
  • 10 veranschaulicht berechnete Kurven eines spezifischen Widerstands gegen eine axiale Position zwischen entgegengesetzten Enden eines Silizium-Ingots. Ähnlich den in 9 veranschaulichten Parameterkurven beziehen sich die in 10 veranschaulichten Kurven auf verschiedene Verhältnisse von Bor (B) und Phosphor (P), d. h. F0B/c0P entsprechend dem Verhältnis der Gesamtmenge an Bor, die (in Bezug auf die Ziehrate) der Siliziumschmelze konstant hinzugefügt wird, geteilt durch das Anfangsvolumen der Schmelze (F0B in Atome/cm3), und einer Anfangskonzentration von Phosphor in der Schmelze (c0P in Atome/cm3).
  • Ähnlich den in 9 veranschaulichten Parameterkurven beziehen sich die in 10 veranschaulichten Kurven auf Werte von F0B/c0P von 0%, 10%, 20%, 30%, 40%, 50%. Indem Bor während einer CZ-Züchtung der Schmelze hinzugefügt wird und dadurch während der CZ-Züchtung ein Kompensationsdotierstoff der Schmelze hinzugefügt wird, ermöglicht das mit Verweis auf 5 bis 8 beschriebene Verfahren eine Verbesserung einer Homogenität des spezifischen Widerstands entlang der axialen Richtung zwischen entgegengesetzten Enden des Silizium-Ingots und Siliziumwafer, die zur Herstellung von Halbleitervorrichtungen mit verbesserter Widerstandsfähigkeit und Zuverlässigkeit geeignet sind.
  • Basierend auf dem bezüglich 5 bis 10 veranschaulichten und beschriebenen Verfahren veranschaulicht Tabelle 1 einen maximalen Anteil des Ingots entlang der axialen Richtung mit einer spezifischen Fluktuation des spezifischen Widerstands und einem spezifischen Verhältnis von Bor (B) und Phosphor (P), d. h. F0B/c0P entsprechend dem Verhältnis der Gesamtmenge an Bor, die (in Bezug auf die Ziehrate) der Siliziumschmelze konstant hinzugefügt wird, geteilt durch das Anfangsvolumen der Schmelze (F0B in Atome/cm3), und einer Anfangskonzentration von Phosphor in der Schmelze (c0P in Atome/cm3). Tabelle 1 bezieht sich auf Werte von F0B/c0P von 0%, 10%, 20%, 30%, 40%, 50%, und auf axiale Fluktuationen des spezifischen Widerstands von +/–5%, +/–10%, +/–15%, +/–20%, +/–30%, +/–50%. Indem Bor während einer CZ-Züchtung der Schmelze hinzugefügt wird und dadurch ein Kompensationsdotierstoff während der CZ-Züchtung der Schmelze hinzugefügt wird, ermöglicht das mit Verweis auf 4 bis 10 beschriebene Verfahren eine Ausbeuteverbesserung, indem der maximale Anteil des Ingots entlang der axialen Richtung mit einer spezifischen Fluktuation eines spezifischen Widerstands erhöht wird. Als ein Beispiel kann der axiale Anteil des Ingots mit einer Fluktuation eines spezifischen Widerstands von +/–10% von 26% (keine Kompensationsdotierung) auf 78% (Kompensationsdotierung F0B/c0P von 40%) erhöht werden. Tabelle 1:
    Maximale Ingot-Länge mit axialer Fluktuation eines spezifischen Widerstands von
    Borkompensationsstrom/Anfangsdotierung mit Phosphor +/–5% +/–10% +/–15% +/–20% +/–30% +/–50%
    Keine Kompensation 14% 26% 36% 46% 60% 80%
    20% 32% 48% 58% 66% 76% 88%
    30% 56% 66% 74% 78% 84% 92%
    35% 66% 74% 78% 82% 86% 92%
    40% 38% 78% 82% 84% 88% 92%
    45% 22% 44% 84% 86% 88% 94%
  • Gemäß dem bezüglich 9 bis 10 veranschaulichten Verfahren wird Bor (in Bezug auf die Ziehrate) der Siliziumschmelze konstant hinzugefügt (beschrieben durch den Term F0B in Atome/cm3), und Phosphor wird als eine Anfangskonzentration der Schmelze (beschrieben durch den Term c0P in Atome/cm3) hinzugefügt. Gemäß anderen Ausführungsformen kann Bor der Schmelze mit einer sich ändernden Rate hinzugefügt werden. Abgesehen von oder zusätzlich zu Phosphor können andere Dotierstoffmaterialien vom n-Typ wie etwa Antimon oder Arsen verwendet werden.
  • Zusätzlich zum Hinzufügen von Bor zur Schmelze während einer CZ-Züchtung kann auch ein Teil des gesamten Bors der Schmelze vor einer CZ-Züchtung hinzugefügt werden, was durch einen Term c0P in Gleichung (1) beschrieben werden kann. Desgleichen kann zusätzlich zum Hinzufügen von Phosphor oder eines anderen Dotierstoffmaterials vom n-Typ als eine Anfangskonzentration zur Schmelze ein Teil des Phosphors oder des anderen Dotierstoffs vom n-Typ während einer CZ-Züchtung ebenfalls der Schmelze hinzugefügt werden, was durch einen Term F0P in Gleichung (1) beschrieben werden kann, falls der Phosphor oder das andere Dotierstoffmaterial vom n-Typ in Bezug auf die Ziehrate konstant hinzugefügt wird.
  • Ein Schneiden des Silizium-Ingots in Siliziumwafer kann senkrecht zu einer zentralen Wachstumsachse des Silizium-Ingots ausgeführt werden. Gemäß einer Ausführungsform wird ein Schneiden beispielsweise durch ein geeignetes Schneidwerkzeug wie etwa eine Säge mit Innendurchmesser (ID) oder eine Drahtsäge ausgeführt.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche begrenzt ist.

Claims (35)

  1. Verfahren (1000) zum Herstellen von CZ-Siliziumwafern, umfassend: Schneiden eines CZ-Silizium-Ingots oder eines CZ-Silizium-Ingotabschnitts in CZ-Siliziumwafer (S100); Messen eines Parameters von zumindest zwei der CZ-Siliziumwafer (S110); Bestimmen einer Gruppe der CZ-Siliziumwafer, die innerhalb einer Toleranz einer Zielspezifikation liegen; Unterteilen der Gruppe der SZ-Siliziumwafer in Untergruppen unter Berücksichtigung des gemessenen Parameters, wobei sich ein Durchschnittswert des Parameters der CZ-Siliziumwafer jeder Untergruppe unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe kleiner als eine Toleranz des Parameters der Zielspezifikation ist (S120); Präparieren einer Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden (S130); und Verpacken der CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen (S140).
  2. Verfahren nach Anspruch 1, wobei der Parameter ein Widerstand des Siliziumwafers ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Parameter eines ersten Teils der CZ-Siliziumwafer durch eine Messung bestimmt wird und der Parameter eines zweiten Teils der Siliziumwafer durch eine Berechnung unter Berücksichtigung der Ergebnisse der Messung bestimmt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die CZ-Siliziumwafer, die innerhalb der Toleranz der Zielspezifikation liegen, in einer gleichen Transportbox verpackt werden.
  5. Verfahren nach Anspruch 4, wobei die Kennzeichnung durch eine Position in der Transportbox zwischen den Siliziumwafern verschiedener Untergruppen unterscheidet.
  6. Verfahren nach Anspruch 4, wobei die Kennzeichnung durch eine Markierung auf den CZ-Siliziumwafern zwischen den CZ-Siliziumwafern verschiedener Untergruppen unterscheidet.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend, vor einem Schneiden des CZ-Silizium-Ingots (612) oder des CZ-Silizium-Ingotabschnitts in CZ-Siliziumwafer: Extrahieren des CZ-Silizium-Ingots (612) über eine Extraktionszeitspanne aus einer Siliziumschmelze (610) mit Dotierstoffen vom n-Typ; und Hinzufügen von Dotierstoffen vom p-Typ zur Siliziumschmelze über zumindest einen Teil der Extraktionszeitspanne, wodurch eine Dotierung vom n-Typ im Silizium-Ingot (612) vom n-Typ um 20% bis 80% kompensiert wird, wobei eine Nettodotierung vom n-Typ zwischen 1 × 1013 cm–3 und 1 × 1015 cm–3 eingestellt wird.
  8. Verfahren nach Anspruch 7, wobei die Dotierstoffspezies vom n-Typ Phosphor ist und die Dotierstoffspezies vom p-Typ Bor ist.
  9. Verfahren nach Anspruch 8, ferner umfassend ein Hinzufügen, zusätzlich zu Bor, einer zweiten Dotierstoffspezies vom p-Typ zur Siliziumschmelze (610) über zumindest einen Teil der Extraktionszeitspanne, wobei die zweite Dotierstoffspezies vom p-Typ einen kleineren Segregationskoeffizienten als Phosphor aufweist.
  10. Verfahren nach Anspruch 9, wobei die zweite Dotierstoffspezies vom p-Typ zumindest einem von Aluminium und Gallium entspricht.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Bor von zumindest einem eines mit Bor dotierten Quarzmaterials oder von Bor in einer Gasphase der Siliziumschmelze (610) hinzugefügt wird.
  12. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Bor von einem Borcarbid- oder Bornitrid-Quellenmaterial der Siliziumschmelze (610) hinzugefügt wird.
  13. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Bor von einem mit Bor dotierten Tiegel (605) der Siliziumschmelze (610) hinzugefügt wird.
  14. Verfahren nach einem der Ansprüche 8 bis 13, ferner umfassend ein Ändern einer Rate, mit der das Bor der Siliziumschmelze (610) hinzugefügt wird.
  15. Verfahren nach Anspruch 14, wobei ein Ändern der Rate, mit der das Bor der Siliziumschmelze (610) hinzugefügt wird, ein Ändern zumindest einer einer Größe, Geometrie und Rate einer Abgabe von Teilchen, eines Stroms oder Partialdrucks eines Borträgergases umfasst.
  16. Verfahren nach Anspruch 14, wobei ein Ändern der Rate, mit der das Bor der Siliziumschmelze (610) hinzugefügt wird, zumindest eine Maßnahme aus einer Änderung einer Tiefe (d) eines Quellenmaterials (625), das in die Siliziumschmelze getaucht wird, und einer Änderung einer Temperatur des Quellenmaterials (625) umfasst, wobei das Quellenmaterial (625) mit dem Bor dotiert ist.
  17. Verfahren nach Anspruch 16, wobei eine Dotierung des Quellenmaterials (625) ausgeführt wird durch eine in-situ-Dotierung, durch einen Plasmaabscheidungsprozess durch eine Oberfläche des Quellenmaterials (625), durch eine Ionenimplantation durch die Oberfläche des Quellenmaterials (625) und/oder durch einen Diffusionsprozess durch die Oberfläche des Quellenmaterials (625).
  18. Verfahren (2000) zum Herstellen einer Halbleitervorrichtung, umfassend: Herausnehmen von CZ-Siliziumwafern, die innerhalb einer Toleranz einer Ziel-Waferspezifikation liegen, aus einer Transportbox (S200); Unterteilen der CZ-Siliziumwafer in Untergruppen basierend auf einer Messung eines Halbleitermaterialparameters von zumindest zwei der CZ-Siliziumwafer oder basierend auf einem Analysieren einer Kennzeichnung, die dafür eingerichtet ist, zwischen den CZ-Siliziumwafern verschiedener Untergruppen zu unterscheiden, wobei sich ein Durchschnittswert eines Parameters der CZ-Siliziumwafer unter den Untergruppen unterscheidet und eine Toleranz des Parameters der CZ-Siliziumwafer jeder Untergruppe kleiner als eine Toleranz des Parameters der Zielspezifikation ist (S210); und Verarbeiten der CZ-Siliziumwafer basierend auf Prozessparametern, die sich zumindest teilweise unter CZ-Siliziumwafern verschiedener Untergruppen unterscheiden (S220).
  19. Verfahren nach Anspruch 18, wobei der gemessene Parameter des Halbleitermaterials ein Widerstand des Siliziumwafers ist.
  20. Verfahren nach Anspruch 18, wobei die Kennzeichnung durch eine Position in der Transportbox zwischen den Siliziumwafern verschiedener Untergruppen unterscheidet.
  21. Verfahren nach Anspruch 18, wobei die Kennzeichnung durch eine Markierung auf den CZ-Siliziumwafern zwischen den CZ-Siliziumwafern verschiedener Untergruppen unterscheidet.
  22. Verfahren nach einem der Ansprüche 18 bis 21, wobei die CZ-Siliziumwafer verschiedener Untergruppen auf verschiedene Zieldicken abgedünnt werden.
  23. Verfahren nach Anspruch 22, ferner umfassend ein Ausbilden eines IGBT in den CZ-Siliziumwafern.
  24. Verfahren nach einem der Ansprüche 22 und 23, wobei die verschiedenen Zieldicken derart realisiert werden, dass sie mit zunehmendem durchschnittlichem spezifischem Widerstand jeder Untergruppe zunehmen.
  25. Verfahren nach einem der Ansprüche 18 bis 21, ferner umfassend ein Ausbilden eines IGBT in den CZ-Siliziumwafern, wobei Dotierstoffe eines rückseitigen Emitters des IGBT mit verschiedenen Implantationsdosen für Siliziumwafer verschiedener Untergruppen implantiert werden.
  26. Verfahren nach Anspruch 25, wobei die verschiedenen Implantationsdosen derart realisiert werden, dass sie mit zunehmendem durchschnittlichem spezifischem Widerstand jeder Untergruppe zunehmen.
  27. Verfahren nach einem der Ansprüche 18 bis 21, wobei ein IGBT in den CZ-Siliziumwafern ausgebildet wird, die CZ-Siliziumwafer verschiedener Untergruppen auf verschiedene Zieldicken abgedünnt werden und die verschiedenen Zieldicken derart realisiert werden, dass sie mit zunehmendem durchschnittlichem spezifischem Widerstand jeder Untergruppe zunehmen, und wobei Dotierstoffe eines rückseitigen Emitters des IGBT mit verschiedenen Implantationsdosen für Siliziumwafer verschiedener Untergruppen implantiert werden und die verschiedenen Implantationsdosen so realisiert werden, dass sie mit zunehmender Dicke jeder Untergruppe zunehmen.
  28. Verfahren nach einem der Ansprüche 18 bis 21, ferner umfassend ein Ausbilden eines Transistors in den CZ-Siliziumwafern, wobei Dotierstoffe einer Feldstoppzone des Transistors mit verschiedenen Implantationsdosen für Siliziumwafer verschiedener Untergruppen implantiert werden.
  29. Verfahren nach Anspruch 28, wobei die verschiedenen Implantationsdosen derart verwirklicht werden, dass sie mit zunehmendem durchschnittlichem spezifischem Widerstand jeder Untergruppe abnehmen.
  30. Verfahren nach einem der Ansprüche 18 bis 21, ferner umfassend ein Ausbilden eines Transistors in den CZ-Siliziumwafern, wobei ein Widerstand eines Gate-Widerstands basierend auf verschiedenen Werten für Siliziumwafer verschiedener Untergruppen gebildet wird.
  31. Verfahren nach Anspruch 30, wobei der Widerstand eines Gate-Widerstands derart realisiert wird, dass er mit zunehmendem durchschnittlichem spezifischem Widerstand jeder Untergruppe zunimmt.
  32. Verfahren (3000) zum Herstellen einer Halbleitervorrichtung in einem Siliziumwafer, umfassend: Messen einer elektrischen Eigenschaft des Siliziumwafers (S300); Bestimmen einer Ziel-Waferdicke basierend auf der gemessenen elektrischen Eigenschaft (S310); Verarbeiten des Siliziumwafers (S320); Abdünnen des Siliziumwafers auf die Ziel-Waferdicke; und weiteres Verarbeiten des Siliziumwafers (S330).
  33. Verfahren nach Anspruch 32, wobei die elektrische Eigenschaft eine Abbildung individueller Werte eines elektrischen Parameters ist, die an verschiedenen Positionen auf der Waferoberfläche gemessen werden.
  34. Verfahren nach einem der Ansprüche 32 bis 33, wobei die elektrische Eigenschaft einen oder mehrere Werte eines spezifischen Widerstands umfasst.
  35. Verfahren nach einem der Ansprüche 32 bis 34, ferner umfassend ein Ausbilden eines IGBT oder einer Diode im Wafer.
DE102016112049.9A 2016-06-30 2016-06-30 Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung Active DE102016112049B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102016112049.9A DE102016112049B3 (de) 2016-06-30 2016-06-30 Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
JP2017127392A JP6671320B2 (ja) 2016-06-30 2017-06-29 Ｃｚシリコンウエハを製造する方法及び半導体装置を製造する方法
US15/636,926 US10273597B2 (en) 2016-06-30 2017-06-29 Method of manufacturing CZ silicon wafers, and method of manufacturing a semiconductor device
US16/369,419 US10724149B2 (en) 2016-06-30 2019-03-29 Method of manufacturing CZ silicon wafers, and method of manufacturing a semiconductor device
US16/830,603 US10837120B2 (en) 2016-06-30 2020-03-26 Method of manufacturing CZ silicon wafers, and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016112049.9A DE102016112049B3 (de) 2016-06-30 2016-06-30 Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102016112049B3 true DE102016112049B3 (de) 2017-08-24

Family

ID=59522702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016112049.9A Active DE102016112049B3 (de) 2016-06-30 2016-06-30 Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (3) US10273597B2 (de)
JP (1) JP6671320B2 (de)
DE (1) DE102016112049B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120933A1 (de) 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942989B (zh) * 2019-12-13 2020-08-11 扬州国宇电子有限公司 一种用于硅基快恢复二极管芯片的铂金掺杂方法
CN113297157B (zh) * 2020-02-24 2024-06-07 长鑫存储技术有限公司 机台文件处理方法及处理系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003608A1 (en) * 2001-03-21 2003-01-02 Tsunetoshi Arikado Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them
DE112007001378B4 (de) * 2006-06-07 2016-05-19 Sumco Corporation Verfahren zur Bestimmung von Faktoren der COP-Erzeugung für einen Siliciumeinkristallwafer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094722A (ja) * 1983-08-16 1985-05-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション シリコン・ウエハ
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
EP0191111B1 (de) 1984-12-28 1991-09-18 International Business Machines Corporation Züchtungsverfahren und Vorrichtung zur Herstellung von Siliciumkristallen mit hohem und kontrolliertem Kohlenstoffgehalt
JPH05121521A (ja) * 1991-10-29 1993-05-18 Komatsu Electron Metals Co Ltd 半導体ウエハ製造装置および製造方法
EP0780851B1 (de) * 1995-12-20 2003-06-11 International Business Machines Corporation Halbleiter IC chip mit elektrisch verstellbaren Widerstandstrukturen
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
JPH11278983A (ja) * 1998-03-27 1999-10-12 Sumitomo Metal Ind Ltd 結晶切断方法
JP2002076082A (ja) 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP4537643B2 (ja) * 2002-01-24 2010-09-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP3955487B2 (ja) 2002-03-19 2007-08-08 松下電器産業株式会社 集積回路素子の実装方法
US6799311B1 (en) * 2002-06-27 2004-09-28 Advanced Micro Devices, Inc. Batch/lot organization based on quality characteristics
US7665661B2 (en) * 2005-03-28 2010-02-23 R828 Llc Secure system for tracking elements using tags
US7784688B2 (en) * 2005-03-28 2010-08-31 Rfmarq, Inc. System for tracking elements using tags
DE102006032047A1 (de) * 2006-07-10 2008-01-24 Schott Ag Verfahren zur Herstellung optoelektronischer Bauelemente und damit hergestellte Erzeugnisse
US7257459B1 (en) * 2006-12-27 2007-08-14 Advanced Micro Devices, Inc. Method and apparatus for scheduling pilot lots
US8547121B2 (en) * 2009-04-29 2013-10-01 Silicor Materials Inc. Quality control process for UMG-SI feedstock
JP2011187706A (ja) 2010-03-09 2011-09-22 Sumco Corp シリコンウェーハの製造方法
CN102640253B (zh) * 2010-10-04 2014-06-18 晟碟半导体（上海）有限公司 分立组件后向可追溯性和半导体装置前向可追溯性
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102014107590B3 (de) 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003608A1 (en) * 2001-03-21 2003-01-02 Tsunetoshi Arikado Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them
DE112007001378B4 (de) * 2006-06-07 2016-05-19 Sumco Corporation Verfahren zur Bestimmung von Faktoren der COP-Erzeugung für einen Siliciumeinkristallwafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120933A1 (de) 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern

Also Published As

Publication number Publication date
JP6671320B2 (ja) 2020-03-25
US10724149B2 (en) 2020-07-28
US20190249330A1 (en) 2019-08-15
US20180002826A1 (en) 2018-01-04
JP2018008872A (ja) 2018-01-18
US20200224326A1 (en) 2020-07-16
US10273597B2 (en) 2019-04-30
US10837120B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
DE102014107590B3 (de) Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102015114177A1 (de) Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016112049B3 (de) Verfahren zum herstellen von cz-siliziumwafern und verfahren zum herstellen einer halbleitervorrichtung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE102015106979B4 (de) Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016107311B3 (de) Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
DE102015100393A1 (de) Silizium-ingot und verfahren zum herstellen eines silizium-ingots
DE102015107085A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE102015118925A1 (de) Verfahren zum Herstellen eines Silizium-Ingots und Silizium-Ingot
DE112018001044T5 (de) Verfahren zum Herstellen von Silizium-Einkristallbarren, und Silizium-Einkristall-Barren
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102015213254B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102020120933A1 (de) Verfahren zum herstellen von cz-siliziumwafern
DE102016112111B4 (de) Superjunction-halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative