CN204348702U - 一种芯片 - Google Patents
一种芯片 Download PDFInfo
- Publication number
- CN204348702U CN204348702U CN201420806927.XU CN201420806927U CN204348702U CN 204348702 U CN204348702 U CN 204348702U CN 201420806927 U CN201420806927 U CN 201420806927U CN 204348702 U CN204348702 U CN 204348702U
- Authority
- CN
- China
- Prior art keywords
- chip
- wire
- electrical connection
- connection information
- conductive particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种芯片、芯片的生产和使用方法。该芯片包括:保护层,加入有导电颗粒;硅片,包括:密封圈,布置有开孔,所述开孔处布置有导线,所述导线的第一线端与所述硅片的核心电路连接;划片槽,所述导线的第二线端延伸至所述划片槽;核心电路,包括检测模块,所述检测模块用于检测所述导线之间由所述导电颗粒导致的电连接信息并输出所述电连接信息。本实用新型不需要采用特殊的工艺就可以实现芯片的物理不可克隆功能,并且提高芯片的物理不可克隆功能的稳定性。
Description
技术领域
本实用新型涉及芯片安全领域,尤其涉及一种芯片。
背景技术
芯片在制造过程中,会不可避免地产生差异,且这些差异本身具有不可模仿和复制的特性,就像人的指纹,所以即使是芯片的制造厂商也不可能从另外一个芯片上复制出一模一样的信息,芯片的这种功能称为物理不可克隆功能。物理不可克隆技术是一组微型的电路,通过提取芯片制造过程中不可避免地产生的差异,生成不可预测的信息,采用相应的响应机制来进行验证,物理不可克隆技术使得芯片具有反仿制的功能。
在现有技术中,芯片实现物理不可克隆功能的方法有:(1)涂层物理不可克隆功能方法,这种方法是在芯片上放置特殊梳状图案的顶层金属,并且在梳状金属中填充特别的钝化层材料,钝化层材料有随机掺杂的电介质颗粒,随机分布的电介质颗粒会导致顶层金属间电容分布的随机性,用该电容作为芯片的特性,但是这种方法需要经过特殊的工艺才能实现芯片的物理不可克隆功能;(2)电路延迟物理不可克隆功能方法,这种方法是利用芯片中电子电路和连线上延迟的随机变化作为芯片的特性,因为即使同样设计的两个芯片,同一电路,例如:环形振荡器,延迟也会不同,但是这种方法容易受环境温度、电压以及芯片制造工艺的影响,使得芯片的物理不可克隆功能不稳定、易改变。
实用新型内容
本实用新型提供一种芯片,实现不需要采用特殊的工艺就可以实现芯片的物理不可克隆功能,并且提高芯片的物理不可克隆功能的稳定性。
本实用新型提供一种芯片,包括:
保护层,加入有导电颗粒;
硅片,包括:
密封圈,布置有开孔,所述开孔处布置有导线,所述导线的第一线端与所述硅片的核心电路连接;
划片槽,所述导线的第二线端延伸至所述划片槽;
核心电路,包括检测模块,所述检测模块用于检测所述导线之间由所述导电颗粒导致的电连接信息并输出所述电连接信息。
本实用新型中,通过检测芯片中导线之间由导电颗粒导致的电连接信息获得芯片的物理不可克隆功能,不需要采用特殊的工艺进行制造,且通过在硅片密封圈的开孔处布置导线,向保护层中加入导电颗粒来得到的由导电颗粒导致的电连接信息是随机的、稳定的,避免了芯片的物理不可克隆功能易受环境温度、电压以及芯片制造工艺的影响,提高了芯片的物理不可克隆功能的稳定性。
附图说明
图1为本实用新型芯片第一实施例的结构示意图;
图2为本实用新型芯片第一实施例的具体实例的结构示意图;
图3为本实用新型芯片第一实施例的另一具体实例的结构示意图;
图4为本实用新型芯片第二实施例的结构示意图;
图5为本实用新型芯片的生产方法实施例的流程示意图;
图6为本实用新型芯片的使用方法第一实施例的流程示意图;
图7为本实用新型芯片的使用方法第一实施例的具体实例的流程示意图;
图8为本实用新型芯片的使用方法第二实施例的流程示意图;
图9为本实用新型芯片的使用方法第二实施例中步骤82具体流程示意图;
图10为本实用新型芯片的使用方法第二实施例的具体实例的流程示意图。
具体实施方式
下面结合说明书附图和具体实施方式对本实用新型作进一步的描述。
如图1所示,为本实用新型芯片第一实施例的结构示意图,该芯片可以包括保护层11、硅片12,保护层11覆盖在硅片12的外围,保护层11中加入有导电颗粒111,硅片12包括:核心电路121、密封圈122、划片槽123,密封圈122在核心电路121的外围,并且密封圈122与核心电路121之间有间隔,划片槽123在密封圈122的外围,并且处于密封圈122与芯片保护层11之间,密封圈122上布置有开孔,开孔处布置有导线124,导线124的第一线端与核心电路121连接,导线124的第二线端延伸至划片槽123。
在本实施例中,核心电路121具体可以包括检测模块1211,检测模块1211用于检测导线124之间由导电颗粒111导致的电连接信息并输出该电连接信息。
需要说明的是,各导电颗粒111的大小、形状不一定相同,且导电颗粒111在保护层11中的位置是随机的。另外,导电颗粒111是微小的且各导电颗粒111之间距离是足够大的,所以导电颗粒111不影响保护层11的绝缘性,保护层11的电气特性与加入导电颗粒111之前一致。
对硅片12进行封装后,一些导电颗粒111导致暴露在划片槽123中的导线124的第二线端之间产生电连接关系,例如:短路,但是在哪些位置形成短路,是完全无法预知的,且是无法复制的,所以,攻击者用一个不同的硅片放回原封装里替换原来的硅片无法形成与原硅片完全一样的短路点。
在本实施例中,在保护层11中加入导电颗粒111,在密封圈122上开孔并在开孔处布置导线124,则导电颗粒111与导线124之间可能形成电连接信息,检测模块1211检测导线124之间由导电颗粒111导致的电连接信息并输出,不需要特殊的制造工艺,芯片就可以根据此电连接信息实现物理不可克隆功能。此外,由于是在硅片密封圈122的开孔处布置导线124,在保护层11中加入导电颗粒111,所以得到的由导电颗粒111导致的电连接信息是随机的、稳定的,避免了芯片的物理不可克隆功能易受环境温度、电压以及芯片制造工艺的影响,提高了芯片的物理不可克隆功能的稳定性。
可选地,在本实施例中,电连接信息可以是短路信息,导线124可以为金属线。
可选地,在本实施例中,密封圈122上的开孔中布置有两条以上导线124,导线124包括一个第一线端和一个第二线端,相邻两个第二线端的最小间隔小于导电颗粒111的直径。
例如:再参见图1所示的示意图,在密封圈122的每一个开孔中,布置有两条相邻的导线124,其中相邻两条导线124的第二线端的间隔小于导电颗粒111的直径,因此,这两条相邻导线124就是一个可能的短路点。
可选地,在本实施例中,密封圈122上的开孔中布置有一条导线124,导线124包括一个第一线端和两个以上第二线端,不同开孔中的相邻两个第二线端的最小间隔小于导电颗粒111的直径。
如图2所示,为本实用新型芯片第一实施例的具体实例的结构示意图,与图1中不同的是,密封圈122的开孔中均布置有一条导线,分别为导线一1241、导线二1242、导线三1243、导线四1244,在划片槽123中,导线一1241有两个第二线端12411和12412,导线二1242有两个第二线端12421和12422,导线三1243有两个第二线端12431和12432,导线四1244有两个第二线端12441和12442。在这种情况下,导线一1241的第二线端12412和导线二1242的第二线端12421可能形成一个短路点一21,导线二1242的第二线端12422和导线三1243的第二线端12431可能形成一个短路点二22,导线三1243的第二线端12432和导线四1244的第二线端12441可能形成一个短路点三23,同样地,导线一1241的第二线端12411、导线四1244的第二线端12442均与它们各自相邻的其他导线的第二线端可能形成一个短路点,这样,密封圈122的每个开孔中只需要一条导线也可以提供同样数量的可能的短路点。
实际中,在划片槽123中,导线可以有多个第二线端,所以可以有很多种组合作为可能的短路点。如图3所示,为本实用新型芯片第一实施例的另一具体实例的结构示意图,在密封圈122的开孔中均布置一条导线,分别为导线一1241、导线二1242、导线三1243、导线四1244,在划片槽123中,导线一1241有3个第二线端12411、12412和12413,导线二1242有3个第二线端12421、12422和12423,导线三1243有3个第二线端12431、12432和12433,导线四1244有3个第二线端12441、12442和12443。此时,导线一1241的第二线端12411和导线二1242的第二线端12421可能形成短路点一31,导线二1242的第二线端12422和导线三1243的第二线端12431可能形成短路点二32,导线一1241的第二线端12412和导线三1243的第二线端12432可能形成短路点三33,导线三1243的第二线端12433和导线四1244的第二线端12441可能形成短路点四34,导线四1244的第二线端12442和导线一1241的第二线端12413可能形成短路点五35,导线二1242的第二线端12423和导线四1244的第二线端12443可能形成短路点六36,因此,在这种情况下会有6个可能的短路点。
需要说明的是,上述图2、图3中导线的两个以上第二线端也可以认为是在划片槽123中布置的多层导线,导线间可以通过过孔(via)相连。
如图4所示,为本实用新型芯片第二实施例的结构示意图,与图1所示示意图的不同之处在于,核心电路121还可以包括非易失性存储器1212和比较模块1213,非易失性存储器1212与检测模块1211相连,检测模块1211与比较模块1213相连。
在本实施例中,检测模块1211用于在芯片的封装测试阶段检测导线124之间由导电颗粒111导致的第一电连接信息,将第一电连接信息保存到非易失性存储器1212中,该第一电连接信息在芯片的工作过程中可以用来校验芯片中电连接信息的正确性,在芯片的工作过程中,检测模块1211检测导线124之间由导电颗粒111导致的第二电连接信息;比较模块1213用于比较第一电连接信息和第二电连接信息,输出比较结果以便芯片根据比较结果采取相应的措施。
在本实施例中,在芯片完成封装后,通过核心电路121中的检测模块1211检测导线124之间由导电颗粒111导致的第一电连接信息并保存到非易失性存储器1212中,在芯片工作时,检测模块1211检测导线124之间由导电颗粒111导致的第二电连接信息,并在比较模块1213中比较第一电连接信息和第二电连接信息,芯片可以根据比较结果判断芯片的物理不可克隆功能是否遭到破坏,并根据比较结果采取相应的措施,提高了芯片的防攻击能力。
可选地,在本实施例中,检测模块1211和/或比较模块1213可以采用硬件电路实现。此外,检测模块1211和/或比较模块1213还可以采用软件实现。
可选地,再参照图4所示示意图,比较模块1213可以包括差获取单元12131、阈值比较单元12132,差获取单元12131与检测模块1211相连,阈值比较单元12132与差获取单元12131相连。其中,差获取单元12131用于将第一电连接信息与第二电连接信息进行比较,获取第一电连接信息与第二电连接信息之间的差值;阈值比较单元12132用于将差值与预设的阈值进行比较并输出比较结果。
可选地,在本实施例中,电连接信息可以是短路信息,导线124可以为金属线。
如图5所示,为本实用新型芯片的生产方法实施例的流程示意图,可以包括如下步骤:
步骤51、在硅片的制造阶段,在硅片的密封圈上开孔,在开孔处布置导线,该导线的第一线端连接到核心电路,导线的第二线端延伸到划片槽里;
步骤52、在核心电路中布置检测模块;
步骤53、在硅片的封装阶段,将硅片沿划片槽从晶圆片上切割下来,暴露出导线,在硅片的保护层中加入导电颗粒,采用保护层覆盖硅片;
步骤54、检测模块用于检测导线之间由导电颗粒导致的电连接信息。
在本实施例中,通过在硅片的制造阶段在密封圈上开孔并布置导线和在硅片的封装阶段在硅片的保护层中加入导电颗粒的生产方法,可以使导线与导电颗粒之间形成电连接信息,在核心电路中设置检测模块,检测模块检测导线之间由导电颗粒导致的电连接信息,不需要特殊的制造工艺,就可用该电连接信息实现芯片的物理不可克隆功能,并且由于是在硅片密封圈的开孔处布置导线,在保护层中加入导电颗粒,所以得到的由导电颗粒导致的电连接信息是随机的、稳定的,因此芯片的物理不可克隆功能不易受环境温度、电压以及芯片制造工艺的影响,提高了芯片的物理不可克隆功能的稳定性。
可选地,在本实施例中,在开孔处布置导线具体为:在开孔中布置有两条以上导线,导线包括一个第一线端和一个第二线端,相邻两个第二线端的最小间隔小于导电颗粒的直径。具体可以参见图1,在此不再赘述。
可选地,在本实施例中,在开孔处布置导线具体为:在开孔中布置有一条导线,导线包括一个第一线端和两个以上第二线端,不同开孔中的相邻两个第二线端的最小间隔小于导电颗粒的直径。具体可以参见图2和图3,在此不再赘述。
可选地,在步骤52中,还可以在核心电路中布置非易失性存储器,用于存储在芯片封装测试阶段检测到的所述导线之间由所述导电颗粒导致的第一电连接信息,该第一电连接信息在芯片的工作过程中可以用来校验芯片中电连接信息的正确性。
可选地,在本实施例中,电连接信息可以是短路信息,导线可以为金属线。
如图6所示,为本实用新型芯片的使用方法第一实施例的流程示意图,该芯片的结构可参照前述芯片第一实施例中的芯片结构,在此不再赘述,该方法具体可以包括如下步骤:
步骤61、检测模块检测导线之间由导电颗粒导致的电连接信息;其中,导线的第一线端与核心电路连接;
步骤62、输出该电连接信息。
在芯片的使用过程中,可以在需要物理不可克隆功能时启动该方法或者随机启动该方法得到芯片中的电连接信息。
在本实施例中,通过检测导线之间由导电颗粒导致的电连接信息就可以得到芯片的物理不可克隆功能,不需要经过特殊的制造工艺就可以实现,由于在硅片密封圈的开孔处布置导线,在保护层中加入导电颗粒,所以得到的由导电颗粒导致的电连接信息是随机的、稳定的,因此避免了芯片的物理不可克隆功能易受环境温度、电压以及芯片制造工艺的影响,提高了芯片的物理不可克隆功能的稳定性。
可选地,在本实施例中,电连接信息可以是短路信息,导线可以为金属线。
如图7所示,为本实用新型芯片的使用方法第一实施例的具体实例的流程示意图,具体可以包括如下步骤:
步骤71、开始检测;
步骤72、检测模块检测芯片封装里导电颗粒与金属线的短路情况
步骤73、检测模块输出短路信息。
可选地,如图8所示,为本实用新型芯片的使用方法第二实施例的流程示意图,该芯片的结构可参照前述芯片第二实施例中的芯片结构,在此不再赘述,具体可以包括如下步骤:
步骤81、在芯片的工作过程中,检测模块检测导线之间由导电颗粒导致的第二电连接信息;
步骤82、比较模块比较第一电连接信息和第二电连接信息,输出比较结果以便芯片根据比较结果采取相应的措施。
其中,在芯片的封装测试阶段,检测模块检测导线之间由导电颗粒导致的第一电连接信息,将该第一电连接信息保存到非易失性存储器中。芯片在工作过程中,可以定时或者随机启动该方法来检测芯片的物理不可克隆功能是否遭到破坏,从而芯片可以采取相应的措施。
在本实施例中,通过非易失性存储器保存检测模块检测到的导线之间由导电颗粒导致的第一电连接信息,并将此第一电连接信息保存到非易失性存储器中,在芯片的工作过程中,检测模块检测导线之间由导电颗粒导致的第二电连接信息,并比较第一电连接信息和第二电连接信息,输出比较结果,从而在芯片工作过程中,可以通过该方法来检测芯片的物理不可克隆功能是否遭到破坏,提高芯片的防攻击能力。
可选地,如图9所示,为本实用新型芯片的使用方法第二实施例中步骤82具体流程示意图,可以包括如下步骤:
步骤821、将第一电连接信息与第二电连接信息进行比较,获取第一电连接信息与第二电连接信息之间的差值;
步骤822、将差值与预设的阈值进行比较并输出比较结果,若差值小于预设的阈值,则芯片的物理不可克隆功能未遭到破坏,反之则芯片的物理不可克隆功能遭到破坏。
如图10所示,为本实用新型芯片的使用方法第二实施例的具体实例的流程示意图,具体可以包括如下步骤:
步骤101、开始检测;
步骤102、检测模块检测芯片封装里导电颗粒与金属线的短路情况;
步骤103、比较模块将当前的短路情况与非易失性存储器里存储的短路信息进行比较,获取二者之间的差值;
步骤104、比较模块判断差值是否小于预设的阈值,如果是,执行步骤105,否则执行步骤106;
步骤105、比较模块输出表示芯片封装完好的结果;
步骤106、比较模块输出表示芯片封装破损的结果。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案而非限制,尽管参照较佳实施例对本实用新型进行了详细说明,本领域的普通技术人员应当理解,可以对本实用新型的技术方案进行修改或者等同替换,而不脱离本实用新型技术方案的精神和范围。
Claims (6)
1.一种芯片,其特征在于,包括:
保护层,加入有导电颗粒;
硅片,包括:
密封圈,布置有开孔,所述开孔处布置有导线,所述导线的第一线端与所述硅片的核心电路连接;
划片槽,所述导线的第二线端延伸至所述划片槽;
核心电路,包括检测模块,所述检测模块用于检测所述导线之间由所述导电颗粒导致的电连接信息并输出所述电连接信息。
2.根据权利要求1所述的芯片,其特征在于,所述开孔中布置有两条以上导线,所述导线包括一个第一线端和一个第二线端,相邻两个第二线端的最小间隔小于所述导电颗粒的直径;或者
所述开孔中布置有一条导线,所述导线包括一个第一线端和两个以上第二线端,不同开孔中的相邻两个第二线端的最小间隔小于所述导电颗粒的直径。
3.根据权利要求1所述的芯片,其特征在于,所述核心电路还包括非易失性存储器和比较模块;
所述检测模块用于在芯片的封装测试阶段,检测所述导线之间由所述导电颗粒导致的第一电连接信息,将所述第一电连接信息保存到所述非易失性存储器中,在所述芯片的工作过程中,检测所述导线之间由所述导电颗粒导致的第二电连接信息;
所述比较模块用于比较所述第一电连接信息和所述第二电连接信息,输出比较结果以便所述芯片根据所述比较结果采取相应的措施。
4.根据权利要求3所述的芯片,其特征在于,所述检测模块和/或所述比较模块采用硬件电路实现。
5.根据权利要求3所述的芯片,其特征在于,所述比较模块包括:
差获取单元,用于将所述第一电连接信息与所述第二电连接信息进行比较,获取所述第一电连接信息与所述第二电连接信息之间的差值;
阈值比较单元,用于将所述差值与预设的阈值进行比较并输出比较结 果。
6.根据权利要求1所述的芯片,其特征在于,所述检测模块采用硬件电路实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420806927.XU CN204348702U (zh) | 2014-10-14 | 2014-12-17 | 一种芯片 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2014105421562 | 2014-10-14 | ||
CN201410542156 | 2014-10-14 | ||
CN201420806927.XU CN204348702U (zh) | 2014-10-14 | 2014-12-17 | 一种芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204348702U true CN204348702U (zh) | 2015-05-20 |
Family
ID=52853896
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410790142.2A Active CN104538393B (zh) | 2014-10-14 | 2014-12-17 | 一种芯片、芯片的生产和使用方法 |
CN201420806927.XU Active CN204348702U (zh) | 2014-10-14 | 2014-12-17 | 一种芯片 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410790142.2A Active CN104538393B (zh) | 2014-10-14 | 2014-12-17 | 一种芯片、芯片的生产和使用方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN104538393B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538393A (zh) * | 2014-10-14 | 2015-04-22 | 昆腾微电子股份有限公司 | 一种芯片、芯片的生产和使用方法 |
CN107918741A (zh) * | 2017-11-24 | 2018-04-17 | 北京中电华大电子设计有限责任公司 | 一种实现物理不可克隆功能的增强型电路结构 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109968B (zh) * | 2016-11-24 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及半导体器件的制造方法 |
CN108229224B (zh) * | 2016-12-22 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 一种物理不可克隆芯片及其制造方法 |
US11842946B2 (en) * | 2021-03-26 | 2023-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package having an encapsulant comprising conductive fillers and method of manufacture |
CN113363218B (zh) * | 2021-06-02 | 2023-02-07 | 杭州创式云科技有限公司 | 一种物联网智能芯片及其生产系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1941652A1 (en) * | 2005-10-17 | 2008-07-09 | Koninklijke Philips Electronics N.V. | Integrated physical unclonable function (puf) with combined sensor and display |
WO2007069190A2 (en) * | 2005-12-14 | 2007-06-21 | Nxp B.V. | On-chip estimation of key-extraction parameters for physical tokens |
EP2337263B1 (en) * | 2009-12-17 | 2020-02-12 | Nxp B.V. | Token comprising improved physical unclonable function |
EP2665094A1 (en) * | 2012-05-15 | 2013-11-20 | Nxp B.V. | Tamper resistant IC |
CN104538393B (zh) * | 2014-10-14 | 2018-02-06 | 昆腾微电子股份有限公司 | 一种芯片、芯片的生产和使用方法 |
-
2014
- 2014-12-17 CN CN201410790142.2A patent/CN104538393B/zh active Active
- 2014-12-17 CN CN201420806927.XU patent/CN204348702U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538393A (zh) * | 2014-10-14 | 2015-04-22 | 昆腾微电子股份有限公司 | 一种芯片、芯片的生产和使用方法 |
CN104538393B (zh) * | 2014-10-14 | 2018-02-06 | 昆腾微电子股份有限公司 | 一种芯片、芯片的生产和使用方法 |
CN107918741A (zh) * | 2017-11-24 | 2018-04-17 | 北京中电华大电子设计有限责任公司 | 一种实现物理不可克隆功能的增强型电路结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104538393A (zh) | 2015-04-22 |
CN104538393B (zh) | 2018-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204348702U (zh) | 一种芯片 | |
CN201392350Y (zh) | 一种抗干扰异步修调晶圆测试用探针卡 | |
CN105527037B (zh) | 一种带有新型绝缘封装结构的温度传感器及其封装方法 | |
CN203631539U (zh) | 硅通孔测试结构 | |
CN106326807A (zh) | 指纹感测器 | |
CN107861047A (zh) | 安全测试模式的检测系统及检测方法 | |
CN104101788B (zh) | 电子装置 | |
CN103390086A (zh) | 电阻模型的建模方法 | |
CN105990392B (zh) | 电阻式随机存取存储器及其制造方法 | |
CN102760720B (zh) | 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝 | |
CN203909828U (zh) | 一种提高读取距离一致性的rfid抗金属电子标签 | |
CN103337504B (zh) | 影像传感器封装方法 | |
CN103107098B (zh) | 方形扁平无引脚的封装方法及其封装结构 | |
CN204425273U (zh) | 用于智能光伏组件测试的智能芯片短路装置 | |
CN102610495A (zh) | 半导体电阻器制造方法、半导体电阻器以及电子设备 | |
CN102915961B (zh) | 电子可编程熔丝器件制作方法 | |
CN204271072U (zh) | 引线框架封装结构 | |
CN204347161U (zh) | 一种用于检测移动终端的短路保护功能的治具 | |
CN104347588B (zh) | 电熔丝结构 | |
CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
CN204271042U (zh) | 一种电熔丝测试结构 | |
JP2008072077A (ja) | 半導体パッケージ構造、及び、その製法 | |
CN206401657U (zh) | 一种新型曲轴位置传感器 | |
CN109962063A (zh) | 一种多芯片封装结构及工艺 | |
CN104617877A (zh) | 用于智能光伏组件测试的智能芯片短路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |