CN102610495A - 半导体电阻器制造方法、半导体电阻器以及电子设备 - Google Patents

半导体电阻器制造方法、半导体电阻器以及电子设备 Download PDF

Info

Publication number
CN102610495A
CN102610495A CN2012100937104A CN201210093710A CN102610495A CN 102610495 A CN102610495 A CN 102610495A CN 2012100937104 A CN2012100937104 A CN 2012100937104A CN 201210093710 A CN201210093710 A CN 201210093710A CN 102610495 A CN102610495 A CN 102610495A
Authority
CN
China
Prior art keywords
contact zone
well region
semiconductor resistor
silicide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100937104A
Other languages
English (en)
Inventor
张昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012100937104A priority Critical patent/CN102610495A/zh
Publication of CN102610495A publication Critical patent/CN102610495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体电阻器制造方法、半导体电阻器以及电子设备。根据本发明的半导体电阻器制造方法包括：提供半导体衬底；在半导体衬底中形成阱区；在阱区上部区域中形成第一接触区和第二接触区；在阱区表面上的除了第一接触区和第二接触区之外的区域上布置掩膜多晶硅层；利用掩膜多晶硅部分作为金属化硅化物阻挡层，在所述第一接触区和第二接触区表面分别形成第一金属化硅化物和第二金属化硅化物。根据本发明，布置掩膜多晶硅层的步骤可以集成至集成电路的多晶硅栅极的沉积步骤中，从而无需增加附加的掩膜。并且，所布置的掩膜多晶硅层可以替代现有技术中的金属化阻挡层掩膜的作用，用来确保第一接触区和第二接触区之间的表面区域不被金属化。

Description

半导体电阻器制造方法、半导体电阻器以及电子设备
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种半导体电阻器制造方法、通过该半导体电阻器制造方法制成的半导体电阻器、以及配置了该半导体电阻器的电子设备。
背景技术
在诸如存储器之类的半导体芯片中，为了制造一些电阻器，有时候会利用衬底中的形成的阱区或者衬底上的多晶硅层来形成集成电路中的电阻器(称为半导体电阻器)。
图1示意性地示出了根据现有技术的利用衬底中的形成的阱区而形成的半导体电阻器的截面结构。
如图1所示，根据现有技术的半导体电阻器包括：形成在衬底SUB1中的阱区NW1(例如，N型掺杂的阱区NW1)、形成在阱区NW1中的第一接触区C1和第二接触区C2；第一接触区C1和第二接触区C2与阱区NW1的掺杂类型相同，并且第一接触区C1和第二接触区C2的掺杂浓度远大于阱区NW1的掺杂浓度。
并且，第一接触区C1和第二接触区C2作为半导体电阻器的两个连接端，例如分别通过各自的导电线路(第一导电线路L1和第二导电线路L2)连接至各自的金属布线(第一金属布线M1以及第二金属布线M2)。
其中，在第一接触区C1和第二接触区C2的表面上形成金属化的硅化物(如图1中的黑框所示)；从而确保导电线路与作为半导体电阻器的两个连接端的第一接触区C1和第二接触区C2的电连接性。
并且，在某些情况下，阱区NW1的外周布置了隔离区(例如浅沟槽隔离区)，以使得半导体电阻器的性能不受到旁边电路器件的影响，例如，阱区NW1的四周布置了浅沟槽隔离区S。
但是，对于图1所示的根据现有技术的利用衬底中的形成的阱区而形成的半导体电阻器的截面结构，为了在第一接触区C1和第二接触区C2的表面上形成金属化的硅化物，以确保导电线路与作为半导体电阻器的两个连接端的第一接触区C1和第二接触区C2的电连接性，同时为了不降低半导体电阻器的电阻值大小而需要确保第一接触区C1和第二接触区C2之间的表面区域不被金属化(即，不形成金属性的硅化物)，需要一个金属化阻挡物掩膜来执行对第一接触区C1和第二接触区C2的表面的金属化步骤。
但是，金属化阻挡物掩膜的增加会极大地增加半导体制造成本，并且增大工艺复杂性。
因此，如何确保半导体电阻器的连接性能而无需增加金属化阻挡物掩膜已成为业界亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够确保半导体电阻器的连接性能而无需增加金属化阻挡物掩膜的半导体电阻器制造方法、通过该半导体电阻器制造方法制成的半导体电阻器、以及配置了该半导体电阻器的电子设备。
根据本发明，提供了一种半导体电阻器制造方法，其包括：提供半导体衬底；在半导体衬底中形成阱区；在阱区上部区域中形成第一接触区和第二接触区；在阱区表面上的除了第一接触区和第二接触区之外的区域上布置掩膜多晶硅层；利用掩膜多晶硅部分作为金属化阻挡层，在所述第一接触区和第二接触区表面分别形成第一金属化硅化物和第二金属化硅化物。
优选地，在所述的半导体电阻器制造方法中，第一接触区和第二接触区与阱区的掺杂类型相同，并且第一接触区和第二接触区的掺杂浓度大于阱区的掺杂浓度。
优选地，所述的半导体电阻器制造方法还包括：在阱区的周围形成浅沟槽隔离区。
优选地，所述的半导体电阻器制造方法还包括：将第一接触区和第二接触区作为半导体电阻器的两个连接端，分别通过第一导电线路和第二导电线路连接至第一金属布线以及第二金属布线。
优选地，在所述的半导体电阻器制造方法中，第一导电线路和第二导电线路是填充了导电材料的通孔。
根据本发明，提供了一种通过根据所述的半导体电阻器方法制成的半导体电阻器，其包括：形成在衬底中的阱区、形成在阱区中的第一接触区和第二接触区、以及布置在阱区表面上的除了第一接触区和第二接触区之外的区域上的掩膜多晶硅层；其中，在第一接触区和第二接触区的表面上形成有第一金属化硅化物和第二金属化硅化物。
优选地，在所述的半导体电阻器中，第一接触区和第二接触区作为半导体电阻器的两个连接端分别通过第一导电线路和第二导电线路连接至第一金属布线以及第二金属布线。
优选地，在所述的半导体电阻器中，第一接触区和第二接触区与阱区的掺杂类型相同，并且第一接触区和第二接触区的掺杂浓度大于阱区的掺杂浓度。
优选地，所述的半导体电阻器还包括：布置在阱区的周围的浅沟槽隔离区。
根据本发明，提供了一种配置了该半导体电阻器的电子设备。
根据本发明，布置掩膜多晶硅层的步骤可以集成至集成电路的例如MOS晶体管的多晶硅栅极的沉积步骤中，从而无需增加附加的掩膜和工艺步骤。并且，在第一接触区和第二接触区的表面上形成金属性硅化物的步骤中，所布置的掩膜多晶硅层可以替代现有技术中的金属化阻挡层掩膜的作用，用来确保第一接触区和第二接触区之间的表面区域不被金属化化(即，确保第一接触区和第二接触区之间的表面区域不形成金属性的硅化物，由此确保半导体电阻器的电阻性能不受影响)，从而省去了对单独的金属化阻挡层掩膜的需要；相对于现有技术，本发明实施例的半导体电阻器制造方法省略了一个金属化阻挡层掩膜，大大节省了工艺成本。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的利用衬底中形成的阱区而形成的半导体电阻器的截面结构。
图2至图5示意性地示出了根据本发明实施例的利用衬底中的形成的阱区而形成的半导体电阻器的方法的示图。
图6示意性地示出了根据本发明实施例的利用衬底中的形成的阱区而形成的半导体电阻器的截面结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一实施例>
现在结合图2至图6来描述根据本发明实施例的利用衬底中的形成的阱区而形成的半导体电阻器的方法，即，根据本发明实施例的半导体电阻器制造方法。
如图2至图6所示，本发明实施例的半导体电阻器制造方法包括如下步骤：
首先，提供半导体衬底SUB1；
随后，在半导体衬底SUB1中形成阱区NW1；例如，所述阱区NW1为N型掺杂的阱区NW1；并且，优选地，在阱区NW1的周围形成隔离区；例如，可以在阱区NW1的周围形成浅沟槽隔离区S1；所得到的结构如图2所示。
其次，在阱区NW1上部区域中形成第一接触区C1和第二接触区C2；第一接触区C1和第二接触区C2与阱区NW1的掺杂类型相同，并且第一接触区C1和第二接触区C2的掺杂浓度远大于阱区NW1的掺杂浓度；所得到的结构如图3所示。例如，阱区NW1是N型掺杂的，而且第一接触区C1和第二接触区C2也是N型掺杂的。
此后，在阱区NW1表面上的除了第一接触区C1和第二接触区C2之外的区域上布置掩膜多晶硅层P；所得到的结构如图4所示。
然后，利用掩膜多晶硅部分作为金属化阻挡层，在所述第一接触区C1和第二接触区C2表面分别形成第一金属化硅化物B1和第二金属化硅化物B2；所得到的结构如图5所示。
此后，优选地，将第一接触区C1和第二接触区C2作为半导体电阻器的两个连接端，例如分别通过各自的导电线路(第一导电线路L1和第二导电线路L2)连接至各自的金属布线(第一金属布线M1以及第二金属布线M2)；所得到的结构如图6所示。
其中，在之前步骤中形成的第一接触区C1和第二接触区C2的表面上形成金属化的硅化物(第一金属化硅化物B1和第二金属化硅化物B2)确保了导电线路与作为半导体电阻器的两个连接端的第一接触区C1和第二接触区C2的电连接性。
并且，具体地说，布置掩膜多晶硅层P的步骤可以集成至集成电路的例如MOS晶体管的多晶硅栅极的沉积步骤中，从而无需增加附加的掩膜和工艺步骤，并且所布置的掩膜多晶硅层P可以替代现有技术中的金属化阻挡层掩膜来确保第一接触区C1和第二接触区C2之间的表面区域不被金属化(即，不形成金属性的硅化物)，从而省去了对单独的金属化阻挡层掩膜的需要；相对于现有技术，本发明实施例的半导体电阻器制造方法省略了一个金属化阻挡层掩膜，大大节省了工艺成本。
<第二实施例>
图6示意性地示出了根据本发明实施例的利用衬底中的形成的阱区而形成的半导体电阻器的截面结构。
如图6所示，根据本发明实施例的利用衬底中的形成的阱区而形成的半导体电阻器包括：形成在衬底SUB1中的阱区NW1(例如，N型掺杂的阱区NW1)、形成在阱区NW1中的第一接触区C1和第二接触区C2；第一接触区C1和第二接触区C2与阱区NW1的掺杂类型相同，并且第一接触区C1和第二接触区C2的掺杂浓度大于阱区NW1的掺杂浓度。优选地，第一接触区C1和第二接触区C2的掺杂浓度远大于阱区NW1的掺杂浓度。
其中，在第一接触区C1和第二接触区C2的表面上形成金属化的第一金属化硅化物B1和第二金属化硅化物B2；从而确保导电线路与作为半导体电阻器的两个连接端的第一接触区C1和第二接触区C2的电连接性。
与现有技术不同的是，图6所示的本发明实施例的半导体电阻器还包括：布置在阱区NW1表面上的除了第一接触区C1和第二接触区C2之外的区域上的掩膜多晶硅层P。
并且，第一接触区C1和第二接触区C2作为半导体电阻器的两个连接端，例如分别通过各自的导电线路(第一导电线路L1和第二导电线路L2)连接至各自的金属布线(第一金属布线M1以及第二金属布线M2)。
并且，在某些情况下，阱区NW1的外周布置了隔离区(例如浅沟槽隔离区)，以使得半导体电阻器的性能不受到旁边电路器件的影响，例如，阱区NW1的周围布置了浅沟槽隔离区S1。
具体地说，第一导电线路L1和第二导电线路L2例如是填充了导电材料的通孔。
具体地说，第一金属布线M1和第二金属布线M2例如是同一层或者不同层的金属布线层中的金属线。
本领域的普通技术人员可以理解的是，虽然以N型阱区为例说明了半导体电阻器的制造方法和结构，但是在其它应用中，同样也可以使用N型掺杂的阱区的半导体电阻器。
根据本发明的另一优选实施例，本发明还提供了一种配置了上述半导体电阻器的电子设备。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种半导体电阻器制造方法，其特征在于包括：
提供半导体衬底；
在半导体衬底中形成阱区；
在阱区上部区域中形成第一接触区和第二接触区；
在阱区表面上的除了第一接触区和第二接触区之外的区域上布置掩膜多晶硅层；
利用掩膜多晶硅部分作为金属化阻挡层，在所述第一接触区和第二接触区表面分别形成第一金属化硅化物和第二金属化硅化物。
2.根据权利要求1所述的半导体电阻器制造方法，其特征在于，第一接触区和第二接触区与阱区的掺杂类型相同，并且第一接触区和第二接触区的掺杂浓度大于阱区的掺杂浓度。
3.根据权利要求1或2所述的半导体电阻器制造方法，其特征在于还包括：在阱区的周围形成浅沟槽隔离区。
4.根据权利要求1或2所述的半导体电阻器制造方法，其特征在于还包括：将第一接触区和第二接触区作为半导体电阻器的两个连接端，分别通过第一导电线路和第二导电线路连接至第一金属布线以及第二金属布线。
5.根据权利要求4所述的半导体电阻器制造方法，其特征在于，第一导电线路和第二导电线路是填充了导电材料的通孔。
6.一种通过根据权利要求1至5之一所述的半导体电阻器方法制成的半导体电阻器，其特征在于包括：形成在衬底中的阱区、形成在阱区中的第一接触区和第二接触区、以及布置在阱区表面上的除了第一接触区和第二接触区之外的区域上的掩膜多晶硅层；其中，在第一接触区和第二接触区的表面上形成有第一金属化硅化物和第二金属化硅化物。
7.根据权利要求6所述的半导体电阻器，其特征在于，第一接触区和第二接触区作为半导体电阻器的两个连接端分别通过第一导电线路和第二导电线路连接至第一金属布线以及第二金属布线。
8.根据权利要求6或7所述的半导体电阻器，其特征在于，第一接触区和第二接触区与阱区的掺杂类型相同，并且第一接触区和第二接触区的掺杂浓度大于阱区的掺杂浓度。
9.根据权利要求6或7所述的半导体电阻器，其特征在于还包括：布置在阱区的周围的浅沟槽隔离区。
10.一种配置了根据权利要求6至9之一所述的半导体电阻器的电子设备。
CN2012100937104A 2012-03-31 2012-03-31 半导体电阻器制造方法、半导体电阻器以及电子设备 Pending CN102610495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100937104A CN102610495A (zh) 2012-03-31 2012-03-31 半导体电阻器制造方法、半导体电阻器以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100937104A CN102610495A (zh) 2012-03-31 2012-03-31 半导体电阻器制造方法、半导体电阻器以及电子设备

Publications (1)

Publication Number Publication Date
CN102610495A true CN102610495A (zh) 2012-07-25

Family

ID=46527787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100937104A Pending CN102610495A (zh) 2012-03-31 2012-03-31 半导体电阻器制造方法、半导体电阻器以及电子设备

Country Status (1)

Country Link
CN (1) CN102610495A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448973A (zh) * 2014-08-18 2016-03-30 无锡华润上华半导体有限公司 阱电阻结构及其制造方法及绝缘体上硅器件
CN109473435A (zh) * 2018-11-21 2019-03-15 长江存储科技有限责任公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080030297A1 (en) * 2006-06-12 2008-02-07 Masaya Ohtsuka Semiconductor resistor, method of manufacturing the same, and current generating device using the same
US20100308397A1 (en) * 2009-06-03 2010-12-09 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
CN102082149A (zh) * 2009-11-30 2011-06-01 义隆电子股份有限公司 用于全金属硅化物输出入esd保护的镇流结构
CN102214560A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 电阻器结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080030297A1 (en) * 2006-06-12 2008-02-07 Masaya Ohtsuka Semiconductor resistor, method of manufacturing the same, and current generating device using the same
US20100308397A1 (en) * 2009-06-03 2010-12-09 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
CN102082149A (zh) * 2009-11-30 2011-06-01 义隆电子股份有限公司 用于全金属硅化物输出入esd保护的镇流结构
CN102214560A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 电阻器结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448973A (zh) * 2014-08-18 2016-03-30 无锡华润上华半导体有限公司 阱电阻结构及其制造方法及绝缘体上硅器件
CN109473435A (zh) * 2018-11-21 2019-03-15 长江存储科技有限责任公司 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN103681673B (zh) 半导体器件和半导体器件制造方法
US10644010B2 (en) Semiconductor device and fabrication method thereof
CN108735710B (zh) 反熔丝结构电路及其形成方法
TW200520202A (en) Semiconductor device with capacitor and fuse and its manufacture method
KR20160028991A (ko) 반도체 장치 및 그 제조 방법
JP2013026624A5 (zh)
TWI726757B (zh) 反熔絲元件
CN104425397A (zh) 一种晶圆级封装方法及封装结构
CN107112281A (zh) 半导体装置以及其设计方法
CN103515302A (zh) 半导体元件与制作方法
CN102610495A (zh) 半导体电阻器制造方法、半导体电阻器以及电子设备
CN105679735B (zh) 封装结构及其制法与封装基板
CN103855126A (zh) 半导体器件及其制造方法
CN104937714B (zh) 具有经改进金属接触的功率mos晶体管
CN105575945A (zh) 一种mom电容及其制作方法
CN102569392A (zh) Ldmos晶体管、布局方法和制作方法
CN105702667A (zh) 中介层及其制造方法、电子装置和保护装置
CN101692425B (zh) 一种esd保护的设计方法
KR101743864B1 (ko) 수직형 씨모스 인버터 소자
CN102157517A (zh) 一种静电保护结构
US9852983B1 (en) Fabricating method of anti-fuse structure
CN102760720A (zh) 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝
CN104103623B (zh) 电熔丝结构及其形成方法
CN112968057A (zh) 半导体元件
CN102299153B (zh) 具有低栅极输入电阻的功率半导体组件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120725