CN101692425B - 一种esd保护的设计方法 - Google Patents

一种esd保护的设计方法 Download PDF

Info

Publication number
CN101692425B
CN101692425B CN 200910192980 CN200910192980A CN101692425B CN 101692425 B CN101692425 B CN 101692425B CN 200910192980 CN200910192980 CN 200910192980 CN 200910192980 A CN200910192980 A CN 200910192980A CN 101692425 B CN101692425 B CN 101692425B
Authority
CN
China
Prior art keywords
grid
source electrode
esd
layer
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910192980
Other languages
English (en)
Other versions
CN101692425A (zh
Inventor
揭英亮
朱志牛
陈素鹏
刘鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fenghua Semiconductor Technology Co., Ltd.
Original Assignee
GUANGZHOU YUEJING HIGH TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU YUEJING HIGH TECHNOLOGY Co Ltd filed Critical GUANGZHOU YUEJING HIGH TECHNOLOGY Co Ltd
Priority to CN 200910192980 priority Critical patent/CN101692425B/zh
Publication of CN101692425A publication Critical patent/CN101692425A/zh
Application granted granted Critical
Publication of CN101692425B publication Critical patent/CN101692425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种ESD保护的设计方法，在DMOS器件的硅衬底上依次形成阱区、栅极氧化层、栅极多晶硅、静电保护多晶硅层、孔介质层、源极和栅极；其中，所述源极和栅极的引线孔下形成栅极多晶硅；所述栅极多晶硅与阱区之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极氧化层将源极和栅极隔离。本发明的显著特点在于可实现利用同一套MASK，通过选择是否增加ESD层的光刻和工艺，既可以生产加ESD的产品，也可生产不加ESD的产品，从而节省MASK成本，大大节省产品的生产成本。

Description

一种ESD保护的设计方法
技术领域
本发明涉及半导体芯片设计技术领域，特别是一种应用于DMOS(Double Diffusion MOSFET，双扩散晶体管)的ESD(Electro Static Discharge，静电放电)保护设计方法。 
背景技术
DMOS是目前半导体领域广泛使用的功率型MOSFET(Metal Oxided Semiconductor Field Effect Transistor金属氧化物半导体场效应管)制造技术，其中，栅极氧化层(以下简称栅氧层)是栅极和源极的隔离介质，但是在栅极和源极之间积累的静电过多时，会造成栅氧层的击穿。这种击穿一般是毁灭性的，一旦击穿，则器件损坏，不能恢复。 
为了保护栅氧层不被静电击穿，很多产品都增加了ESD静电保护设计。但是ESD保护结构会引起栅极和源极之间的漏电流增加，因此，通常根据实际应用情况来决定是否需要增加ESD保护设计。按照普通的设计，增加ESD保护与不增加ESD保护的光刻板(MASK)是不能互相兼容的，即一套MASK要么只能生产带有ESD保护的产品，要么只能生产不带ESD保护的产品。 
在DMOS设计中，沟槽型DMOS(Trench DMOS)和平面型DMOS(Planar DMOS)是两种主要的DMOS设计结构。在沟槽型DMOS中，普通ESD保护的设计方法是：将ESD保护设计在栅极焊区(Gate PAD)上，而在沟槽(Trench)层没有图形。在孔介质层打开引线孔(CT)后，分别将ESD保护结构的两端与栅极和源极连接(如图1所示，其中：1为源极，2为栅极，4为硅衬底，6为静电保护多晶硅层，7为孔介质层，8为阱区，9为隔离氧化层)。如果不加ESD层，则在孔介质层打开引线孔(CT)后，栅极和源极就通过阱区(Body层)连接在一起(如图2所示，其中：1为源极，2为栅极，4为硅衬底，7为孔介质层，8为阱区)，这样栅极和源极就会短接，导致器件失效。同样的道理，平面型DMOS也存在上述相同的问题。 
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种利用同一套MASK，通过选择是否增加ESD层的光刻，既可以生产带有ESD保护的产品，也可生产不带ESD的产品的ESD保护设计方法。 
本发明所采用的技术方案：一种ESD保护的设计方法，在DMOS器件的硅衬底上依 次形成阱区、栅极氧化层、栅极多晶硅、静电保护多晶硅层、孔介质层、源极和栅极；其中，所述源极和栅极的引线孔下形成栅极多晶硅；所述栅极多晶硅与阱区之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极氧化层将源极和栅极隔离。 
上述栅极多晶硅设于源极和栅极的引线孔下的沟槽中，或设于栅极氧化层上方，所述栅极多晶硅与静电保护多晶硅层之间具有隔离氧化层。 
上述DMOS器件为平面型DMOS器件或沟槽型DMOS器件。 
本发明的显著特点在于可实现利用同一套MASK，通过选择是否增加ESD层的光刻，既可以生产带有ESD保护的产品，也可生产不带ESD保护的产品，从而节省MASK成本(通常一套MASK的成本十几万元)，亦可大大节省产品的生产成本。 
附图说明
图1为普通沟槽型DMOS的ESD保护设计结构示意图； 
图2为普通沟槽型DMOS的ESD层取消后的结构示意图； 
图3为本发明所述沟槽型DMOS的ESD保护设计结构示意图； 
图4为本发明所述沟槽型DMOS的ESD层取消后的结构示意图； 
图5为本发明所述平面型DMOS的ESD保护设计结构示意图； 
图6为本发明所述平面型DMOS的ESD层取消后的结构示意图。 
图中：1为源极，2为栅极，3为栅极氧化层，4为硅衬底，5为栅极多晶硅，6为静电保护多晶硅层，7为孔介质层，8为阱区，9为隔离氧化层。 
具体实施方式
下面结合附图及具体实施例对本发明作进一步的描述。 
实施例一： 
沟槽型DMOS的ESD保护设计方法：在栅极焊区(Gate PAD)下ESD的引线孔位置，事先做好沟槽图形，ESD其他步骤设计与普通设计(如图1所示)一致，在硅衬底4上依次形成阱区8、栅极氧化层3、隔离氧化层9、静电保护多晶硅层6(ESD层)、孔介质层7、源极1和栅极2，然后在源极1和栅极2的引线孔下的沟槽中形成栅极多晶硅5，最后在栅极多晶硅5与阱区8之间形成栅极氧化层3，用于使源极1和栅极2的引线孔打在栅极多晶硅5的位置时，通过栅极氧化层3将源极和栅极隔离，设计完成后的结构如图3所示。 当ESD层取消不做时，在栅极焊区位置处的引线孔刚好落在沟槽的栅极多晶硅5中，因为有栅极氧化层3(Gate Oxide)的隔离，所以栅极2和源极1之间没有导通，如图4所示。这样就达到了同一套MASK，既可制作带ESD保护的产品，又可制作不带ESD保护的产品的目的。 
沟槽型DMOS的生产步骤如下： 
1、在画沟槽(Trench层)图形时，在栅极焊区位置，用于连接栅极和源极的引线孔下，留下足够大Trench图形； 
2、在画引线孔介质层(Contact层)图形时，在栅极焊区位置处的引线孔图形，确保能落在Trench图形中。 
实施例二： 
平面型DMOS的ESD保护设计方法：在栅极焊区(Gate PAD)下ESD的引线孔位置，增加栅极多晶硅5(Gate Poly)的图形设计，其余设计与普通设计(如图1所示)一致，在硅衬底4上依次形成阱区8、栅极氧化层3、隔离氧化层9、静电保护多晶硅层6(ESD层)、孔介质层7、源极1和栅极2，然后在源极1和栅极2的引线孔下方的静电保护多晶硅层6形成栅极多晶硅5图形，用于使源极1和栅极2的引线孔打在栅极多晶硅5的位置时，通过栅极氧化层3将源极和栅极隔离，设计完成后的结构如图5所示。当ESD层取消不做时，ESD上连接源极1和栅极2的引线孔打在了栅极多晶硅5(Gate Poly)的位置，因为有栅极氧化层3(Gate Oxide)的绝缘作用，栅极2和源极1就被隔离起来了，如图6所示。这样即可达到了同一套MASK，既可制作带ESD保护的产品，又可制作不带ESD保护的产品的目的。 
平面型DMOS的生产步骤如下： 
1、在画静电保护多晶硅层(Poly层)图形时，在栅极焊区位置，用于连接栅极和源极的引线孔下，留下足够大的栅极多晶硅图形； 
2、在画引线孔介质层(Contact层)图形时，在栅极焊区位置处的引线孔图形，确保能落在栅极多晶硅的图形中。 

Claims (3)

1.一种ESD保护的设计方法，其特征在于，在DMOS器件的硅衬底上依次形成阱区、栅极氧化层、栅极多晶硅、静电保护多晶硅层、孔介质层、源极和栅极；其中，所述源极和栅极的引线孔下形成栅极多晶硅；所述栅极多晶硅与阱区之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极氧化层将源极和栅极隔离。
2.根据权利要求1所述ESD保护的设计方法，其特征在于，所述栅极多晶硅设于源极和栅极的引线孔下的沟槽中，或设于栅极氧化层上方，所述栅极多晶硅与静电保护多晶硅层之间具有隔离氧化层。
3.根据权利要求1所述ESD保护的设计方法，其特征在于，所述DMOS器件为平面型DMOS器件或沟槽型DMOS器件。
CN 200910192980 2009-10-10 2009-10-10 一种esd保护的设计方法 Expired - Fee Related CN101692425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910192980 CN101692425B (zh) 2009-10-10 2009-10-10 一种esd保护的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910192980 CN101692425B (zh) 2009-10-10 2009-10-10 一种esd保护的设计方法

Publications (2)

Publication Number Publication Date
CN101692425A CN101692425A (zh) 2010-04-07
CN101692425B true CN101692425B (zh) 2011-12-28

Family

ID=42081100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910192980 Expired - Fee Related CN101692425B (zh) 2009-10-10 2009-10-10 一种esd保护的设计方法

Country Status (1)

Country Link
CN (1) CN101692425B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653842B (zh) * 2015-10-28 2019-05-17 无锡华润上华科技有限公司 一种具有静电释放保护结构的半导体器件
US10256227B2 (en) * 2016-04-12 2019-04-09 Vishay-Siliconix Semiconductor device having multiple gate pads
HK1244177A2 (zh) * 2018-03-27 2018-07-27 Yeuk Yin Mong 用於溝道型dmos的集成堆叠在溝道中的防靜電網絡

Also Published As

Publication number Publication date
CN101692425A (zh) 2010-04-07

Similar Documents

Publication Publication Date Title
JP5085241B2 (ja) 半導体装置およびその製造方法
US7458051B2 (en) ECO cell for reducing leakage power
TW200636971A (en) Electro-static discharge protection circuit and method for fabricating the same
US8058127B2 (en) Manufacturing method of semiconductor power devices
TW201919198A (zh) 反熔絲結構
CN101692425B (zh) 一种esd保护的设计方法
CN103811560A (zh) 钳位二极管及其版图结构和其制造方法
CN101373767B (zh) 半导体器件
CN101373769B (zh) 半导体器件
CN201994299U (zh) 一种静电保护结构
CN102569392B (zh) Ldmos晶体管、布局方法和制作方法
CN111725201B (zh) Scr静电保护结构及其形成方法
JP5492959B2 (ja) 半導体装置
CN111785717A (zh) Scr静电保护结构及其形成方法
US20100102379A1 (en) Lateral diffused metal oxide semiconductor device
CN111799256B (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN102891186A (zh) 保护二极管以及具备该保护二极管的半导体装置
CN202888176U (zh) 一种bcd工艺下的esd器件结构
CN103579333B (zh) Mos静电保护器件
JP2014090096A (ja) 半導体装置
CN102157517A (zh) 一种静电保护结构
CN111370474A (zh) 沟槽栅器件的栅极串联电阻
CN104269400A (zh) 一种新型栅极接地nmos结构esd保护器件及其制作方法
CN104505399B (zh) 一种用于栅极接地nmos结构esd保护器件
CN100437984C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: GUANGZHOU FENGHUA SEMICONDUCTOR TECHNOLOGY CO., LT

Free format text: FORMER NAME: GUANGZHOU YUEJING HIGH TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 510663 Guangdong city of Guangzhou province Luogang District Science City Nanxiang Road No. 10 two

Patentee after: Guangdong Fenghua Semiconductor Technology Co., Ltd.

Address before: 510663 Guangdong city of Guangzhou province Luogang District Science City Nanxiang Road No. 10 two

Patentee before: Guangzhou Yuejing High Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20171010