CN104505399B - 一种用于栅极接地nmos结构esd保护器件 - Google Patents
一种用于栅极接地nmos结构esd保护器件 Download PDFInfo
- Publication number
- CN104505399B CN104505399B CN201410789337.5A CN201410789337A CN104505399B CN 104505399 B CN104505399 B CN 104505399B CN 201410789337 A CN201410789337 A CN 201410789337A CN 104505399 B CN104505399 B CN 104505399B
- Authority
- CN
- China
- Prior art keywords
- areas
- well
- type shallow
- shallow well
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000004224 protection Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Abstract
本发明公开了一种用于栅极接地NMOS结构ESD保护器件，其包括P型衬底，P型衬底设有P阱，所述P阱内注有第一P+区、第一N+区、第二N+区、第二P+区、第三N+区、第四N+区、第三P+区；第一N+区与第二N+区之间的P阱上方有第一栅氧化层，第一栅氧化层上方有第一多晶硅；第三N+区与第四N+区的P阱上方有第二栅氧化层，第二栅氧化层上方有第二多晶硅；P阱区内还设有N型浅阱，所述N型浅阱为两个或四个；P型衬底上还覆盖有若干氧化隔离层。本结构在普通多指栅极接地NMOS的基础上多了数个N型浅阱区，可以降低栅极接地NMOS的开启电压，提高栅极接地NMOS的二次击穿电流。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种用于栅极接地NMOS(Grounded-Gate NMOS，GGNMOS)结构ESD保护器件，可用于提高集成电路ESD保护的可靠性。
背景技术
静电放电(ESD)是集成电路可靠性的重要分支之一，集成电路在制造、运输与使用过程正都有可能因ESD而损坏，据统计，每年半导体工业由于ESD造成的经济损失达数十亿美元，研究集成电路的ESD保护具有十分重要的意义。随着半导体制造工艺的发展，工艺线宽越来越窄，栅氧化层越来越薄，对集成电路的ESD保护提出了更高的要求。
集成电路的ESD保护电路主要由ESD保护单体器件构成，单体器件的ESD性能直接关系到ESD保护电路的保护能力。栅极接地NMOS(GGNMOS)是比较常用的ESD保护单体器件，开启电压较低，一般情况下能够对栅氧提供ESD保护，但是如果栅氧层继续变薄，栅氧层的击穿电压就会小于GGNMOS的开启电压，那么在GGNMOS开启之前栅氧就会被ESD电压打坏。GGNMOS器件的二次击穿电流较低，单位宽度ESD保护能力有限，单指GGNMOS结构往往无法达到所要的ESD保护等级要求，因此GGNMOS多以多指的版图方式实现。然而多指结构的GGNMOS有个缺陷，就是各个指条无法均匀导通。
以上所述GGNMOS在ESD保护应用正的问题，可以通过降低GGNMOS的开启电压，提高GGNMOS的二次击穿电流这两个方面来解决。因此改进传统GGNMOS的结构来使其达到上述的两个要求是本发明致力解决的问题。
发明内容
本发明的目的在于设计一种用于栅极接地NMOS的ESD保护器件降低其开启电压，提高栅极接地NMOS的二次击穿电流。此结构基于BCD工艺设计，在传统栅极接地NMOS基础上添加了BCD工艺自带的N型浅阱区域，通过调节此区域的尺寸可以调整栅极接地NMOS的开启电压与二次击穿电流。
本发明通过以下技术方案实现：
一种用于栅极接地NMOS结构ESD保护器件，其特征在于：包括P型衬底(111)，P型衬底(111)设有P阱(110)，所述P阱(110)内注有第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)；且所述P阱(110)内从一端至另一端依次注入设置第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)，第一N+区(102)与第二N+区(103)之间的P阱(110)上方有第一栅氧化层，第一栅氧化层上方有第一多晶硅；第三N+区(105)与第四N+区(106)的P阱(110)上方有第二栅氧化层，第二栅氧化层上方有第二多晶硅；P阱区(110)内还设有N型浅阱，所述N型浅阱为两个或四个；P型衬底(111)上还覆盖有若干氧化隔离层。
所述第一P+区(101)、第一N+区(102)与第一多晶硅共同引出一电极作为器件的阴极端口；所述第二多晶硅、第四N+区(106)与第三P+区(107)共同引出一电极也作为器件的阴极端口；第三P+区(104)上也引出一电极作为器件的阴极端口，上述三个阴极端口连接在一起，所有阴极端口都与地相接；第二N+区(103)和第三N+区(105)共同引出一电极作为器件的阳极端口。
所述N型浅阱为两个时，两个N型浅阱分别为第一N型浅阱(108)和第二N型浅阱(109)，所述第一N型浅阱(108)和第二N型浅阱(109)分别位于第一N+区(102)和第四N+区(106)下方；所述N型浅阱为四个时，所述四个N型浅阱分别为第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)，所述第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)分别位于第一N+区(102)、第四N+区(106)、第二N+区(103)、第三N+区(105)下方。
本发明的有益技术效果为：
(1)本发明在普通多指栅极接地NMOS的基础上多了一层N型浅阱区，降低了栅极接地NMOS的开启电压，同等器件宽度下提高了栅极接地NMOS的二次击穿电流；
(2)本发明结构基于现有的BCD工艺设计，无须增加额外的掩膜版和工艺步骤。
附图说明
图1是本发明实例一器件的内部结构剖面；
图2是本发明实例二器件的内部结构剖面。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种用于栅极接地NMOS结构ESD保护器件，此器件在经典栅极接地NMOS结构的基础上在漏极区域下方添加了BCD工艺自带的N型浅阱区域，降低了栅极接地NMOS的开启电压，提高了栅极接地NMOS的二次击穿电流。
如图1所示是本发明实例一器件的内部结构剖面，包括P型衬底(111)，P型衬底(111)设有P阱(110)，所述P阱(110)内注有第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)；且所述P阱(110)内从一端至另一端依次注入设置第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)；第一N+区(102)与第二N+区(103)之间的P阱(110)上方有第一栅氧化层，第一栅氧化层上方有第一多晶硅；第三N+区(105)与第四N+区(106)的P阱(110)上方有第二栅氧化层，第二栅氧化层上方有第二多晶硅；P阱区(110)内还设有N型浅阱，所述N型浅阱为两个，两个N型浅阱分别为第一N型浅阱(108)和第一N型浅阱(109)，所述第一N型浅阱(108)和第二N型浅阱(109)分别位于第一N+区(102)和第四N+区(106)下方；P型衬底(111)上还覆盖有若干氧化隔离层。
所述第一P+区(101)、第一N+区(102)与第一多晶硅共同引出一电极作为器件的阴极端口；所述第二多晶硅、第四N+区(106)与第三P+区(107)共同引出一电极也作为器件的阴极端口；第三P+区(104)上也引出一电极也作为器件的阴极端口，上述三个阴极端口连接在一起，所有阴极端口都与地相接；第二N+区(103)和第三N+区(105)共同引出一电极作为器件的阳极端口。
如图2所示为本实施例二结构示意图，包括P型衬底(111)，P型衬底(111)设有P阱(110)，所述P阱(110)内注有第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)；第一N+区(102)与第二N+区(103)之间的第一P阱(110)上方有第一栅氧化层，第一栅氧化层上方有第一多晶硅；第三N+区(105)与第四N+区(106)的P阱(110)上方有第二栅氧化层，第二栅氧化层上方有第二多晶硅；第一P阱区(110)内还设有N型浅阱，所述N型浅阱为四个，四个N型浅阱分别为第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)，所述第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)分别位于第一N+区(102)、第四N+区(106)、第二N+区(103)、第三N+区(105)下方；P型衬底(111)上还覆盖有若干氧化隔离层。
所述第一P+区(101)、第一N+区(102)与第一多晶硅共同引出一电极作为器件的阴极端口；所述第二多晶硅、第四N+区(106)与第三P+区(107)共同引出一电极也作为器件的阴极端口；第三P+区(104)上也引出一电极作为器件的阴极端口，上述三个阴极端口连接在一起，所有阴极端口都与地相接；第二N+区(103)和第三N+区(105)共同引出一电极作为器件的阳极端口。
本发明实例通过改变N型浅阱个数实现栅极接地NMOS降低栅极接地NMOS的开启电压，提高了栅极接地NMOS的二次击穿电流。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当正。
Claims (1)
1.一种用于栅极接地NMOS结构ESD保护器件，其特征在于：包括P型衬底(111)，P型衬底(111)内设有P阱(110)，所述P阱(110)内注有第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)；第一N+区(102)与第二N+区(103)之间的P阱(110)上方有第一栅氧化层，第一栅氧化层上方有第一多晶硅；第三N+区(105)与第四N+区(106)的P阱(110)上方有第二栅氧化层，第二栅氧化层上方有第二多晶硅；P阱区(110)内还设有N型浅阱，所述N型浅阱为两个或四个；P型衬底(111)上还覆盖有若干氧化隔离层；所述第一P+区(101)、第一N+区(102)与第一多晶硅共同引出一电极作为器件的阴极端口；所述第二多晶硅、第四N+区(106)与第三P+区(107)共同引出一电极也作为器件的阴极端口；第三P+区(104)上也引出一电极也作为器件的阴极端口，上述三个阴极端口连接在一起，所有阴极端口都与地相接；第二N+区(103)和第三N+区(105)共同引出一电极作为器件的阳极端口，所述N型浅阱为两个时，两个N型浅阱分别为第一N型浅阱(108)和第二N型浅阱(109)，所述第一N型浅阱(108)和第二N型浅阱(109)分别位于第一N+区(102)和第四N+区(106)下方；所述N型浅阱为四个时，所述四个N型浅阱分别为第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)，所述第一N型浅阱(108)、第二N型浅阱(109)、第三N型浅阱(112)、第四N型浅阱(113)分别位于第一N+区(102)、第四N+区(106)、第二N+区(103)、第三N+区(105)的下方；所述P阱(110)内从一端至另一端依次注入设置第一P+区(101)、第一N+区(102)、第二N+区(103)、第二P+区(104)、第三N+区(105)、第四N+区(106)、第三P+区(107)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410789337.5A CN104505399B (zh) | 2014-12-18 | 2014-12-18 | 一种用于栅极接地nmos结构esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410789337.5A CN104505399B (zh) | 2014-12-18 | 2014-12-18 | 一种用于栅极接地nmos结构esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104505399A CN104505399A (zh) | 2015-04-08 |
| CN104505399B true CN104505399B (zh) | 2018-01-02 |
Family
ID=52947135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410789337.5A Expired - Fee Related CN104505399B (zh) | 2014-12-18 | 2014-12-18 | 一种用于栅极接地nmos结构esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104505399B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107146817A (zh) * | 2017-07-12 | 2017-09-08 | 长沙方星腾电子科技有限公司 | 一种低压工艺中的高压nmos晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176529B2 (en) * | 2004-03-11 | 2007-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN103094271A (zh) * | 2011-11-01 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
| CN204271087U (zh) * | 2014-12-18 | 2015-04-15 | 杭州捷茂微电子有限公司 | 一种用于栅极接地nmos结构esd保护器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101043737B1 (ko) * | 2007-02-15 | 2011-06-24 | 주식회사 하이닉스반도체 | 정전기 방전 보호 소자 |
-
2014
- 2014-12-18 CN CN201410789337.5A patent/CN104505399B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176529B2 (en) * | 2004-03-11 | 2007-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN103094271A (zh) * | 2011-11-01 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
| CN204271087U (zh) * | 2014-12-18 | 2015-04-15 | 杭州捷茂微电子有限公司 | 一种用于栅极接地nmos结构esd保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104505399A (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9343458B2 (en) | Isolation structure for ESD device | |
| US20180047718A1 (en) | Semiconductor structure of esd protection device and method for manufacturing the same | |
| CN107180869B (zh) | 半导体器件及其形成方法 | |
| CN108122904A (zh) | 一种esd保护结构 | |
| US20120018775A1 (en) | Electrostatic discharge protection device and method for fabricating the same | |
| TWI438886B (zh) | 靜電放電保護裝置及其製作方法、以及積體電路 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| TW201630148A (zh) | 靜電放電保護器件 | |
| CN104505399B (zh) | 一种用于栅极接地nmos结构esd保护器件 | |
| US8890250B2 (en) | Electrostatic discharge protection structure | |
| WO2015169197A1 (zh) | 具esd保护结构的半导体器件 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| WO2016173520A1 (zh) | Ldmos可控硅结构的静电保护器件 | |
| CN204271087U (zh) | 一种用于栅极接地nmos结构esd保护器件 | |
| CN106158744A (zh) | 静电保护结构及其制作方法、芯片及其制作方法 | |
| CN108352325B (zh) | 场效应晶体管和半导体器件 | |
| US20130020673A1 (en) | Protection diode and semiconductor device having the same | |
| CN101692425B (zh) | 一种esd保护的设计方法 | |
| CN210489616U (zh) | 一种多叉指ldmos-scr静电防护器件 | |
| CN104576639B (zh) | 一种具有小回滞窗口的高压esd保护器件 | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| CN104269400A (zh) | 一种新型栅极接地nmos结构esd保护器件及其制作方法 | |
| CN104538395B (zh) | 一种功率vdmos器件二极管并联式esd防护机构 | |
| US10741542B2 (en) | Transistors patterned with electrostatic discharge protection and methods of fabrication | |
| CN103094271B (zh) | 一种静电放电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180102 Termination date: 20211218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |