KR100824797B1

KR100824797B1 - 반도체 메모리모듈 번인 테스트 장치

Info

Publication number: KR100824797B1
Application number: KR1020070016320A
Authority: KR
Inventors: 이광학
Original assignee: (주) 디시티
Priority date: 2007-02-16
Filing date: 2007-02-16
Publication date: 2008-04-23

Abstract

본 발명은 반도체 메모리모듈 번인 테스트 장치에 관한 것으로, 특히 다수개의 메모리모듈(1)이 각각 로딩되는 모듈테스트 소켓(110)이 병렬로 구성되어 있는 MBIB(100); MBIB(100)와 일체화된 상태로 메모리버스를 통해 통신하며, 메모리모듈(1)을 테스트하기 위한 리얼 스피드 신호를 생성함과 동시에 MBIB(100)에 로딩된 메모리모듈(1)로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈(1)의 불량정보를 호스트 컴퓨터(2)에 전송함과 동시에 저장 또는 디스플레이시키는 PTB(200); MBIB(100) 및 PTB(200) 사이에 설치되어 MBIB(100)와 PTB(200)를 구분함과 동시에 온도 단열을 수행하는 단열부(300); 및 PTB(200)를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버(400)로 구성된 것을 특징으로 하며, 이러한 본 발명에 의하면 PTB와 메모리모듈을 테스트 소켓에 삽입하여 번인하기 위한 MBIB를 실제 서버 보드 상황과 동일한 상태를 유지하도록 가장 근접하게 배열함으로써, 실장환경과 동일한 테스트 환경에서 메모리모듈 기판상의 모든 메모리 셀에 대한 테스트와 번인을 동시에 수행하도록 해주고, 이로 인해 시그널 왜곡을 없애 테스트 신뢰도 향상에 이바지하는 효과가 있다.

반도체 메모리모듈, 번인 시스템, 메모리모듈 테스트, 테스트 소켓,

Description

반도체 메모리모듈 번인 테스트 장치{APPARATUS FOR TESTING MEMORY MODULE DURING BURN-IN}

도 1은 반도체 메모리모듈 테스트 처리과정의 변화를 설명하기 위한 참조도면,

도 2는 종래 메모리모듈 테스트용 번인 장비 중에서 첫 번째로 제시한 장비의 마더보드를 보여주는 도면,

도 3은 종래 메모리모듈 테스트용 번인 장비 중에서 두 번째로 제시한 장비의 구성을 나타낸 도면,

도 4는 본 발명의 일 실시예에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 기능블록도,

도 5는 도 4에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 단면도,

도 6은 본 발명의 이 실시예에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 정면도,

도 7a는 도 6에 따른 반도체 메모리모듈 번인 테스트 장치에서 "ㄱ"자형 커넥터 구조가 설치된 모습을 보여주는 단면도,

도 7b는 도 6에 따른 반도체 메모리모듈 번인 테스트 장치에서 일자형 커넥터 구조가 설치된 모습을 보여주는 단면도,

도 8a는 본 발명이 챔버에 장착된 모습을 보여주는 정면도,

도 8b는 본 발명이 챔버에 장착된 모습을 보여주는 측면도,

도 9a는 본 발명에 삽입되는 일반적인 메모리모듈의 모양을 보여주는 도면,

도 9b는 메모리모듈이 아닌 단품 메모리를 실장환경에서 번인 테스트하기 위해 모듈 PCB상에 테스트 소켓을 장착한 후 단품 메모리를 로딩한 모습을 보여주는 도면,

도 10은 본 발명에 메모리모듈을 삽입하는 모습을 보여주는 도면,

도 11은 본 발명의 MBIB에 탑재되는 모듈테스트 소켓 중 관통 홀 타입 소켓(Through Hole Type Socket)의 모습을 보여주는 도면,

도 12는 본 발명의 MBIB에 탑재되는 모듈테스트 소켓 중 SMD 타입 소켓의 모습을 보여주는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : MBIB 101 : 관통 홀(Through hole)

102 : SMD 패드 103 : 인터페이스 카드

110 : 모듈테스트 소켓 111 : 메모리모듈 소켓 핀

200 : PTB 211 : CPU

212 : 칩셋 213 : USB 포트

214 : 메모리 215 : 전원 레귤레이터 모듈

220 : 히트 스프레더 300 : 단열부

310 : 단열판 320 : 단열물질

400 : PTB 단열(보호)커버 500 : 커넥터

1000 : 챔버 1100 : 슬롯

1200 : 히터 1300 : 전원부

1400 : 가이드 레일 1500 : LM 가이드 레일

1600 : 단열 가이드 판

본 발명은 반도체 메모리모듈(Memory Module) 번인 테스트(Test during Burn-in) 장치에 관한 것으로, 더욱 상세하게는 프로그램어블 테스트 보드(Programable Test Board; 이하, "PTB"라 칭함.)와 메모리모듈을 테스트 소켓(Test Socket)에 삽입하여 번인하기 위한 번인보드(Module Burn-in Board; 이하, "MBIB"라 칭함.)를 실제 서버 보드(Server Board) 상황과 동일한 상태를 유지하도록 가장 근접하게 배열함으로써, 실장환경과 동일한 테스트 환경에서 메모리모듈 기판상의 모든 메모리 셀(Cell)에 대한 번인과 테스트를 동시에 수행하도록 해주는 반도체 메모리모듈 번인 테스트 장치에 관한 것이다.

주지하다시피, 최근 들어 PC(Personal Computer)나 서버(Server)에서 사용되는 메모리모듈은 복잡하고 중요한 데이터를 다루기 때문에 고도의 신뢰성이 요구되고 있다. 따라서 이를 만족시키기 위해서는 메모리모듈에 사용된 메모리를 포함한 모든 능동, 수동 칩(chip)에 대한 결함, 모듈 어셈블리(Module Assembly) 과정에서 발생할 수 있는 제반문제(poor solderability, poorly seated components 등) 등을 사전에 걸러내기 위해 일정한 고온에서 이뤄지는 번인(burn-in(aging)) 테스트(test)를 수행해야만 한다.

최근에는 도 1의 (a)와 같은 순서로 이뤄지는 웨이퍼 레벨(Wafer level)의 패키지(package)로 모듈을 제조하는 기술이 개발되면서 모듈 공정에서의 번인에 대한 필요성이 증대되고 있다. 왜냐하면 웨이퍼 레벨의 패키지 상태에서는 기술적으로 충분한 번인을 할 수 없기 때문이다.

또한, 콤퍼넌트 레벨로 번인하여 테스트를 수행하게 되면, BGA(Ball Grid Array)의 솔더 볼(Solder Ball)이 급격히 산화되어 그 이후의 공정, 즉 테스트시 접촉(contact)이나 모듈 제조시 납땜(solderability)에 악영향을 줄 수 있다. 한편, 메모리 용량이 지속적으로 증가하고 스피드가 빨라짐에 따라 콤퍼넌트 레벨 테스트(component level test) 코스트(cost)는 극히 높아지고 있을 뿐만 아니라, 콤퍼넌트 레벨에서의 완벽한 스크린(screen)이 불가능해 모듈 공정에서의 번인 테스트에 대한 필요성은 계속 증가하고 있다. 따라서, 도 1의 (b)에 도시된 것처럼, 향후 상당부분의 메모리를 웨이퍼 레벨에서 번인한 후 콤퍼넌트 레벨에서의 번인을 스킵(skip)하는 모듈 레벨에서의 번인이 강화될 전망이다.

한편, 상술한 바와 같이 테스트 비용이 증가하는 요인으로는 첫째 하이 스피드(High speed)(현재 667mhz가 주류이지만, 향후 2년 내 1.2Ghz가 주류가 될 것임) 테스트 장비가 극히 고가이고, 둘째 모든 메모리 패키지가 BGA 타입으로 번인 보드와 테스트 설비가 고가이며, 셋째 메모리 용량이 증가하고 D램 셀의 회로 선폭이 작아지면서 상대적으로 테스트 타임(test time)이 길어져 비용이 증가하기 때문이다.

이때, 현재 사용중인 메모리모듈용 번인 장비는 크게 두 가지 타입으로 볼 수 있는데, 이는 다음과 같은 문제점을 갖는다. 종래 사용되고 있는 번인 장비의 첫째 타입은 도 2와 같은 구조를 갖는 장비로서, 현재 시중의 마더보드(mother board)를 번인 챔버(burn-in chamber) 속에 나열하여 테스트하는 경우이다. 하지만, 도 2와 같은 구조를 갖는 종래의 번인 장비는 마더보드 자체가 메모리모듈과 같은 온도에 노출되어 있어 45℃ 이상으로 온도를 올리지 못하며, 테스트 도중에는 메모리모듈에 인가되는 전압의 변경이 불가능한 문제점이 있었다. 따라서 상술한 종래 번인 장비는 번인의 환경 가속 상수가 극히 낮아 유효한 번인 효과를 얻기 위해 테스트시간이 장시간 필요한 문제점이 있었다. 그뿐만 아니라 도 2에 도시된 것처럼, 메모리모듈 테스트에 필요한 CPU(11), 모듈소켓(Module Socket)(12), 칩셋(Chipset)부(13) 외에 테스트와 전혀 상관없는 부위가 너무 많아 스패이스(Space)를 많이 차지하고 효과적인 적층이 어려워 비용이 많이 소요되는 문제점이 있었다.

한편, 종래에 사용중인 둘째 타입의 번인 장비는 도 3에 도시된 것처럼, 패턴 제너레이터 보드(Pattern Generator Board)(21), 모듈 번인 보드(Module Burn-in Board)(22), 백플랜 보드(Backplane Board)(23), 메모리모듈이 실장 되는 모듈 테스트 소켓(Module Test Socket)(24), PCB상의 회로선(25) 및 PCB를 관통해 신호를 전달하기 위한 홀(Via Hole)(26)로 구성되어 있었다. 하지만, 상술한 둘째 타입의 번인 장비는 프로그램 카드(Program Card)와 번인 보드가 들어가는 부분 사이에 비교적 열전도율이 높은 백플랜을 채용했기 때문에, 프로그램 카드(Program Card)와 번인 보드 두 죤(zone) 간의 단열에 문제가 발생하고, 그뿐만 아니라 프로그램 카드와 번인 보드를 연결한 2개의 콘넥터(connector)와 백플랜 상의 패턴길이를 감안한다면 하이 스피드(high speed) 대응에 어려움이 발생하여 실장환경과 동일한 환경에서의 테스트가 불가능한 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 PTB와 메모리모듈을 테스트 소켓에 삽입하여 번인하기 위한 MBIB를 실제 서버 보드 상황과 동일한 상태를 유지하도록 가장 근접하게 배열함으로써, 실장환경과 동일한 테스트 환경에서 메모리모듈 기판상의 모든 메모리 셀에 대한 번인과 테스트를 동시에 수행하도록 해주고, 이로 인해 실제 서버 보드에서와 같은 리얼 스피드 테스트가 가능해 시그널 왜곡을 없애 테스트 신뢰도 향상에 이바지할 뿐만 아니라, 번인 효과를 최대화하기 위해 IC 전원전압을 올릴 수 있 도록 전원 레귤레이터 모듈(Programmable Voltage Regulator Module)을 내장한 반도체 메모리모듈 번인 테스트 장치를 제공하는 데 있다.

또한, 본 발명의 다른 목적으로는 PTB와 MBIB가 단열제로 완전히 구분되어 온도 컨트롤이 용이할 뿐만 아니라, 기존 실장 보드보다 사이즈가 월등히 작아 대량 적층이 가능하고, 양산시 제조원가가 저렴한 반도체 메모리모듈 번인 테스트 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명 반도체 메모리모듈 번인 테스트 장치는, 다수개의 메모리모듈이 각각 로딩되는 모듈테스트 소켓이 병렬로 구성되어 있는 MBIB;

상기 MBIB와 일체화된 상태로 메모리버스를 통해 통신하며, 메모리모듈을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB에 로딩된 메모리모듈로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터에 전송함과 동시에 저장 또는 디스플레이시키는 PTB;

상기 MBIB 및 PTB 사이에 설치되어 상기 MBIB와 PTB를 구분함과 동시에 온도 단열을 수행하는 단열판과 단열물질로 구성된 단열부; 및

상기 PTB를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버로 구성된 것을 특징으로 한다.

또한, 본 발명 반도체 메모리모듈 번인 테스트 장치는, 다수개의 메모리모듈이 각각 로딩되는 모듈테스트 소켓이 병렬로 구성되어 있는 MBIB;

상기 MBIB와 별도의 PCB에 구현되며, 메모리모듈을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB에 로딩된 메모리모듈로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터에 전송함과 동시에 저장 또는 디스플레이시키는 PTB;

상기 MBIB 및 PTB 사이에 설치되되 챔버 자체에 붙어 있어서, 상기 MBIB와 PTB를 구분함과 동시에 온도 단열을 수행하는 단열판과 단열물질로 구성된 단열부;

상기 PTB를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버; 및

상기 MBIB와 PTB를 전기적으로 연결하는 커넥터로 구성된 것을 특징으로 한다.

이하, 본 발명의 일 실시예에 의한 반도체 메모리모듈 번인 테스트 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 4는 본 발명의 일 실시예에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 기능블록도이고, 도 5는 본 발명에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 단면도로서, 이는 MBIB(100), PTB(200), 단열부(300) 및 PTB 단열(보호)커버(400)로 구성되어 있다. 이때, 본 발명의 MBIB(100)와 PTB(200)는 도 4 및 도 5와 같이 일체화된 구조를 갖되, 기존의 서버 보드에서 메모리모듈 테스트와 관련없는 부분을 모두 제거하여 보드를 최소화하고, CPU 및 칩셋 등과 같은 부품은 메모리모듈(1)의 실장환경과 동일한 디자인 룰(Design Rule)을 적용한다. 또한, 상기 MBIB(100)에 로딩되는 메모리모듈 PCB에는 IC 테스트용 소켓을 장착한다.

상기 MBIB(100)는 다수개의 메모리모듈(1)이 각각 로딩되는 모듈테스트 소켓(110)이 병렬로 구성되어 있어서, 각 MBIB(100)에는 복수 개(통상 4개에서 24개)의 메모리모듈(1)이 병렬로 로딩될 수 있으며, 가로, 세로 방향으로 배열 가능하다. 이때, 상기 MBIB(100)에 탑재되는 모듈테스트 소켓(110)은 목적에 따라 도 11과 같은 관통 홀 타입(Through hole type)이나 도 12와 같은 SMD 타입을 사용한다. 도 11은 메모리모듈 소켓 핀(111)이 관통하는 홀(101)을 가진 MBIB(100)의 모습을 보여주고, 도 12의 (a)는 메모리모듈 소켓 핀(111)이 접촉되는 SMD 패드(102)를 갖는 MBIB(100)의 모습을 보여준다. 이때, 도 12의 (b)는 SMD 소켓(102)의 모습을 보여주는 정면도이고, 도 12의 (c)는 SMD 소켓(102)의 모습을 보여주는 측면도이다.

한편, 도 9a는 본 발명에 삽입되는 일반적인 메모리모듈의 모양을 보여주는 도면이고, 도 9b는 메모리 모듈 대신 단품 메모리를 실장환경에서 번인과 테스트하기 위해 모듈 PCB상에 테스트 소켓(110)을 장착한 후 단품 메모리를 로딩한 모습을 보여주는 도면이다.

또한, 상기 MBIB(100)에 탑재되는 모듈테스트 소켓(110)을 도 12와 같은 SMD 타입으로 사용할 경우, 폼팩터(formfactor)가 서로 틀린 메모리모듈(1)도 도 12의 (d)와 같이 인터페이스 카드(Interface Card)(103)를 사용하면 테스트 가능하다. 즉, 모든 DDR2(240pin DIMM, 200pin SODIMM, 172pin MicroDIMM)가 인터페이스 카드(103)만 교체하면 MBIB(100)를 겸용할 수 있고, 같은 개념으로 시그널 핀(Signal Pin) 수를 많이 가진 MBIB(100)로 핀 수가 적은 다른 타입의 모듈을 테스트할 수 있다.

한편, 상기 MBIB(100)에 탑재되는 모듈테스트 소켓(110)은 모듈을 자동으로 로드/언로드(load/unload) 가능하도록 핸들러 픽커(handler picker)와 대응되는 이젝터(ejector)를 가지고 있다. 그리고, 각 MBIB(100)는 전기적인 시리얼 넘버(serial #)를 가지고 있어서 자동화 적용이 용이하다.

또한, 상기 PTB(200)는 상기 MBIB(100)와 일체화된 상태로 메모리버스(Memory Bus)를 통해 통신하며, 메모리모듈(1)을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB(100)에 로딩된 메모리모듈(1)로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈(1)의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터(2)에 전송함과 동시에 저장 또는 디스플레이시키는 역할을 한다. 그리고, 각 PTB(200)는 독립적인 시스템으로서, 챔버(1000)의 각 슬롯(1100)별로 다른 용량의 제품을 테스트할 수도 있고, 동일한 용량의 모듈이라도 각각 다른 조건으로 테스트할 수도 있다.

이때, 상기 PTB(200)는 도 4와 같이 상기 MBIB(100)에 로딩된 다수개의 메모리모듈(1)을 테스트하기 위해 리얼 스피드 신호(address, clock and data)를 생성 하여 메모리버스를 통해 인가하고, 이후 그 결과 또는 각 메모리모듈(1)의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 USB 전송방식을 통해 호스트 컴퓨터(2)로 전송함과 동시에 저장하거나 디스플레이시키는 CPU(211)와; 상기 MBIB(100)의 모듈테스트 소켓(110)과 연결되어 상기 CPU(211)로부터 메모리모듈 테스트용 리얼 스피드 신호를 입력받아 메모리버스를 통해 각 메모리모듈(1)로 인가하는 칩셋(212)과; 상기 CPU(211)와 호스트 컴퓨터(2)를 연결시키는 USB 포트(213)와; 상기 CPU(211)로부터 메모리모듈 테스트결과 데이터 또는 각 메모리모듈(1)의 불량정보를 입력받아 저장하는 메모리(214)와; 반도체 메모리 번인 효과를 극대화하기 위해 IC전원을 원하는 대로 공급하는 전원 레귤레이터 모듈((Programmable Voltage Regulator Module)(215)로 구성되어 있다.

또한, 상기 PTB(200)의 하부에는 도 5에 도시된 것처럼, 시스템의 히트 싱크(Heat Sink)와 접촉되어 챔버(1000) 내에 있는 MBIB(100)로부터 발생 된 열을 차단시키는 히트 스프레더(Heat Spreader)(220)가 부착되어 있다.

한편, 상기 각 PTB(200)에는 메모리모듈(1)이 제대로 장착되었는지를 확인하기 위한 셀프 테스트(Self Test) 기능, BIOS를 활용해 동작 주파수를 가변하여 주파수 마진을 테스트하기 위한 주파수 마진 테스트(Frequency Margin Test) 기능, 전압 마진을 테스트하기 위한 전압 마진 테스트(Voltage Maring Test) 기능, 및 고전압으로 번인하기 위한 전원 레귤레이터 모듈(Programmable Voltage Regulator Module)(215)이 포함되어 있다. 또한, 각 PTB(200)에는 SPD 데이터를 읽어서 그에 따른 클럭 스피드(Clock Speed)를 자동으로 셋팅(setting)할 수 있을 뿐만 아니 라, 소프트웨어(Software)를 사용하여 클럭 스피드를 SPD와 관계없이 설정 및 테스트 도중 변경이 가능한 기능이 포함되어 있다.

그리고, 상기 MBIB(100) 및 PTB(200) 사이에는 도 4 및 도 5에 도시된 것처럼, 상기 MBIB(100)와 PTB(200)를 구분함과 동시에 온도 단열을 수행하는 단열판(310)과 단열물질(320)로 구성된 단열부(300)가 설치되어 있다.

또한, 상기 PTB(200)의 상부에는 상기 PTB(200) 핸들링(Handling)시 손상을 방지하기 위한 PTB 단열(보호)커버(400)가 설치되어 있다.

이때, 도 4 및 도 5에 도시된 본 발명의 일 실시예에 따른 장치는 도 8a 및 도 8b와 같은 다수개의 슬롯(1100)을 갖는 챔버(1000)에 각각 삽입되어 장착되되, 상기 챔버(1000)의 상부에 설치된 히터(1200)와 하부에 설치된 전원부(Power Supply)(1300)에 연결되어 구동된다. 한편, 본 발명은 챔버(1000)의 각 슬롯(1100)에 장착시, 전원(레귤레이터 포함) 및 인터페이스 케이블(interface cable)이 각각 별도로 연결된 구조로서, 사용도중 특정 슬롯에 문제가 생겨도 다른 슬롯에는 영향을 주지 않고, 불량 모듈을 새것으로 교체할 경우에도 전원을 끄지 않고 모듈을 제거하거나 삽입해도 되는 핫 스위칭(Hot switching) 기능을 가진다. 또한, 본 발명은 복수 개가 한 보드 위에 배치되므로, 공간운용의 효율성이 향상되는 구조이다.

한편, 본 발명은 수백 개 이상의 메모리모듈(1)이 동시에 작동할 때 발생하는 열만으로도 원하는 에이징(aging) 온도까지 끌어올릴 수 있기 때문에, 별도의 히터가 필요 없는 경우도 있다. 또한, 상기 챔버(1000)는 내부의 온도를 급상승 시키기 위해 상기 PTB(200)부의 CPU(211, 221)와 칩셋(212, 223)에서 발생되는 열을 챔버(1000)로 유입되도록 하는 구조를 갖는다.

그리고, 도 8b에 도시된 것처럼, PTB 존(zone)과 MBIB 존(zone)의 단열은 챔버(1000) 측면으로부터 꺽임 구조를 갖는 단열판(310)이 슬라이딩(sliding)하며 단열 되어야 할 부위를 오픈/클로스(open/close)하는 방식을 사용하거나, 시스템 내부의 단열되어야 할 부분에 카메라 셔터(camera shutter)와 같은 구조를 가진 다중 셔터(shutter)를 설치하여 스위치(switch)나 센서(sensor)에 의해 자동으로 오픈/클로스(open/close)하게 하는 방식을 사용한다. 즉, 도 5에 도시된 것처럼, 상기 MBIB(100) 및 PTB(200) 사이에 단열판(310)을 부착하여, 이 단열판(310)을 고정하도록 미리 설계된 장비 프래임(Frame)과 밀착시켜 PTB 존(zone)과 MBIB 존(zone)이 단열되도록 한다.

한편, 하기에서는 본 발명의 이 실시예에 의한 반도체 메모리모듈 번인 테스트 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 하되, 상술한 본 발명의 일 실시예와 동일한 부분에 대해서는 설명을 생략하기로 한다.

도 6은 본 발명의 이 실시예에 따른 반도체 메모리모듈 번인 테스트 장치의 구성을 나타낸 정면도로서, MBIB(100), PTB(200), 단열부(300), PTB 단열(보호)커버(400) 및 커넥터(500)로 구성되어 있다.

이때, 상기 MBIB(100)에는 다수개의 메모리모듈(1)이 각각 로딩되는 모듈테스트 소켓(110)이 병렬로 구성되어 있으며, 본 발명의 일 실시예와 동일한 구조를 갖는다. 또한, 상기 MBIB(100)에 로딩되는 메모리모듈 PCB에는 IC 테스트용 소켓을 장착한다.

한편, 상기 PTB(200)는 상기 MBIB(100)와 일체화된 상태로 구현되며, 메모리모듈(1)을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB(100)에 로딩된 메모리모듈(1)로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈(1)의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터(2)에 전송함과 동시에 저장 또는 디스플레이시키는 역할을 한다. 이때, 상기 PTB(200)는 도 6과 같이 CPU에 메모리 컨트롤러가 포함되어 있는 구조를 갖으며, 이는 상술한 본 발명의 일 실시예의 설명과 동일하므로 생략하기로 한다.

또한, 상기 MBIB(100) 및 PTB(200) 사이에는 상기 MBIB(100)와 PTB(200)를 구분함과 동시에 온도 단열을 수행하는 단열판(310) 및 단열물질(320)로 구성된 단열부(300)가 설치되어 있고, 상기 PTB(200) 상부에는 상기 PTB(200)를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버(400)가 설치되어 있다.

이때, 본 발명의 이 실시예는 상기 MBIB(100)와 PTB(200)를 데이터버스로 연결하는 것이 아니라, 별도의 커넥터(500)를 사용하여 전기적으로 연결한다. 도 7a는 상기 커넥터(500)가 "ㄱ"자형인 구조의 모습을 보여주고 있으며, 도 7b는 상기 커넥터(500)가 일자형인 구조의 모습을 보여주고 있다. 이때, 상기 커넥터(500)의 바디(body)는 열전도율이 극히 적은 재질을 사용한다.

그리고, 상술한 본 발명의 이 실시예도 도 4 및 도 5에 도시된 본 발명의 일 실시예처럼 도 8a 및 도 8b와 같은 다수개의 슬롯(1100)을 갖는 챔버(100)에 각각 삽입되어 장착되되, 상기 챔버(1000)의 상부에 설치된 히터(1200)와 하부에 설치된 전원부(1300)에 연결되어 구동된다. 이후의 챔버(1000)에 관련된 설명은 상술한 본 발명의 일 실시예와 동일하므로 생략하기로 한다.

그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예 또는 이 실시예에 따른 반도체 메모리모듈 번인 테스트 장치의 동작 과정에 대해 첨부된 도면을 참조하여 설명하기로 한다.

먼저, 메모리모듈(1)을 상기 MBIB(100)에 로딩하기 위해 도 10의 (b)와 같이 본 발명을 가이드 레일(1400)을 따라 앞으로 끌어낸다. 이때, LM 가이드 레일(1500)은 상기 PTB(200)와 상기 MBIB(100)로 구성된 본 발명이 아래로 휘지 않도록 보호하는 역할을 한다.

이후, 다수개의 상기 메모리모듈(1)을 상기 MBIB(100)의 모듈테스트 소켓(110)에 삽입한 후 도 10의 (a)와 같이 다시 밀어넣는다. 그러면 시스템 내에 부착된 단열 가이드 판(1600)과 본 발명의 단열판(310)의 3면이 완전하게 밀착되고 고정된다.

이 상태에서 전원이 공급되면, 상기 PTB(200)는 메모리버스 또는 커넥터(500)를 통해 상기 MBIB(100)에 로딩된 다수개의 메모리모듈(1)을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 상기 MBIB(100)에 로딩된 각각의 메모리모듈(1)로 인가하여 테스트를 시작한다.

그런 후, 상기 PTB(200)는 각 메모리모듈(1)의 테스트 결과 또는 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 수집한 후, 상기 호스트 컴퓨터(2)에 전송함과 동시에 자체 메모리에 저장하거나, 운용자에게 디스플레이시킨다.

이러한 과정을 통해, 메모리모듈(1)의 번인 및 테스트가 이루어지는 것이며, 이는 실제 실장환경과 동일한 상태로 테스트가 이루어진다는 점에서 그 특징이 있다.

이상에서 몇 가지의 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.

상술한 바와 같이 본 발명에 의한 반도체 메모리모듈 번인 테스트 장치에 의하면, PTB와 메모리모듈을 테스트 소켓에 삽입하여 번인하기 위한 MBIB를 실제 서버 보드 상황과 동일한 상태를 유지하도록 가장 근접하게 배열함으로써, 실장환경과 동일한 테스트 환경에서 메모리모듈 기판상의 모든 메모리 셀에 대한 번인과 테스트를 동시에 수행하도록 해주고, 이로 인해 실제 서버 보드에서와 같은 리얼 스피드 테스트가 가능해 시그널 왜곡을 없애 테스트 신뢰도 향상에 이바지할 뿐만 아니라, IC 전원전압을 올릴 수 있도록 전원 레귤레이터 모듈(Programmable Voltage Regulator Module)을 내장하여 번인 효과를 극대화시켜 줄 있는 뛰어난 효과가 있다.

또한 본 발명에 의하면, PTB와 MBIB가 단열제로 완전히 구분되어 온도 컨트롤이 용이할 뿐만 아니라, 기존 실장 보드보다 사이즈가 월등히 작아 대량 적층이 가능하고, 양산시 제조원가가 저렴해지는 뛰어난 효과가 있다.

Claims

다수개의 메모리모듈이 각각 로딩되는 모듈테스트 소켓이 병렬로 구성되어 있는 MBIB;

상기 MBIB와 일체화된 상태로 메모리버스를 통해 통신하며, 메모리모듈을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB에 로딩된 메모리모듈로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터에 전송함과 동시에 저장 또는 디스플레이시키는 PTB;

상기 MBIB 및 PTB 사이에 설치되어 상기 MBIB와 PTB를 구분함과 동시에 온도 단열을 수행하는 단열판과 단열물질로 구성된 단열부; 및

상기 PTB를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버로 구성된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 1항에 있어서,

상기 MBIB에 로딩되는 메모리모듈 PCB에는 IC 테스트용 소켓을 장착하는 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 1항에 있어서,

상기 장치는, 다수개의 슬롯을 갖는 챔버에 각각 삽입되어 장착되되, 상기 챔버의 상부에 설치된 히터와 하부에 설치된 전원부에 연결되어 구동됨을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 1항에 있어서,

상기 MBIB에 설치된 다수개의 모듈테스트 소켓은, 관통 홀 타입의 소켓 또는 SMD 타입의 소켓을 사용함을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 1항에 있어서,

상기 PTB는, 상기 MBIB에 로딩된 다수개의 메모리모듈을 테스트하기 위해 리얼 스피드 신호(address, clock and data)를 생성하여 메모리버스를 통해 인가하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 USB 전송방식을 통해 호스트 컴퓨터로 전송함과 동시에 저장하거나 디스플레이시키는 CPU;

상기 MBIB의 모듈테스트 소켓과 연결되어 상기 CPU로부터 메모리모듈 테스트용 리얼 스피드 신호를 입력받아 메모리버스를 통해 각 메모리모듈로 인가하는 칩셋;

상기 CPU와 호스트 컴퓨터를 연결시키는 USB 포트;

상기 CPU로부터 메모리모듈 테스트결과 데이터 또는 각 메모리모듈의 불량정보를 입력받아 저장하는 메모리; 및

반도체 메모리 번인 효과를 극대화하기 위해 IC전원을 원하는 대로 공급하는 전원 레귤레이터 모듈로 구성된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 1항에 있어서,

상기 PTB의 하부에는, 시스템의 히트 싱크와 접촉되어, 챔버 내에 있는 MBIB로부터 발생 된 열을 차단시키는 히트 스프레더가 부착된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
다수개의 메모리모듈이 각각 로딩되는 모듈테스트 소켓이 병렬로 구성되어 있는 MBIB;

상기 MBIB와 별도의 PCB에 구현되며, 메모리모듈을 테스트하기 위한 리얼 스피드 신호(address, clock and data)를 생성함과 동시에 상기 MBIB에 로딩된 메모리모듈로 인가하여 테스트하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 호스트 컴퓨터에 전송함과 동시에 저 장 또는 디스플레이시키는 PTB;

상기 MBIB 및 PTB 사이에 설치되되 챔버 자체에 붙어 있어서, 상기 MBIB와 PTB를 구분함과 동시에 온도 단열을 수행하는 단열판과 단열물질로 구성된 단열부;

상기 PTB를 외부 충격과 열로부터 보호하는 PTB 단열(보호)커버; 및

상기 MBIB와 PTB를 전기적으로 연결하는 커넥터로 구성된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 MBIB에 로딩되는 메모리모듈 PCB에는 IC 테스트용 소켓을 장착하는 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 장치는, 다수개의 슬롯을 갖는 챔버에 각각 삽입되어 장착되되, 상기 챔버의 상부에 설치된 히터와 하부에 설치된 전원부에 연결되어 구동됨을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 MBIB에 설치된 다수개의 모듈테스트 소켓은, 관통 홀 타입의 소켓 또는 SMD 타입의 소켓을 사용함을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 PTB는, 상기 MBIB에 로딩된 다수개의 메모리모듈을 테스트하기 위해 리얼 스피드 신호(address, clock and data)를 생성하여 상기 커넥터를 통해 인가하고, 이후 그 결과 또는 각 메모리모듈의 불량정보(불량 IC위치, 데이터 비트 또는 어드레스 비트)를 USB 전송방식을 통해 호스트 컴퓨터로 전송함과 동시에, 저장하거나 디스플레이시키는 CPU;

상기 MBIB의 모듈테스트 소켓과 연결되어 상기 CPU로부터 메모리모듈 테스트용 리얼 스피드 신호를 입력받아 상기 커넥터를 통해 각 메모리모듈로 인가하는 칩셋;

상기 CPU와 호스트 컴퓨터를 연결시키는 USB 포트; 및

상기 CPU로부터 메모리모듈 테스트결과 데이터 또는 각 메모리모듈의 불량정보를 입력받아 저장하는 메모리로 구성된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 PTB의 하부에는, 시스템의 히트 싱크와 접촉되어, 챔버 내에 있는 MBIB로부터 발생 된 열을 차단시키는 히트 스프레더가 부착된 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.
제 7항에 있어서,

상기 커넥터는, "ㄱ"자형 구조 또는 일자형 구조를 갖는 것을 특징으로 하는 반도체 메모리모듈 번인 테스트 장치.