JP5933266B2 - 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 - Google Patents

物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 Download PDF

Info

Publication number
JP5933266B2
JP5933266B2 JP2011536917A JP2011536917A JP5933266B2 JP 5933266 B2 JP5933266 B2 JP 5933266B2 JP 2011536917 A JP2011536917 A JP 2011536917A JP 2011536917 A JP2011536917 A JP 2011536917A JP 5933266 B2 JP5933266 B2 JP 5933266B2
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit
chip
electronic integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011536917A
Other languages
English (en)
Other versions
JP2012509585A (ja
Inventor
ロワゼル,ヤン
ジーグ,ルノー
トレムレット,クリストフ
Original Assignee
マキシム フランス エス・アー・エール・エル
マキシム フランス エス・アー・エール・エル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マキシム フランス エス・アー・エール・エル, マキシム フランス エス・アー・エール・エル filed Critical マキシム フランス エス・アー・エール・エル
Publication of JP2012509585A publication Critical patent/JP2012509585A/ja
Application granted granted Critical
Publication of JP5933266B2 publication Critical patent/JP5933266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Description

本発明は、内部への物理的侵入を検出可能な集積回路用ハウジングの創製に関する。本発明は特に、たとえばハウジング内への侵入を受けた場合における集積回路に含まれる秘密の破壊等の物理的攻撃を受けた場合の集積回路に含まれる可能性がある秘密の保護に適用される。
定義:
用語に関して言えば、チップは、シリコンウェハーから切り出された実際の集積回路を表す。
基板は、外側接続部またはスタッドと「チップ」自体との接続を可能にする小型プリント回路基板(PCB:Printed Circuit Board)を表す。
コンポーネントは、基板、チップ、およびそれらすべてを覆うハウジングから成るアセンブリを表す。
プリント回路基板(PCB)は、コンポーネントが載置された電子基板を表す。
チップは通常、「ダイアタッチ」として知られている作業の間に(いわゆる「フリップチップ」技術の場合を除いて)基板上に載置され、導電性のエポキシ接着剤で接着される。
接続、特に、基板と「チップ」との間の接続は、選択した技術に応じて多様に構成される。たとえば従来は、導電性ワイヤを用いて基板をチップに接続するワイヤ接続が行われる。この場合、導電性ワイヤは、基板側のパッドおよびチップ側のスタッドに載せられる。「フリップチップ」として知られている技術の場合は、コンポーネントの下および基板上の溶接された導電性ボールによってチップと基板とを電気的に接続している。
また、コンポーネントとプリント回路基板(PCB)との間の電気的接続についても、たとえばボールグリッドアレイ(BGA:Ball Grid Array)として知られているパッケージ上の導電性ボールを介する方法等、選択した技術に応じて多様に構成される。
このようなフリップチップ方式ではないBGAチップを考えると、プリント回路基板(PCB)からの任意の信号、特に機密信号は、ボール、基板、スタッドを通り、相互接続ワイヤ、およびスタッドを通って、最終的にチップの内部へ伝達される。
従来技術:
情報のセキュリティを確保するための複数種類の集積回路が存在しており、近年、電子システムまたはコンピュータシステムのセキュリティは、セキュリティ機能を実行する集積回路に基づいて確保するのが一般的である。
その周知例としては、チップカードが挙げられる。チップカードは、キー等の機密情報の保護機能を有する集積回路を備えている。このキーは、たとえば銀行取引、電話料金、または遠隔購買取引等の安全を確保するものである。
ただし、チップカード用の集積回路には、入出力ピンが1つしか存在しない。したがって、このピンを流れるデータの暗号化は容易であり、ハウジングそれ自体の安全確保には役立たない。
セキュリティを確保するための回路の別の例としては、TPM(Trusted Platform Module)が挙げられる。近年、このTPMは、大手コンピュータ会社の主導により、ほぼすべての専門家用ラップトップ型コンピュータに提供されており、おそらく将来的には、世界中で販売されるすべてのパソコンに装備されることになるであろう。
複雑で堅牢な回路、特にTPM回路は、チップカード用の回路よりもはるかに多くの入出力部を備えている(TPMの場合は28ピン)。このため、コンポーネントの安全確保には、攻撃者による情報取得または所望の値への情報の変換を不可能とするため、これら多数の入出力部を流れる機密情報を保護することが必要である。したがって、チップカード用の回路には好適な暗号化ソリューションが、複雑で堅牢な回路に対してはもはや好適ではないことが分かる。これは、20個前後またはそれ以上の信号を実時間で暗号化および復号化するのに必要な演算能力が、所要の性能およびコストの観点からは実現困難なためである。
したがって、多数の入出力部を備えた複雑な回路の安全を確保するための新たなソリューションが必要である。
さらに、集積回路を物理的および電気的に分析する装置の急速な進歩が指摘されている。これらの装置としては特に、走査型電子顕微鏡、集束イオンビーム(FIB:Focalized Ion Beam)装置、または接合部の光子放出を分析する装置(「Emiscope」としても知られている)等が挙げられる。
これらの機器類は、基本的には集積回路の開発を目的としたものであるが、回路のセキュリティに攻撃を仕掛ける手段としても利用可能である。
ただし、これに関しては、これらのすべての装置において、攻撃の実行前にハウジングを開放しておく必要があることに留意することが重要である。
したがって、この問題に対処する1つの方法として、物理的な侵入に対して回路のハウジングを保護することにより回路全体を保護する方式がある。ハウジングの保護は、「チップオンボード」型のパッケージの場合、または堅牢なコンポーネントがチップカードのマイクロモジュールである場合、たとえば樹脂被膜を集積回路の上面に堆積させる等、場合によっては比較的容易である。
この方式は、仏国特許出願公開第2,888,975号明細書で採用されており、チップ全体を覆うようにチップ各面に配置された保護層でチップの全表面を覆うものである。当然のことながら、このような構造は、保護すべき表面積を考えると高価である。また、保護手段の迂回(バイパス)に必要なのは、位置が明確で一目瞭然の保護層を除去することだけであるため、あまり効果が得られない。
ただし、このような保護は、支持部上への回路載置時に堆積させた樹脂被膜の除去および実際の集積回路(チップ)へのアクセスが、簡単な化学的攻撃のみで可能となるため、効果がない。
集積回路を支持部上へ最終的に搭載する際に回路作製者が付加的な保護を設けた場合、別の実施態様においては、物理的な侵入に対するハウジングの保護がより複雑となる。たとえば、様々な種類のキャップまたはカバー(樹脂被膜、金属キャップ)等の被膜で回路を覆うことが知られている。後者は非常に簡単な場合があり、受動的な保護に過ぎないことから、最小限の機械的保護を与えるものである。
より精巧な外部保護手段も知られており、セキュリティ機構を用いた確認によりカバー内への如何なる侵入をも検出することを意図した電気信号が伝達する導電回路の形態もある。この場合、導電回路は一般に、アクセスを防止可能な材料(樹脂、ジェル等)の中に配置されている。高水準のセキュリティを提供するこのような被膜の代表的な一例としては、W.L.Gore&Associates社の「tamper−respondent security enclosure」と呼ばれる製品がある。ただし、この外部保護の選択肢は、最終製品への集積を行う回路作製者にとっては大きな障害となる。実際のところ、以下のような問題点がある。
・上記のように保護されたコンポーネントの集積は当然のことながら、付加的な要素(たとえばキャップ等)、キャップを設けるための付加的な工具、ならびにキャップの搭載および樹脂の乾燥のための付加的な時間を要するため、実現するのがより複雑である。
・製造コストは、必要な材料および製造工程を追加する必要があるため、高くなる。
・最終製品の生産収率にマイナスの影響がある。
・最終製品の機能変更により、この保護を再考する場合があるため、セキュリティの観点からリスクが高くなる。
・外部保護の認証は、研究所の認定によって行う必要がある。
仏国特許出願公開第2,888,975号明細書
発明の目的:
本発明の一般的な目的は、従来技術において既知の保護システムの短所を克服可能な集積回路ハウジングの保護装置および方法を提案することにある。
本発明のより具体的な別の目的は、集積回路ハウジングを簡単かつ効果的に保護することによって、集積回路の機密領域へのアクセスにつながるハウジングの如何なる開放をも検出可能な装置を提案することにある。
本発明のさらに別の目的は、安価に生産可能な保護装置を提案することにある。
発明の概要:
本発明の原理は、導電性材料を含む脆弱要素を特定のパターンで配置したことにある。この脆弱要素は、侵入検出回路と連続的に導入されている。
したがって、前述の仏国特許出願公開第2,888,975号明細書とは対照的に、機密領域のごく近い周囲、すなわち、機密情報の伝達に使用される可能性が高い領域のみを保護することを目的とする。この目的のため、非常に小さな径の小滴または脆弱領域を機密領域の周囲に形成する。これらの小滴は、基板に配置または内蔵された電気回路によって互いに接続されている。また、小滴は非常に小さく、攻撃者が予測できないように配置されているため、機密領域の近傍における如何なる機械的または化学的な侵入によっても、1もしくは複数の小滴または後者を接続する回路が必然的に破壊されることになる。
検出回路は、その電気的な連続性の確認を可能とする信号を伝達する。使用する信号は、静的または動的(すなわち、常時変化する形状)等、複数の形状(形態)であってもよい。検出回路の電気的な連続性は、たとえばその入力と出力とを比較することによって確認する。このような確認を行った場合および侵入行為の検出があり得る場合の対処は、セキュリティ方針に基づいて決定する。たとえば、考えられる1つの対処としては、集積回路に格納されたキーの消去が挙げられる。
この原理を実現するため、本発明は、基板上に配置された連結パッドに接続された入出力スタッドを備え、ハウジングにより保護された状態で基板に取り付けられた電子チップと、ハウジングの内部への機械的および/もしくは化学的侵入ならびに/または集積回路の機密領域へアクセスしようとする試みを検出可能な少なくとも1つの侵入検出手段と、を備えた電子集積回路であって、上記侵入検出手段が、集積回路の複数の機密領域のうちの1つの領域へアクセスしようとする如何なる試みによっても、検出回路の電気的状態(閉/開)が変化するように、基板に内蔵および/または載置されるとともに、集積回路の機密領域のごく近傍を通過するように配置された検出回路を備えたことを特徴とする電子集積回路に関する。
この目的のため、上記検出回路は、上記機密領域のごく近傍に配置された脆弱領域を備えている。これにより、機密領域の近傍における如何なる物理的または化学的なアクセスによっても、隣接する脆弱領域が破壊されるとともに、回路への侵入が検出されるようになる。
上記脆弱領域は、上記機密領域の近傍に配置された導電性樹脂の小滴の形態で具現化されていると都合が良い。
また、上記導電性樹脂の小滴は、およそ1000μmより小さなサイズを有し、50μm前後の間隔で保護対象の上記機密領域から離間されていると好ましい。
本発明の一実施形態によれば、上記検出回路の脆弱領域は、集積回路の基板中または基板上で不規則に分布している。
別の実施形態として、上記検出回路の脆弱領域は、導電性散在パターンとして特に格子状の形態で、基板上に分布している。そして、上記機密領域に近接する当該散在パターンの複数の接合点は、導電性フィードスルーによって基板表面まで持ち上げられるとともに脆弱領域を備えている。
本発明の一実施形態によれば、上記侵入検出回路は、基板に対する代替または追加としてチップ上に直接配置されており、当該チップの入出力スタッドに接続されている。
上記検出回路は、導電性の液体による化学的攻撃によって上記機密領域の近傍において閉状態となり、その結果として当該化学的攻撃が検出されるように、機密領域の近傍において電気的に開放された回路の形態で具現化されていると都合が良い。
変形例として、上記検出回路は、導電性の液体による化学的攻撃によって上記機密領域の近傍において開状態となり、その結果として当該化学的攻撃が検出されるように、機密領域の近傍において電気的に閉じた回路の形態で具現化されている。
本発明は、以下の詳細な説明および図面を参照すれば理解がより深まるであろう。
支持部に接続された基板上に搭載された集積回路ハウジングの従来構造の正面の断面を示す概略図である。 基板上にチップを搭載し、チップと基板とを相互接続配線および連結パッドによってワイヤ接続した状態の正面の断面を示す詳細図である。 図2に示す装置の平面図である。 本発明に係る侵入検出回路を含むこと以外は図2と類似する装置の正面の断面を示す図である。 図4に示す装置の平面図である。
まず、図1を参照する。図1は、シリコンウェハーから切り出すことによって得られる単一チップであって、当該チップと周囲環境とを電気的に接続するための電気的なスタッドまたは端子2を備えた単一チップ1を示している。このチップは、基板3(任意の種類の絶縁材料)に取り付けられている。基板3は、ボールをマトリクス配置したBGA5によってプリント回路基板4に溶接されている。プリント回路基板4は、適当な直径のランドを備えている(図示せず)。ボールとボールとの間隔は通常、ミリメートルのオーダーである。チップ1のスタッド2とプリント回路基板4の導電パターン(トラック)との間の電気的な連結は、はんだボール5によって形成している。
図2および図3にさらに詳しく示すように、チップ1のスタッド2は、一般的に金またはアルミニウム製の導電性ワイヤ7を介して基板3のパッド6に接続されている。また、各パッド6は、基板3に集積された回路8を介してボール5に接続されている。したがって、連結パッド6に伝わった信号は、基板中に存在する回路8によってBGAの対応するボール5へと伝達される。
次に、図4を参照する。図4は、脆弱領域を備えた本発明に係る侵入検出回路9を含むこと以外は図2と類似する装置の正面の断面を示す図である。検出回路9は、基板3に内蔵もしくは載置されるか、または一部が基板に内蔵され一部が基板上に載置されている。この検出回路9、特に脆弱要素と対応する部分には、コンポーネント上の機密要素の完全性確保および保護の役割がある。また、これらの機密要素は、特に、機密データを含む記憶装置、または機密信号を伝達するその他のチップもしくは回路である。
検出回路9は、特に検出用小滴10の形態で具現化された脆弱要素に向かって上に延びている。当業者であれば、当然のことながら脆弱要素のその他の実施形態も想到される。小滴は、機密と見なされる連結パッド6に近接して基板3の表面に堆積されているため、機密領域への如何なる物理的または化学的な攻撃によっても、最も近い脆弱要素が破壊されることになる。これにより、検出回路に接続された警報器が起動することになる。
図5に示すように、検出回路9は、検出用小滴を互いに接続しているため、回路または1つの検出用小滴への如何なる攻撃によっても回路9が切断される。これにより、警報、たとえばチップ1の記憶装置に格納された秘密の破壊に使用可能なものが発生する。
検出回路9は、基板3の内層に埋め込まれているのが好ましく、この場合は、アクセス不可能と見なされる。そして、この回路は、導電性フィードスルー(図示せず)を介して基板3の表面まで「上に延び」ている。このように、1つの小滴によって2つのフィードスルーと小滴群とが接続されていることにより、検出回路は閉じた状態となる。機密領域への侵入の検出効果を十分に確保するため、小滴10および連結パッド6、ならびにそれぞれの相互接続配線は、製造コストへの要求を考慮して、可能な限りサイズを抑える必要があることは言うまでもない。
したがって、現在の回路形成技術で容易に実現可能な寸法は、小滴10については直径500μm前後、連結パッド6については200μm前後、検出回路9の相互接続配線については35μm前後である。また、小滴の堆積精度は25μm前後であり、小滴10と保護対象の最も近い連結パッド6との間の距離は50μm前後である。
なお、チップ1を基板3上に接着するのに使用する製品は一般に、注射器によって小滴状またはパターン状に基板表面に堆積される。このような製品としては、たとえば「ablestik ablebond (登録商標) epoxy 8290」という商標名で知られている導電性樹脂が挙げられる。小滴を堆積させるこの方法および工具は、導電性樹脂の小滴10を基板3上に堆積させる場合にも使用可能である。
前述の通り、基板上に配置されたチップを有するコンポーネントの最機密領域は、脆弱要素、たとえば導電性材料の小滴10の形態で具現化されたものを近接させることによって保護される。以下では、特にコンポーネントへの機械的および/または化学的な攻撃に際して、所望の脆弱性を得るいくつかの方法を述べる。
この考え方では、チップまたはハウジングの基板上にある信号へのアクセスを試みる攻撃者が、まず第一に不活性層(通常は成形用樹脂)を化学的および/または機械的に除去する必要があるという保護原理が期待される。この不活性層を除去する動作によって、少なくとも1つの脆弱要素が破壊され、攻撃の検出動作が起動することになる。
機械的脆弱性の導入に関しては、微細小滴10を堆積させる場合と同様に、微小サイズの脆弱領域を堆積させる場合に特有の方式である。これは、小滴のサイズを小さくすると、機密要素へアクセスするための如何なる機械加工アプローチ(たとえばフライス加工、ドリル加工等)に対しても感度が高くなるためであり、この機密要素への如何なる攻撃によっても、小滴の引裂が発生する可能性は極めて高くなる。
化学的脆弱性の導入に関しては、たとえば代表的には小滴10である脆弱要素の化学組成とハウジングの化学組成とが類似するものとすることが可能である。化学的攻撃はチップと基板とを内蔵および保護する、コンポーネントのハウジング(図示せず)を破壊することであるため、このような攻撃に対して敏感になることになる。
このように、ハウジングに対する化学的攻撃は、ハウジングの溶解と同時またはそれ以前に脆弱要素を破壊または劣化させることになる。この結果、検出回路が反応して攻撃が検出される。
別の解決手段として、ハウジングの化学組成と脆弱要素の化学組成とが類似しない場合は、導電性の脆弱要素と絶縁性の脆弱要素とを混合する。この種の実施態様の一例としては、導電性エポキシ樹脂および絶縁性エポキシ樹脂を使用する。これにより、絶縁性エポキシ樹脂を除去しようとすると、導電性エポキシ樹脂も除去されることになる。樹脂を堆積させるための工具(ニードル)が集積回路の封入ラインで既存かつ利用可能であるため、エポキシ樹脂の使用は、非常に興味深い解決手段である。
化学的攻撃を困難にする最後の手段としては、攻撃者が脆弱要素および/またはハウジングを攻撃する際の製品の選択肢を狭めることが挙げられる。これは、ハウジングの化学組成として多量のシリカを含む場合、有機溶媒の効果がなくなるためである。したがって、これらの条件下では、樹脂を破壊して集積回路を攻撃するのに通常使用される発煙硝酸等の製品のみが使用可能である。硝酸、導電性を確保するのに十分な濃度を有するその他任意の酸、または任意の導電性溶液を考慮して、閉じていない状態の回路を用いた検出機構をハウジング内に設ければ十分である。これにより、攻撃用溶液の流動性および導電性のため、この導電性溶液が拡散すると、検出回路が閉じた状態となって攻撃が報知されるという効果を奏することになる。
脆弱要素は、当該要素のために確保された接続点の位置を除いて、電気的に絶縁された表面上に堆積される。
また、脆弱要素の位置および/または散在は、個別に規定されるべきセキュリティの水準および最適な技術的選択に応じて、大きく異なっていてもよい。
たとえば、各脆弱要素10は、近接して機密領域を保護するため、当該領域の近くに配置されていてもよい。ワイヤ相互接続を利用する場合は、チップに接続するワイヤの基板への連結点である連結パッドを保護する必要がある。したがって、脆弱要素は、これら連結パッドに可能な限り近づけて堆積される。脆弱要素は、連結パッドに接触させるのが理想的である。こうすれば、攻撃を試みる者は、検出されることなく連結パッドにアクセスして攻撃を仕掛けることが非常に難しくなる。
以上のことから、脆弱要素の散在は、通常「メッシュ」と呼ばれるパターン状であってもよい。これは、程度の差はあるものの、綿密に編み込んだネットワークの一種であって、基板の全体または一部にわたって散在している。これにより、基板中を伝達する信号の保護が可能となる。また、回路がこのように形成されることにより、回路中を伝わる信号の変形により、如何なる侵入も検出可能となる。
脆弱要素の別の散在パターンとしては、基板上に脆弱要素の微小ドットを散在させたパターンが挙げられる。たとえば、脆弱要素は、基板全体に不規則に分布させてもよいし、または、特に機密性が高く保護すべき部分のみに分布させてもよい。このパターンの場合、検出回路の大部分は基板中に埋め込まれ、わずかな点のみが外部に現れることになる。そして、これらの点には、導電性小滴等の脆弱要素が堆積される。検出回路がこのように形成されることにより、当該回路中を伝わる信号の変形により、如何なる侵入も検出可能となる。
第3の実施例としては、基板ではなくチップを直接保護する形態が挙げられる。チップは通常、絶縁性のパッシベーション層で覆われている。これにより、導電性の脆弱要素をチップ表面上に堆積させることができる。そして、検出回路との接続は、チップのスタッド2で行う。非常に簡単な実施態様としては、連続する2つのスタッド間の接続がある。このような検出回路であれば、これら2つのスタッドの近傍に配置された第3の機密スタッドを保護することができる。この種の製品の利点は、脆弱要素を堆積させることによる2つのスタッドの接続が、容易に実現可能であることである。また、チップ表面上の任意の位置にパッシベーション開口を形成し、小滴を堆積させることも可能である。
検出回路の第4の実施例としては、初期的には開放状態にあるが攻撃液体(たとえば発煙硝酸等)の流動性および導電性によって閉じられる回路を用いて、上述の溶液と同様に、攻撃液体の導電性を利用してチップを直接保護する形態が挙げられる。これは、チップ表面上に分散して1または複数の開回路を構成するスタッドの形態で実現可能である。これらの開回路は、攻撃液体が拡がると、その流動性および導電性によって閉じた状態となる。表面上のスタッドの密度は可変であり、高密度とすることで液体による化学的攻撃を完全に防止するようにしてもよい。
この最後の解決手段には、2つの効果がある。第1の効果として、ハウジング内ではチップが基板よりも高いため、ハウジングへの攻撃は、チップ表面上に配置されたセンサーによって早く検出される。第2の効果として、この機構は、チップへの物理的な侵入に対する保護も可能とする。また、理想的には、現在一般的なラティス等の機構と併せて使用してもよい。
発明の効果:
本発明により得られた集積回路の保護方法および集積回路は、設定した目的を満足する。提案した解決手段では、機密領域の近傍に脆弱要素を使用しているため、集積回路で利用している技術に関わらず、集積回路に対する実質的にすべての侵入攻撃に対抗可能である。
また、この解決手段により、集積回路のハウジング領域の保護を補強できるため、セキュリティを容易に利用かつ保証可能である。
さらに、たとえば脆弱要素がエポキシ樹脂製である場合等は、樹脂堆積用の工具が既存であり十分使いこなすことができるため、別の機能に使用する場合、すなわち検出回路を形成し、侵入に対して閉じた状態となるように導電性小滴を堆積させる場合であっても、ほとんどコストが掛からずに高い生産収率が得られるものと考えられる。
発明の用途:
本発明の複数の利点を考慮すると、上述の解決手段は、たとえばボイスオーバーIP電話、ネットワーク上での機密データの送信(認証、VPN技術)、安全な認証トークン(「セキュアUSBキー」)、セキュリティ専用コンポーネント、暗号演算用コンポーネント等の応用向け機密コンポーネント等、広範な用途を対象とした集積回路に適用可能である。

Claims (8)

  1. 集積回路(8)を有する基板(3)上に配置されて当該集積回路の一部をなす連結パッド(6)に接続された入出力スタッド(2)を備え、ハウジングにより前記基板とともに保護された状態で前記基板に取り付けられた電子チップ(1)と、
    前記ハウジングの内部への機械的および/もしくは化学的侵入ならびに/または当該集積回路の前記連結パッド(6)へアクセスしようとする試みを検出可能な少なくとも1つの侵入検出手段(9、10)と、を備えた電子集積回路であって、
    前記侵入検出手段(9、10)が、当該集積回路とは別に存在して前記基板(3)に内蔵された検出回路(9)と、前記基板(3)上に載置された導電性樹脂の小滴(10)とを備えており、当該集積回路の複数の前記連結パッド(6)のうちの1つの領域へアクセスしようとする如何なる試みによっても当該検出回路(9)の電気的閉/開状態が変化するように、前記小滴(10)は、前記連結パッド(6)のごく近傍に配置されていることを特徴とする電子集積回路。
  2. 前記検出回路が、脆弱領域(10)を備えており、この脆弱領域は、前記連結パッド(6)の近傍における如何なる物理的または化学的なアクセスによっても破壊されるとともに当該回路への侵入が検出されるように前記連結パッド(6)のごく近傍に配置されていることを特徴とする、請求項1に記載の電子集積回路。
  3. 前記導電性樹脂の小滴(10)が、およそ1000μmより小さなサイズを有し、50μm前後の間隔で保護対象の前記連結パッド(6)から離間されていることを特徴とする、請求項に記載の電子集積回路。
  4. 前記検出回路(9)の前記脆弱領域(10)が、当該集積回路の前記基板(3)中で不規則に分布していることを特徴とする、請求項2に記載の電子集積回路。
  5. 前記基板(3)が、導電性散在パターン、特に格子状のパターンを有し、前記連結パッド(6)に近接する当該散在パターンの複数の接合点が、導電性フィードスルーによって前記基板の表面まで持ち上げられるとともに脆弱領域(10)を備えたことを特徴とする、請求項1〜のいずれか1項に記載の電子集積回路。
  6. 別の前記侵入検出回路が、前記チップ(1)上に直接配置されており、前記チップの前記入出力スタッド(2)に接続されていることを特徴とする、請求項1〜のいずれか1項に記載の電子集積回路。
  7. 前記検出回路が、導電性の液体による化学的攻撃によって前記連結パッド(6)の近傍において閉状態となり、その結果として当該化学的攻撃が検出されるように、前記連結パッド(6)の近傍において電気的に開放された回路の形態で具現化されていることを特徴とする、請求項1〜のいずれか1項に記載の電子集積回路。
  8. 前記検出回路が、導電性の液体による化学的攻撃によって前記連結パッド(6)の近傍において開状態となり、その結果として当該化学的攻撃が検出されるように、前記連結パッド(6)の近傍において電気的に閉じられた回路の形態で具現化されていることを特徴とする、請求項1〜のいずれか1項に記載の電子集積回路。
JP2011536917A 2008-11-21 2009-11-14 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 Expired - Fee Related JP5933266B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0806563A FR2938953B1 (fr) 2008-11-21 2008-11-21 Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
FR0806563 2008-11-21
PCT/FR2009/001307 WO2010058094A1 (fr) 2008-11-21 2009-11-14 Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique

Publications (2)

Publication Number Publication Date
JP2012509585A JP2012509585A (ja) 2012-04-19
JP5933266B2 true JP5933266B2 (ja) 2016-06-08

Family

ID=40752530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536917A Expired - Fee Related JP5933266B2 (ja) 2008-11-21 2009-11-14 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置

Country Status (5)

Country Link
US (1) US8581251B2 (ja)
JP (1) JP5933266B2 (ja)
CN (1) CN102257516B (ja)
FR (1) FR2938953B1 (ja)
WO (1) WO2010058094A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034981A1 (ko) * 2012-08-31 2014-03-06 주식회사 블루버드 모바일 단말기
CN102858082B (zh) * 2012-09-26 2015-06-10 深圳市九思泰达技术有限公司 核心模块安全区防护结构
US10651135B2 (en) * 2016-06-28 2020-05-12 Marvell Asia Pte, Ltd. Tamper detection for a chip package
EP3340114B1 (fr) * 2016-12-22 2020-09-30 EM Microelectronic-Marin SA Circuit rfid a deux frequences de communication muni d'une boucle d'inviolabilite
US11454010B2 (en) 2017-03-09 2022-09-27 Charles James SPOFFORD Appliance with shim compatible geometry
CN107133535A (zh) * 2017-04-13 2017-09-05 上海汇尔通信息技术有限公司 数据保护结构及移动终端设备
US11289443B2 (en) * 2017-04-20 2022-03-29 Palo Alto Research Center Incorporated Microspring structure for hardware trusted platform module
FR3084520B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un circuit integre, et dispositif correspondant
FR3084521B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un module de circuit integre et dispositif correspondant
FR3084492A1 (fr) 2018-07-30 2020-01-31 Stmicroelectronics (Rousset) Sas Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant
FR3099259B1 (fr) 2019-07-24 2021-08-13 St Microelectronics Rousset Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant
WO2022027535A1 (zh) * 2020-08-07 2022-02-10 深圳市汇顶科技股份有限公司 安全芯片和电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US6708274B2 (en) 1998-04-30 2004-03-16 Intel Corporation Cryptographically protected paging subsystem
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
FR2801999A1 (fr) * 1999-12-01 2001-06-08 Gemplus Card Int Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
GB2363233B (en) * 2000-05-11 2004-03-31 Ibm Tamper resistant card enclosure with improved intrusion detection circuit
DE10044837C1 (de) * 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
US7490250B2 (en) * 2001-10-26 2009-02-10 Lenovo (Singapore) Pte Ltd. Method and system for detecting a tamper event in a trusted computing environment
US7266842B2 (en) 2002-04-18 2007-09-04 International Business Machines Corporation Control function implementing selective transparent data authentication within an integrated system
FR2864667B1 (fr) * 2003-12-29 2006-02-24 Commissariat Energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
FR2872610B1 (fr) * 2004-07-02 2007-06-08 Commissariat Energie Atomique Dispositif de securisation de composants
US7979721B2 (en) * 2004-11-15 2011-07-12 Microsoft Corporation Enhanced packaging for PC security
WO2007003228A1 (de) * 2005-06-30 2007-01-11 Siemens Aktiengesellschaft Hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
DE102005042790B4 (de) * 2005-09-08 2010-11-18 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
EP2026470A1 (en) 2007-08-17 2009-02-18 Panasonic Corporation Running cyclic redundancy check over coding segments
JP5041980B2 (ja) * 2007-11-16 2012-10-03 ルネサスエレクトロニクス株式会社 データ処理回路及び通信携帯端末装置

Also Published As

Publication number Publication date
US20110260162A1 (en) 2011-10-27
CN102257516B (zh) 2015-10-07
US8581251B2 (en) 2013-11-12
FR2938953B1 (fr) 2011-03-11
FR2938953A1 (fr) 2010-05-28
WO2010058094A1 (fr) 2010-05-27
CN102257516A (zh) 2011-11-23
JP2012509585A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5933266B2 (ja) 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置
JP5647681B2 (ja) 多層のセキュリティ保護された構造体
US7054162B2 (en) Security module system, apparatus and process
US5861662A (en) Anti-tamper bond wire shield for an integrated circuit
TW202312358A (zh) 用於接合結構的保護性半導體元件
EP0860881B1 (en) Anti-tamper integrated circuit
US5406630A (en) Tamperproof arrangement for an integrated circuit device
US7812428B2 (en) Secure connector grid array package
US10181430B2 (en) Tamper resistant electronic hardware assembly with a non-functional die used as a protective layer
JPH11504164A (ja) チップカバー
US11894315B2 (en) Electronic system in package comprising protected side faces
JP2023533547A (ja) 悪意のある攻撃に対する保護を有する集積回路デバイス
JP4836995B2 (ja) 集積回路モジュール
JP4181068B2 (ja) 集積回路モジュール
US7436072B2 (en) Protected chip stack
MXPA98001451A (en) Circuit integrated to proof of violation
MXPA98001450A (en) Link wire protector against forces for an integr circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5933266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees