JP5933266B2 - 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 - Google Patents
物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 Download PDFInfo
- Publication number
- JP5933266B2 JP5933266B2 JP2011536917A JP2011536917A JP5933266B2 JP 5933266 B2 JP5933266 B2 JP 5933266B2 JP 2011536917 A JP2011536917 A JP 2011536917A JP 2011536917 A JP2011536917 A JP 2011536917A JP 5933266 B2 JP5933266 B2 JP 5933266B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- circuit
- chip
- electronic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000126 substance Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 51
- 238000001514 detection method Methods 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
Description
用語に関して言えば、チップは、シリコンウェハーから切り出された実際の集積回路を表す。
基板は、外側接続部またはスタッドと「チップ」自体との接続を可能にする小型プリント回路基板(PCB:Printed Circuit Board)を表す。
プリント回路基板(PCB)は、コンポーネントが載置された電子基板を表す。
チップは通常、「ダイアタッチ」として知られている作業の間に(いわゆる「フリップチップ」技術の場合を除いて)基板上に載置され、導電性のエポキシ接着剤で接着される。
このようなフリップチップ方式ではないBGAチップを考えると、プリント回路基板(PCB)からの任意の信号、特に機密信号は、ボール、基板、スタッドを通り、相互接続ワイヤ、およびスタッドを通って、最終的にチップの内部へ伝達される。
従来技術:
情報のセキュリティを確保するための複数種類の集積回路が存在しており、近年、電子システムまたはコンピュータシステムのセキュリティは、セキュリティ機能を実行する集積回路に基づいて確保するのが一般的である。
ただし、チップカード用の集積回路には、入出力ピンが1つしか存在しない。したがって、このピンを流れるデータの暗号化は容易であり、ハウジングそれ自体の安全確保には役立たない。
さらに、集積回路を物理的および電気的に分析する装置の急速な進歩が指摘されている。これらの装置としては特に、走査型電子顕微鏡、集束イオンビーム(FIB:Focalized Ion Beam)装置、または接合部の光子放出を分析する装置(「Emiscope」としても知られている)等が挙げられる。
ただし、これに関しては、これらのすべての装置において、攻撃の実行前にハウジングを開放しておく必要があることに留意することが重要である。
したがって、この問題に対処する1つの方法として、物理的な侵入に対して回路のハウジングを保護することにより回路全体を保護する方式がある。ハウジングの保護は、「チップオンボード」型のパッケージの場合、または堅牢なコンポーネントがチップカードのマイクロモジュールである場合、たとえば樹脂被膜を集積回路の上面に堆積させる等、場合によっては比較的容易である。
集積回路を支持部上へ最終的に搭載する際に回路作製者が付加的な保護を設けた場合、別の実施態様においては、物理的な侵入に対するハウジングの保護がより複雑となる。たとえば、様々な種類のキャップまたはカバー(樹脂被膜、金属キャップ)等の被膜で回路を覆うことが知られている。後者は非常に簡単な場合があり、受動的な保護に過ぎないことから、最小限の機械的保護を与えるものである。
・上記のように保護されたコンポーネントの集積は当然のことながら、付加的な要素(たとえばキャップ等)、キャップを設けるための付加的な工具、ならびにキャップの搭載および樹脂の乾燥のための付加的な時間を要するため、実現するのがより複雑である。
・製造コストは、必要な材料および製造工程を追加する必要があるため、高くなる。
・最終製品の生産収率にマイナスの影響がある。
・最終製品の機能変更により、この保護を再考する場合があるため、セキュリティの観点からリスクが高くなる。
・外部保護の認証は、研究所の認定によって行う必要がある。
本発明の一般的な目的は、従来技術において既知の保護システムの短所を克服可能な集積回路ハウジングの保護装置および方法を提案することにある。
本発明のより具体的な別の目的は、集積回路ハウジングを簡単かつ効果的に保護することによって、集積回路の機密領域へのアクセスにつながるハウジングの如何なる開放をも検出可能な装置を提案することにある。
本発明の原理は、導電性材料を含む脆弱要素を特定のパターンで配置したことにある。この脆弱要素は、侵入検出回路と連続的に導入されている。
したがって、前述の仏国特許出願公開第2,888,975号明細書とは対照的に、機密領域のごく近い周囲、すなわち、機密情報の伝達に使用される可能性が高い領域のみを保護することを目的とする。この目的のため、非常に小さな径の小滴または脆弱領域を機密領域の周囲に形成する。これらの小滴は、基板に配置または内蔵された電気回路によって互いに接続されている。また、小滴は非常に小さく、攻撃者が予測できないように配置されているため、機密領域の近傍における如何なる機械的または化学的な侵入によっても、1もしくは複数の小滴または後者を接続する回路が必然的に破壊されることになる。
上記脆弱領域は、上記機密領域の近傍に配置された導電性樹脂の小滴の形態で具現化されていると都合が良い。
本発明の一実施形態によれば、上記検出回路の脆弱領域は、集積回路の基板中または基板上で不規則に分布している。
別の実施形態として、上記検出回路の脆弱領域は、導電性散在パターンとして特に格子状の形態で、基板上に分布している。そして、上記機密領域に近接する当該散在パターンの複数の接合点は、導電性フィードスルーによって基板表面まで持ち上げられるとともに脆弱領域を備えている。
上記検出回路は、導電性の液体による化学的攻撃によって上記機密領域の近傍において閉状態となり、その結果として当該化学的攻撃が検出されるように、機密領域の近傍において電気的に開放された回路の形態で具現化されていると都合が良い。
本発明は、以下の詳細な説明および図面を参照すれば理解がより深まるであろう。
検出回路9は、基板3の内層に埋め込まれているのが好ましく、この場合は、アクセス不可能と見なされる。そして、この回路は、導電性フィードスルー(図示せず)を介して基板3の表面まで「上に延び」ている。このように、1つの小滴によって2つのフィードスルーと小滴群とが接続されていることにより、検出回路は閉じた状態となる。機密領域への侵入の検出効果を十分に確保するため、小滴10および連結パッド6、ならびにそれぞれの相互接続配線は、製造コストへの要求を考慮して、可能な限りサイズを抑える必要があることは言うまでもない。
なお、チップ1を基板3上に接着するのに使用する製品は一般に、注射器によって小滴状またはパターン状に基板表面に堆積される。このような製品としては、たとえば「ablestik ablebond (登録商標) epoxy 8290」という商標名で知られている導電性樹脂が挙げられる。小滴を堆積させるこの方法および工具は、導電性樹脂の小滴10を基板3上に堆積させる場合にも使用可能である。
この考え方では、チップまたはハウジングの基板上にある信号へのアクセスを試みる攻撃者が、まず第一に不活性層(通常は成形用樹脂)を化学的および/または機械的に除去する必要があるという保護原理が期待される。この不活性層を除去する動作によって、少なくとも1つの脆弱要素が破壊され、攻撃の検出動作が起動することになる。
このように、ハウジングに対する化学的攻撃は、ハウジングの溶解と同時またはそれ以前に脆弱要素を破壊または劣化させることになる。この結果、検出回路が反応して攻撃が検出される。
また、脆弱要素の位置および/または散在は、個別に規定されるべきセキュリティの水準および最適な技術的選択に応じて、大きく異なっていてもよい。
たとえば、各脆弱要素10は、近接して機密領域を保護するため、当該領域の近くに配置されていてもよい。ワイヤ相互接続を利用する場合は、チップに接続するワイヤの基板への連結点である連結パッドを保護する必要がある。したがって、脆弱要素は、これら連結パッドに可能な限り近づけて堆積される。脆弱要素は、連結パッドに接触させるのが理想的である。こうすれば、攻撃を試みる者は、検出されることなく連結パッドにアクセスして攻撃を仕掛けることが非常に難しくなる。
発明の効果:
本発明により得られた集積回路の保護方法および集積回路は、設定した目的を満足する。提案した解決手段では、機密領域の近傍に脆弱要素を使用しているため、集積回路で利用している技術に関わらず、集積回路に対する実質的にすべての侵入攻撃に対抗可能である。
さらに、たとえば脆弱要素がエポキシ樹脂製である場合等は、樹脂堆積用の工具が既存であり十分使いこなすことができるため、別の機能に使用する場合、すなわち検出回路を形成し、侵入に対して閉じた状態となるように導電性小滴を堆積させる場合であっても、ほとんどコストが掛からずに高い生産収率が得られるものと考えられる。
発明の用途:
本発明の複数の利点を考慮すると、上述の解決手段は、たとえばボイスオーバーIP電話、ネットワーク上での機密データの送信(認証、VPN技術)、安全な認証トークン(「セキュアUSBキー」)、セキュリティ専用コンポーネント、暗号演算用コンポーネント等の応用向け機密コンポーネント等、広範な用途を対象とした集積回路に適用可能である。
Claims (8)
- 集積回路(8)を有する基板(3)上に配置されて当該集積回路の一部をなす連結パッド(6)に接続された入出力スタッド(2)を備え、ハウジングにより前記基板とともに保護された状態で前記基板に取り付けられた電子チップ(1)と、
前記ハウジングの内部への機械的および/もしくは化学的侵入ならびに/または当該集積回路の前記連結パッド(6)へアクセスしようとする試みを検出可能な少なくとも1つの侵入検出手段(9、10)と、を備えた電子集積回路であって、
前記侵入検出手段(9、10)が、当該集積回路とは別に存在して前記基板(3)に内蔵された検出回路(9)と、前記基板(3)上に載置された導電性樹脂の小滴(10)とを備えており、当該集積回路の複数の前記連結パッド(6)のうちの1つの領域へアクセスしようとする如何なる試みによっても当該検出回路(9)の電気的閉/開状態が変化するように、前記小滴(10)は、前記連結パッド(6)のごく近傍に配置されていることを特徴とする電子集積回路。 - 前記検出回路が、脆弱領域(10)を備えており、この脆弱領域は、前記連結パッド(6)の近傍における如何なる物理的または化学的なアクセスによっても破壊されるとともに当該回路への侵入が検出されるように前記連結パッド(6)のごく近傍に配置されていることを特徴とする、請求項1に記載の電子集積回路。
- 前記導電性樹脂の小滴(10)が、およそ1000μmより小さなサイズを有し、50μm前後の間隔で保護対象の前記連結パッド(6)から離間されていることを特徴とする、請求項1に記載の電子集積回路。
- 前記検出回路(9)の前記脆弱領域(10)が、当該集積回路の前記基板(3)中で不規則に分布していることを特徴とする、請求項2に記載の電子集積回路。
- 前記基板(3)が、導電性散在パターン、特に格子状のパターンを有し、前記連結パッド(6)に近接する当該散在パターンの複数の接合点が、導電性フィードスルーによって前記基板の表面まで持ち上げられるとともに脆弱領域(10)を備えたことを特徴とする、請求項1〜3のいずれか1項に記載の電子集積回路。
- 別の前記侵入検出回路が、前記チップ(1)上に直接配置されており、前記チップの前記入出力スタッド(2)に接続されていることを特徴とする、請求項1〜5のいずれか1項に記載の電子集積回路。
- 前記検出回路が、導電性の液体による化学的攻撃によって前記連結パッド(6)の近傍において閉状態となり、その結果として当該化学的攻撃が検出されるように、前記連結パッド(6)の近傍において電気的に開放された回路の形態で具現化されていることを特徴とする、請求項1〜6のいずれか1項に記載の電子集積回路。
- 前記検出回路が、導電性の液体による化学的攻撃によって前記連結パッド(6)の近傍において開状態となり、その結果として当該化学的攻撃が検出されるように、前記連結パッド(6)の近傍において電気的に閉じられた回路の形態で具現化されていることを特徴とする、請求項1〜6のいずれか1項に記載の電子集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0806563A FR2938953B1 (fr) | 2008-11-21 | 2008-11-21 | Dispositif de protection d'un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique. |
FR0806563 | 2008-11-21 | ||
PCT/FR2009/001307 WO2010058094A1 (fr) | 2008-11-21 | 2009-11-14 | Dispositif de protection d'un boitier de circuit intégré électronique contre les intrusions par voie physique ou chimique |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012509585A JP2012509585A (ja) | 2012-04-19 |
JP5933266B2 true JP5933266B2 (ja) | 2016-06-08 |
Family
ID=40752530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011536917A Expired - Fee Related JP5933266B2 (ja) | 2008-11-21 | 2009-11-14 | 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8581251B2 (ja) |
JP (1) | JP5933266B2 (ja) |
CN (1) | CN102257516B (ja) |
FR (1) | FR2938953B1 (ja) |
WO (1) | WO2010058094A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014034981A1 (ko) * | 2012-08-31 | 2014-03-06 | 주식회사 블루버드 | 모바일 단말기 |
CN102858082B (zh) * | 2012-09-26 | 2015-06-10 | 深圳市九思泰达技术有限公司 | 核心模块安全区防护结构 |
US10651135B2 (en) * | 2016-06-28 | 2020-05-12 | Marvell Asia Pte, Ltd. | Tamper detection for a chip package |
EP3340114B1 (fr) * | 2016-12-22 | 2020-09-30 | EM Microelectronic-Marin SA | Circuit rfid a deux frequences de communication muni d'une boucle d'inviolabilite |
US11454010B2 (en) | 2017-03-09 | 2022-09-27 | Charles James SPOFFORD | Appliance with shim compatible geometry |
CN107133535A (zh) * | 2017-04-13 | 2017-09-05 | 上海汇尔通信息技术有限公司 | 数据保护结构及移动终端设备 |
US11289443B2 (en) * | 2017-04-20 | 2022-03-29 | Palo Alto Research Center Incorporated | Microspring structure for hardware trusted platform module |
FR3084520B1 (fr) | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un circuit integre, et dispositif correspondant |
FR3084521B1 (fr) | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un module de circuit integre et dispositif correspondant |
FR3084492A1 (fr) | 2018-07-30 | 2020-01-31 | Stmicroelectronics (Rousset) Sas | Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant |
FR3099259B1 (fr) | 2019-07-24 | 2021-08-13 | St Microelectronics Rousset | Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant |
WO2022027535A1 (zh) * | 2020-08-07 | 2022-02-10 | 深圳市汇顶科技股份有限公司 | 安全芯片和电子设备 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4593384A (en) * | 1984-12-21 | 1986-06-03 | Ncr Corporation | Security device for the secure storage of sensitive data |
US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
US6708274B2 (en) | 1998-04-30 | 2004-03-16 | Intel Corporation | Cryptographically protected paging subsystem |
US5861662A (en) * | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
FR2801999A1 (fr) * | 1999-12-01 | 2001-06-08 | Gemplus Card Int | Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges |
GB2363233B (en) * | 2000-05-11 | 2004-03-31 | Ibm | Tamper resistant card enclosure with improved intrusion detection circuit |
DE10044837C1 (de) * | 2000-09-11 | 2001-09-13 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung |
US7490250B2 (en) * | 2001-10-26 | 2009-02-10 | Lenovo (Singapore) Pte Ltd. | Method and system for detecting a tamper event in a trusted computing environment |
US7266842B2 (en) | 2002-04-18 | 2007-09-04 | International Business Machines Corporation | Control function implementing selective transparent data authentication within an integrated system |
FR2864667B1 (fr) * | 2003-12-29 | 2006-02-24 | Commissariat Energie Atomique | Protection d'une puce de circuit integre contenant des donnees confidentielles |
GB2412996B (en) * | 2004-04-08 | 2008-11-12 | Gore & Ass | Tamper respondent covering |
FR2872610B1 (fr) * | 2004-07-02 | 2007-06-08 | Commissariat Energie Atomique | Dispositif de securisation de composants |
US7979721B2 (en) * | 2004-11-15 | 2011-07-12 | Microsoft Corporation | Enhanced packaging for PC security |
WO2007003228A1 (de) * | 2005-06-30 | 2007-01-11 | Siemens Aktiengesellschaft | Hardwareschutz für sensible elektronik-datenbaugruppen gegen externe manipulationen |
FR2888975B1 (fr) * | 2005-07-21 | 2007-09-07 | Atmel Corp | Procede de securisation pour la protection de donnees |
DE102005042790B4 (de) * | 2005-09-08 | 2010-11-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
EP2026470A1 (en) | 2007-08-17 | 2009-02-18 | Panasonic Corporation | Running cyclic redundancy check over coding segments |
JP5041980B2 (ja) * | 2007-11-16 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | データ処理回路及び通信携帯端末装置 |
-
2008
- 2008-11-21 FR FR0806563A patent/FR2938953B1/fr active Active
-
2009
- 2009-11-14 WO PCT/FR2009/001307 patent/WO2010058094A1/fr active Application Filing
- 2009-11-14 CN CN200980146866.0A patent/CN102257516B/zh active Active
- 2009-11-14 US US13/130,534 patent/US8581251B2/en active Active
- 2009-11-14 JP JP2011536917A patent/JP5933266B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110260162A1 (en) | 2011-10-27 |
CN102257516B (zh) | 2015-10-07 |
US8581251B2 (en) | 2013-11-12 |
FR2938953B1 (fr) | 2011-03-11 |
FR2938953A1 (fr) | 2010-05-28 |
WO2010058094A1 (fr) | 2010-05-27 |
CN102257516A (zh) | 2011-11-23 |
JP2012509585A (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5933266B2 (ja) | 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 | |
JP5647681B2 (ja) | 多層のセキュリティ保護された構造体 | |
US7054162B2 (en) | Security module system, apparatus and process | |
US5861662A (en) | Anti-tamper bond wire shield for an integrated circuit | |
TW202312358A (zh) | 用於接合結構的保護性半導體元件 | |
EP0860881B1 (en) | Anti-tamper integrated circuit | |
US5406630A (en) | Tamperproof arrangement for an integrated circuit device | |
US7812428B2 (en) | Secure connector grid array package | |
US10181430B2 (en) | Tamper resistant electronic hardware assembly with a non-functional die used as a protective layer | |
JPH11504164A (ja) | チップカバー | |
US11894315B2 (en) | Electronic system in package comprising protected side faces | |
JP2023533547A (ja) | 悪意のある攻撃に対する保護を有する集積回路デバイス | |
JP4836995B2 (ja) | 集積回路モジュール | |
JP4181068B2 (ja) | 集積回路モジュール | |
US7436072B2 (en) | Protected chip stack | |
MXPA98001451A (en) | Circuit integrated to proof of violation | |
MXPA98001450A (en) | Link wire protector against forces for an integr circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150114 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150205 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5933266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |