JPH10294325A - 集積回路用いじり回し防止ボンドワイヤ - Google Patents

集積回路用いじり回し防止ボンドワイヤ

Info

Publication number
JPH10294325A
JPH10294325A JP10082375A JP8237598A JPH10294325A JP H10294325 A JPH10294325 A JP H10294325A JP 10082375 A JP10082375 A JP 10082375A JP 8237598 A JP8237598 A JP 8237598A JP H10294325 A JPH10294325 A JP H10294325A
Authority
JP
Japan
Prior art keywords
processor
terminus
wire
bond
conductive epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10082375A
Other languages
English (en)
Inventor
Brant Candelore
ブラント・キャンデロア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JPH10294325A publication Critical patent/JPH10294325A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】海賊によるICチップのプロービングを妨げまた
は邪魔する装置を与える。 【解決手段】集積回路(IC)用のいじり回し防止シールド
は，ICのエポキシ封止層のような保護層を通過するボン
ドワイヤを有する。該ボンドワイヤは，保護プロセッサ
のようなICの能動コンポーネントを機能させる定常状態
電流のような信号を運ぶ。当該ボンドワイヤは封止層の
内部及び／または付近に保持され，その結果ICのデキャ
プシュレーションが導電部材の破れを生じさせ，それに
よってプロセッサが非機能状態になる。当該ボンドワイ
ヤは，内部または外部ボンドパッドの使用，リードフレ
ームコンタクトの使用を含むさまざまな構成でプロセッ
サへ，及び／またはICが保持されるコンピュータボード
へ直接的に接続され得る。金属シールド層は能動コンポ
ーネントと封止層のトップ部分との間に配置され，海賊
が能動コンポーネント領域を探知するべく電子マイクロ
スコープを使用することを妨げる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路の保護に関
し，特にICのリバースエンジニアリングを妨げる方法に
関する。本願は，不許可ユーザーがテレビ放送を受信で
きないようにケーブル及び衛星テレビデコーダ内で使用
される安全ICを保護する際に特に有用である。本願は同
時に，電子貯金の送信手続き用のスマートカード，ター
ミナル，アクセス制御，電子ゲーム等を含むその他の応
用において使用される安全ICを保護する際に有用であ
る。
【０００２】
【従来の技術】ペイテレビジョン市場の人気が持続する
ことによって，“海賊”と呼ばれる不許可の人々にとっ
て，必要な契約料を支払わずにテレビ番組を受信できる
ようにセットトップボックス（例えば，デコーダ）のア
クセス制御を修正するようなすさまじい金銭的モチベー
ションが存在する。修正されたデコーダはさまざまな市
場を通じて不謹慎な個人によって購入され，テレビ信号
を不法に受信しかつ視聴するのに使用される。
【０００３】修正デコーダを製造するために，海賊は，
通常は許可された製造者にのみ知られる純粋なデコーダ
からある情報を引き出さなければならない。典型的に，
該デコーダは，スクランブルされたテレビ信号または他
の番組サービス信号（例えば，オーディオまたはデー
タ）をデスクランブルする際に使用される暗号キーのよ
うな情報を含む安全（例えば，暗号）プロセッサを有す
る。該安全プロセッサはアクセス制御機能として働くた
め，そこに海賊の注意が集中する。したがって，海賊
は，安全プロセッサから情報を得ようとしてさまざまな
テクニックを使う。
【０００４】ひとつの通常の攻撃テクニックは“プロー
ビング”として知られている。安全プロセッサは，半導
体材料のモノリシックブロック内部で相互接続されたト
ランジスタ，抵抗，容量，及びダイオードを含む能動及
び受動素子のアンサンブルによって，モノリシックデバ
イスとして組み立てられた集積回路を有する。プロービ
ングの間，超大規模集積回路(VLSI)のようなICは，ダイ
（例えば，ICまたは“チップ”）がデキャプシュレーシ
ョン(decapsulation)により露出されるところの侵入攻
撃を受けやすい。デキャプシュレーション中に，ダイを
包囲し封止する化合物材料が規則的に除去される。その
後，電流及びその他のパラメータを測定するプローブが
使用され，チップの能動コンポーネント内の電気信号が
モニターされる。ここで使用される“いじり回し(tampe
ring)”の語は，プロービング及びデキャプシュレーシ
ョンの両方を意味するものである。
【０００５】海賊は以下のデキャプシュレーション工程
を実行して，プロービング用にチップを準備してもよ
い。最初に，チップはICパッケージ内部のダイとともに
デコーダボードから除去される。概して，この場合チッ
プは大きいボード上にマウントされている。該デコーダ
ボードはパーソナルコンピュータ(PC)内で使用されるよ
うなコンピュータボードであってもよい。もし当該チッ
プが，自己崩壊特性を回避するためにバッテリー等から
直流電流を要求するなら，ボードから除去する前にチッ
プの外側の正電圧ピン（例えば，Vbatt）及び負電圧ピ
ン（例えば，Vss）へバッテリー配線が鑞付けされる。
その後，当該チップはバッテリー配線が着いたままボー
ドから除去される。もし，バッテリーパワーが遮断され
ると，当該チップはメモリ内に保存された決定的な情報
を消去して自己崩壊し得る。海賊はバッテリーに接続さ
れたボード上のトレースの抵抗測定をしながら適正なバ
ッテリーピンを識別し，主電圧（例えば，Vcc）をオフ
した状態でトレースの電圧を読んで確かめる。
【０００６】二番目に，ICパッケージの封止化合物内部
のダイの位置はICパッケージのX線写真によって決定さ
れる。三番目に，ダイを破壊せずにダイの表面上の封止
化合物をできるだけ多く除去するためにグラインダー機
械が使用される。四番目に，化学エッチングまたはプラ
ズマエッチングが実行され，プローブされるべきダイの
領域に残った最後の封止化合物が除去される。化学エッ
チングは封止化合物に対して非常に良く作用するため，
グラインダー工程はしばしば省略される。
【０００７】アプリケーション・スペシフィック・IC(A
SIC)を含む現在のチップデザインにおいて，概して海賊
は上記４つの工程を実行する際大きな障害には出くわさ
ない。バッテリー配線が着いたままでチップをボードか
ら除去するのは，通常最もデリケートな作業であると考
えられている。不活性なグラシベーションコーティング
によって保護されている未破壊ダイは，バッテリーパワ
ーの短絡回路または開回路が作成されない限り，海賊に
よって露出されてしまう。さらにまた，ボンドワイヤへ
のダメージも容易に避けられる。以下に詳細に説明され
るように，ボンドワイヤは保護封止パッケージ内でチッ
プのボンドパッドをパッケージパッドに結合し，デバイ
スの周辺に配置される。デキャプシュレーション処理に
よって，決定的なボンドパッドが配置されるところの，
すなわちバッテリーパワーが能動素子に入力されるとこ
ろの領域においてダイの露出を防止できる。
【０００８】プロービングを妨げるひとつのアプローチ
が，Gilbergらによって通常譲渡された米国特許第4,93
3,898号，1990年6月12日発行の題名"Secure Integrated
Circuit Chip With Conductive Shield"に記載されて
いる。ここでGilbergらは，ICの保護領域を覆うための
ひとつまたはそれ以上の導電層を使用することを開示す
る。当該導電層は保護領域の検査を妨げ，パワー信号を
ICへ運ぶ。海賊によって層のひとつが除去されると，保
護領域の素子のパワーが損失される。しかし，このアプ
ローチの実行はいくらか複雑である。
【０００９】
【発明が解決しようとする課題】したがって，海賊によ
るICチップのプロービングを妨げまたは邪魔する装置を
与えることが所望される。特に，ボンドワイヤが破られ
たときICの機能停止をもたらすよう，標準のボンドワイ
ヤを使用するバリヤーをデキャプシュレーションに対し
て与えることが所望される。該バリヤーは既存のチップ
設計と互換性があり，実行が廉価である。本発明は上記
及び他の利点を有する装置を与える。
【００１０】
【課題を解決するための手段】本発明にしたがって，集
積回路用のいじり回し防止シールドが与えられる。該シ
ールドは，メモリ，CPU，及び他のマイクロ電子素子を
含む安全プロセッサのような能動コンポーネントを保持
するための基板を含むICに使用するように適用される。
該ICはプロセッサを保護するためのエポキシ封止層のよ
うな保護層を有する。
【００１１】いじり回し防止シールドは，プロセッサを
機能させる信号を運ぶためのボンドワイヤのような導電
部材から成る。この信号は，正及び負端子を通じてバッ
テリーによって供給される定常状態電流を含む。該ワイ
ヤは少なくとも部分的にICの保護層内に保持され，その
結果保護層を除去するとワイヤが破れ，それによって開
回路が生じる。
【００１２】該ワイヤはさまざまな構成でプロセッサへ
接続され得る。例えば，該ワイヤはプロセッサに対して
外部にある第１ターミナスとプロセッサに対して内部に
ある第２ターミナスとの間に接続されてもよい。さら
に，導電部材は，プロセッサのマイクロ電子回路に対し
て外部及び／または内部にある点の間に伸長してもよ
い。該ターミナスは例えばプロセッサ内部のボンドパッ
ド，またはプロセッサ外部のボンドパッド若しくはリー
ドフレームコンタクトでもよい。
【００１３】変形的に，ワイヤまたは他の導電部材は，
両方ともプロセッサの外部にある第１及び第２ターミナ
スの間に接続されてもよい。付加的に，当該ワイヤはマ
イクロ電子回路の表面を横切ってもよく，及び／または
マイクロ電子回路及び／またはプロセッサから離れた領
域に伸長してもよい。
【００１４】導電部材は，両者ともプロセッサの内部に
ある第１及び第２ターミナスの間に接続されてもよい。
【００１５】他の構成において，導電部材は，導電エポ
キシ，及び／またはエッチング液に対して所望の耐食性
を有するように形成された物質から成ることもできる。
当該導電エポキシは，トレースとしてマイクロ電子回路
に対してプリントされる。この場合も，ICの保護層を除
去するために海賊がエッチング液を使用すると，導電エ
ポキシが破壊され，それによってプロセッサを機能させ
る信号が消滅する。
【００１６】すべての構成において，たとえ海賊が導電
部材をそのままにしてダイをデキャプシュレートするこ
とに成功したとしても，空中に伸びた導電部材は克服の
困難な危険を与えるため，当該導電部材は機械的プロー
ブまたは電子マイクロスコープを有するプロービングに
対して物理的障害物となる。ダイをプローブしかつ導電
部材の破壊を避けるために，海賊はプローブを連続的に
持ち上げたまま異なる角度でアプローチできるように別
の位置に当該プローブを再構成しなければならない。実
際，導電部材はプローブ配置をさらに困難にするようグ
リッドパターンで形成されてもよい。
【００１７】さらにまた，海賊が例えばそこに含まれる
プロセッサまたはマイクロ電子回路を見渡す（すなわ
ち，マッピングする）のに電子マイクロスコープを使用
するのを妨げるべく，該プロセッサと封止層のトップ部
分との間に金属シールド層が配置されてもよい。いじり
回し防止ボンドワイヤシールドとともに金属シールドを
使用すると，海賊にとって更なる障害物となり，それに
よって海賊の仕事が時間の浪費となり高くつく。
【００１８】当該ICはスマートカード内に保持されても
よい。さらに，該スマートカードの本体部分が封止層を
与えてもよい。
【００１９】付加的に，マイクロ電子素子のプロービン
グを妨げるべく，電気信号を運ばないワイヤが少なくと
も部分的にマイクロ電子素子上に伸長してもよい。特
に，該ワイヤは，海賊がプローブの先端をマイクロ電子
素子付近に配置しかつ移動するのを困難にするよう，グ
リッドパターンを形成してもよい。
【００２０】
【発明の実施の形態】テレビデコーダ内で使用される安
全プロセッサのような能動コンポーネントがいじり回さ
れないように（例えば，リバースエンジニアリングされ
ないように），集積回路用のいじり回し防止(anti-tamp
er)装置が与えられる。
【００２１】図１は，デキャプシュレートされた集積回
路の単純化された図である。集積回路100はエポキシ封
止化合物領域110を含む。多くのパッケージピンPがリー
ドワイヤWを通じてそれぞれのボンドパッドBへ接続され
ている。ボンドパッドまたはダイパッドはダイ130の周
辺に備わっている多くの金属結合ピンのひとつであっ
て，特定の回路部分（例えば，入力／出力(I/O)ポー
ト）を対応する外部パッケージピンと接続するのに使用
される。該パッドのピッチは，隣接するI/Oボンドパッ
ドBの中間点の間の距離（例えば，ミクロン）である。
ダイは，例えば，マイクロ電子素子を含むシリコンマイ
クロチップから成る。パッケージピンP，ワイヤW及びボ
ンドパッドBは，IC 100へ及びそこから電流を運び，普
通にダイ130を覆っているエポキシ化合物が上記したデ
キャプシュレーティング工程を使って除去されたとき，
露出される。
【００２２】ワイヤ接合は，細いワイヤがダイI/Oパッ
ドとパッケージパッドとの間に接合されるところのダイ
パッケージング処理におけるひとつの工程である。例え
ば，ダイ130は能動コンポーネント150，152，154及び15
6を含む。特に，コンポーネント150は，暗号情報を含む
安全プロセッサであっても良い。こうしてダイコンポー
ネントは，暗号情報及び能動コンポーネントの他の動作
特性を突き止めるべく露出されかつプローブされる。
【００２３】図２は，本発明に従ういじり回し防止ワイ
ヤシールドを有する集積回路の断面図である。IC 200は
トップエポキシ層210及びボトムエポキシ層212を有す
る。ボンドワイヤ270などの導電部材がボンドパッド260
及び262を連結するように示されている。該導電部材は
円形断面を有する必要はないことに注意すべきである。
したがって，ここで使用されている“導電部材”及び
“ワイヤ”の語は円形断面を有する単一フィラメント部
材に限定されず，巻き上げられまたはよられた複数のフ
ィラメント構成，さまざまな断面を有する構成，矩形断
面を有する構成，メッシュ構成，単一のワイヤが２つ以
上の端子に接続される構成，若しくは仮想的にあらゆる
導電部材を包含する。特に，ワイヤは，以下に図４との
関連で詳細に説明するように，プローブがメッシュを通
過できないように，若しくはメッシュ内を単純に移動で
きないようにするのに十分な小さい間隔を有するグリッ
ドパターンを備えることもできる。実際，当該ワイヤが
プロセッサが機能するのに必要な電気信号を運ばないと
きでさえ，グリッド構成が使用されてもよい。ほんのグ
リッドの存在が，プロービングの妨害物として働く。
【００２４】さらに，導電部材270は，所望の導電率を
達成するよう銀などの導体材料をエポキシにドープして
形成した導電エポキシのような物質から成ることもでき
る。有利なことに，当該エポキシは当該ICの保護層とエ
ッチングに対する耐食性が類似するように選択され，及
び／または導電エポキシの耐食性は海賊が使用すると思
われる特定のエッチング液用に仕立てられる。該導電エ
ポキシはダイの表面に直接プリントされてもよい。
【００２５】グラシベーション層220もまた与えられ
る。グラシベーションとは，回路を保護するべく，完成
されたダイの全表面上に載置される不活性保護コーティ
ングを言う。グラシベーションはダイの表面を，化学及
び水分汚染，ハンドリングダメージ，及び自由粒子によ
って引き起こされるダイのショートの可能性から守る。
それはまた金属マイグレーション，及び他の金属デグラ
デーションを抑制する。
【００２６】シールド230は，図１のコンポーネント150
〜156のようなIC内部のさまざまなコンポーネントへ電
流を与える金属層である。もし当該シールドへのパワー
が遮られると，保護処理コンポーネントが自己崩壊し，
その結果安全プロセッサ内に保存されている暗号データ
が消去される。付加的に，シールド230は，海賊がラン
ダムアクセスメモリ(RAM)等の安全プロセッサの内部の
変化（例えば，電圧変化）を検出するために走査電子マ
イクロスコープを使用することを妨げ，またシールドに
被覆された部品間の区別をぼんやりとさせる。当該シー
ルドは封止層内に配置されてもよく，それは基板250内
のチップ上に配置されたひとつまたはそれ以上の保護層
を含む。パッシベーション層240は，例えば，さまざま
な拡散工程の間にダイの表面にわたって付着されるシリ
コン二酸化物から成る保護表面コートである。基板250
はICがその上で組み立てられまたは組み合わされるとこ
ろの物理的材料である。モノリシックICに対して，典型
的に，該基板はシリコンから成る。
【００２７】議論されたように，ASICのようなチップ
は，たとえダイがバッテリー付勢の自己崩壊特性を有す
る場合でも，海賊によりデキャプシュレートされること
で比較的簡単な手法でダイを露出させられる。本発明に
したがって，ボンドパッドとパッケージパッドを結合す
るのに使用されるタイプのボンドワイヤ270のような標
準的ボンドワイヤなどのひとつまたはそれ以上の導電部
材が，当該ダイを覆うように配置され，その結果いじり
回し防止シールドが形成される。特に，チップの組立中
に封止化合物は融解状態にあり，ダイの上に掛けられて
いるいじり回し防止ボンドワイヤの周辺及び下方へ流れ
る。化合物（例えば，層210）が固体化したとき，それ
は，ボンドワイヤを破壊し（例えば，破って）安全プロ
セッサの自己崩壊を開始させる危険性によって，海賊が
ワイヤ埋め込み層を除去するべくグラインド機械を使用
することをより困難にするような恐るべき障害物をもた
らす。
【００２８】例えば，バッテリー等からの直流電流によ
って付勢された暗号チップの場合には，もし導電部材が
破られれば，秘密データを維持するRAMへの電力がカッ
トされ，それによってデータの消去が引き起こされる。
もし導電部材がバッテリー付勢消去特性を有しないコン
ポーネント内で使用されれば，該導電部材は代わりにさ
まざまな制御信号を運んでもよい。しかし，秘密データ
の消去無しでそのような制御信号を運ぶ導電部材を破壊
できたとしても，海賊は時間浪費的で困難な必要な補修
を実行するまで，プロービングによる攻撃を妨げられ
る。
【００２９】さらに，たとえ海賊が導電部材を破壊する
ことなく層210を幾分注意深く除去できたとしても，導
電部材の下方のエポキシがエッチングされるときまで
に，当該導電部材は侵食されかつエッチング液の腐食性
によって破られる。導電部材内の金属はエポキシをエッ
チングするのに有用な化学的エッチング液と反応するよ
うに選択されているので，このようになる。したがっ
て，エッチング液に対し比較的低い耐食性を有するアル
ミニウムのような材料を選択することが所望される。金
のような他の金属はエッチング液に対し比較的高い耐食
性を有する。さらに，もし導電部材がバッテリーによっ
て付勢されれば，エッチング液はより活発に反応する。
概して，導電部材材料の選択は特定のエッチング液に対
する所望の耐食性を与えるべく調整される。導電エポキ
シがエポキシ封止層と同様のエッチング耐食性を有する
ように作られるとき，当該導電エポキシは特に有用であ
る。
【００３０】図３は，本発明に従ういじり回し防止ボン
ドワイヤシールドを有する集積回路の安全プロセッサの
平面図を略示したものである。該安全プロセッサ150は
例えば，RAM 300，中央演算処理装置(CPU)302，読みと
り専用メモリ(ROM)304及びデータ暗号化標準(DES)プロ
セッサ306を含む。しかし，本発明は，未暗号化の所有
情報を守るべく保護される非安全(non-secure)プロセッ
サに対しても同様に応用可能である。したがって，ここ
で使用される“プロセッサ”の語は，暗号化プロセッ
サ，非暗号化プロセッサ，及び仮想的にあらゆるタイプ
のマイクロ電子回路またはマイクロ電子コンポーネント
を含むことを意味する。
【００３１】図３は，ICのいじり回し防止シールド内で
のボンドワイヤのような導電部材のさまざまな可能な配
置を示している。図示されたすべてのボンドワイヤが必
要という訳ではなく，ボンドワイヤの特定の数及び配置
は変化し得ることが理解できよう。
【００３２】ひとつの構成例において，正電圧Vbattを
有する信号がボンドパッド310へ供給され，それはボン
ドパッド312，トレース314，及びボンドパッド316へ電
気的に接続されている。同様に，負電圧Vssがボンドパ
ッド318へ与えられ，それはボンドパッド320，トレース
322，及びボンドパッド324へ電気的に接続されている。
電圧Vbattは，途切れた時にプロセッサ150の自動消去
（例えば，自己崩壊）特性を引き出す電流を与えるのに
使用される。
【００３３】ボンドワイヤは，プロセッサ150の外部に
あるボンドパッドと，プロセッサ150の内部にある（例
えば，内部に配置された）ボンドパッドとの間に接続さ
れる。例えば，ボンドワイヤ313は外部ボンドパッド312
とRAM 300の領域内の内部ボンドパッド326との間に接続
されてもよい。パッド326はRAM300の外側にあるように
示されているが，図示されない例えばトレースを通じて
当該RAMへ電子信号を接続してもよい。
【００３４】同様に，CPU302の領域において，ボンドワ
イヤ319は，プロセッサ150の外部のボンドパッド320
と，プロセッサ150の内部のCPU302のボンドパッド328と
の間に接続される。ボンドワイヤ317はプロセッサ150の
外部にあるボンドパッド316とプロセッサ150の内部にあ
るCPUのボンドパッド332との間に接続されてもよい。RO
M304の領域において，ボンドワイヤ325は外部ボンドパ
ッド324とROM304の内部ボンドパッド336との間に接続さ
れてもよい。
【００３５】ボンドワイヤはまた両方ともプロセッサ15
0内部にあるボンドパッドの間に接続されてもよい。例
えば，ボンドワイヤ331は内部ボンドパッド330と338と
の間に接続される。
【００３６】さらにボンドワイヤはプロセッサ150の外
部にあるボンドパッド間に接続されてもよい。例えば，
ボンドワイヤ341は外部ボンドパッド340と342との間に
接続され，ボンドワイヤ345は外部ボンドパッド344と34
6との間に接続される。
【００３７】付加的に，ボンドワイヤは，リードフレー
ムコンタクトと，外部若しくは内部ボンドパッドまたは
他のリードフレームコンタクトとの間に接続され得る。
例えば，ボンドワイヤ351はリードフレームコンタクト3
50と外部ボンドパッド352との間に接続されてもよい。
ボンドワイヤ356はリードフレームコンタクト355と内部
ボンドパッド357との間に接続されてもよい。ボンドワ
イヤ361はリードフレームコンタクト360と他のリードフ
レームコンタクト362との間に接続されてもよい。破線
で示されるように，リードフレームコンタクト362は，
コンタクト360よりもプロセッサ150から遠くに配置され
たパッケージリードである。図３のリードフレームコン
タクト及びボンドパッドの配置は，必ずしも計る必要は
ない。ボンドワイヤ366はリードフレームコンタクト365
と外部ボンドパッド367との間に接続されてもよい。ボ
ンドワイヤ371はリードフレームコンタクト370と他のリ
ードフレームコンタクト372との間に接続されてもよ
い。
【００３８】さらにまた，ボンドワイヤは，ボンドパッ
ド若しくはプロセッサ150のリードフレームコンタクト
と該プロセッサ150が載置されるところのデコーダボー
ド（例えば，パーソナルコンピュータボード）とを直接
接続し，またはボンドワイヤがプロセッサ150によって
使用するための他の信号若しくは電流ループを運ぶこと
ができるようなあらゆる他の配置で接続される。この場
合，ボードまたは他の位置からチップパッケージを除去
するだけで，いじり回し防止ボンドワイヤが破損する。
【００３９】付加的に，ボンドワイヤは，当該ボンドワ
イヤがプロセッサ150の表面にわたって伸長するのでは
なく，例えばループとして（図示せず）該プロセッサの
表面から離れて伸長するように，外部パッド340と342と
の間に接続される。同様の構成がコンタクト370及び372
にも実行され，そこではボンドワイヤ371がプロセッサ1
50から離れて伸長する。したがって，ボンドワイヤは，
海賊が発見できないようなプロセッサ150から幾分離れ
た領域を通ることができる。
【００４０】安全プロセッサ150はスマートカード内に
埋め込まれたIC内に保持されてもよい。典型的に，当該
スマートカードはICを含むプラスチック製のクレジット
カードほどのサイズのものである。当該スマートカード
がリーダー内に挿入されると，コンポーネントがICとイ
ンターフェースすることができる。ICをカード内にパッ
ケージするさまざまな方法が存在する。例えば，ICがリ
ードフレームのコンタクトとワイヤ接合された後，エポ
キシがカードの射出成形の前にダイの周りにトランスフ
ァー成形される。他の方法として，コンタクト／ダイ組
立体をスマートカード本体に挿入する前に，同一のカー
ド本体内の穴にエポキシを適用する方法がある。いずれ
の場合でも，エポキシ封止化合物は導電部材の周りに流
される。
【００４１】さらにまた，スマートカード本体はICの封
止層の部分を形成する。さらに，ICのボンドワイヤはIC
が埋め込まれた領域から離れたスマートカード本体内を
通過し，その結果スマートカードをいじるとボンドワイ
ヤが破られる。
【００４２】スマートカード内でのいじり回し防止シー
ルドを与えるための導電エポキシの使用は，カードに対
してより薄いプロファイルをもたらすために特に有利で
ある。該導電エポキシはIC上を伸長する細いトレースと
してプリントされる。
【００４３】図４は本発明に従うプロービング防止ワイ
ヤグリッドシールドを有する集積回路の安全プロセッサ
の平面図である。ボンドワイヤは，プローブ先端がメッ
シュを通過し若しくはメッシュ内を容易に移動すること
を妨げるのに十分に小さい間隔を有するグリッドパター
ンで与えられる。実際にこの構成は，プロセッサが機能
するのに必要な電気信号をワイヤが運ばないときでさえ
使用され得る。ワイヤ（例えば，ダミーワイヤ）がグリ
ッド状に存在するだけで，プロービングの妨害物として
機能する。
【００４４】ワイヤグリッドシールドの実行例におい
て，プロセッサ450はメモリのようなマイクロ電子コン
ポーネント410を含む。ボンドワイヤ421，423，及び425
はボンドパッド420と430，422と432，及び424と434との
間にそれぞれ接続される。同様に，ボンドワイヤ451，4
53，及び454はボンドパッド448と460，452と462，及び4
54と464との間にそれぞれ接続される。当該ワイヤはグ
リッドパターン460を形成し，マイクロ電子コンポーネ
ント410を覆う。グリッド460の寸法は，海賊が使用する
プローブの先端の移動を困難にするように調節される。
【００４５】付加的に，グリッド460のワイヤはマイク
ロ電子回路410によって使用される作動信号を運んでも
よい。この場合，短絡回路を避けるべく互いに接触を避
けることは，いくつかのまたはすべてのワイヤに対して
好適である。もしそうならば，ワイヤは短絡回路を避け
ながらグリッドパターンを維持するのに必要なだけ互い
に遠ざけられる。
【００４６】ダミーワイヤがグリッドまたは他のパター
ンで使用される時，エポキシまたは他のICの保護層をエ
ッチングする際に海賊によって使用される化学的エッチ
ング液に対する高い耐食性を有するワイヤ組成物を選択
することが所望される。上記したように，金のような金
属はエッチング液に対し比較的高い耐食性を有する。
【００４７】したがって，チップの不許可のデキャプシ
ュレーションを防止するべくいじり回し防止シールド内
でボンドワイヤを使用するための多くの可能な構成が存
在することがわかる。本発明のいじり回し防止シールド
に関し，デキャプシュレーション用にグラインダー機械
を使用する海賊は，そこに大量の封止化合物若しくはボ
ンドワイヤを破る危険性を残さなければならない。実
際，ボンドワイヤは，ほとんどのエポキシがワイヤの破
れを避けるために除去されないまま残るように配列され
る。もしワイヤが破られると，チップの自己崩壊シーケ
ンスが開始され，または必要な制御信号経路が切断さ
れ，それによって海賊には時間を浪費する困難な補修作
業が要求される。
【００４８】さらに，たとえワイヤが自己崩壊シーケン
スを開始せずまたは必要な制御信号を運ぶとしても，ワ
イヤが存在するだけでX線機械によってチップをマッピ
ングする作業の邪魔となる。したがって，海賊がワイヤ
を破ったことでプロセッサが機能しなくなったのか否か
がわからないように，特にグリッドパターンで，いじり
回し防止シールド内に“ダミー”ボンドワイヤを与える
ことで妨害物がもたらされる。いずれの場合にも，海賊
の仕事はもし不可能でなければ非常に困難となり，時間
浪費的で高くつく。
【００４９】発明はさまざまな特定の実施例との関連で
説明されてきたが，特許請求の範囲に記載された発明の
思想及び態様から離れることなくさまざまな付加及び修
正が可能であることは当業者の知るところである。例え
ば，本発明は，エポキシ封止層を有するチップに使用す
る点に限定されず，仮想的にあらゆるタイプの保護層を
有する若しくは保護層無しのチップに使用するべく適用
されてもよい。例えば，本発明は紫外線に晒されたとき
消去される電気的プログラム可能ROM(EPROM)に使用する
こともできる。典型的に，EPROMは空気ギャップ及び透
明窓によって保護されている。この場合，導電部材は単
純に該空気ギャップ内に保持され，エポキシ層がなくと
も海賊にとっては障害物となる。
【図面の簡単な説明】
【図１】図１は，デキャプシュレートされた集積回路を
示す単純化された図である。
【図２】図２は，本発明に従ういじり回し防止ボンドワ
イヤシールドを有する集積回路の断面図を示す。
【図３】図３は，本発明に従ういじり回し防止ボンドワ
イヤシールドを有する集積回路の安全プロセッサの平面
図である。
【図４】図４は，本発明に従うプロービング防止ワイヤ
グリッドシールドを有する集積回路の安全プロセッサの
平面図である。
【符号の説明】
150 安全プロセッサ 300 RAM 302 CPU 304 ROM 306 DESプロセッサ 312，326 ボンドパッド 313 ボンドワイヤ 314 トレース 350 リードフレームコンタクト
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598045380 101 Ｔｏｕｒｎａｍｅｎｔ Ｄｒｉｖｅ Ｈｏｒｓｈａｍ，Ｐｅｎｎｓｙｌｖａｎ ｉａ，Ｔｈｅ Ｕｎｉｔｅｄ Ｓｔａｔｅ ｓ ｏｆ Ａｍｅｒｉｃａ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】集積回路(IC)の能動コンポーネントをプロ
    ービングから保護するためのいじり回し防止装置であっ
    て，前記能動コンポーネントを機能させるための信号を
    運ぶよう取り付けられたワイヤから成り，前記ワイヤ
    は，前記能動コンポーネントが機能している時にそれへ
    のアクセスを妨害するよう，少なくとも部分的に前記能
    動コンポーネント上にわたって伸長する，ところの装
    置。
  2. 【請求項２】請求項１に記載の装置であって，前記ワイ
    ヤは第１ターミナスと第２ターミナスとの間に伸長し，
    前記第１ターミナスは前記プロセッサの外部にあり，前
    記第２ターミナスは前記プロセッサの内部にある，とこ
    ろの装置。
  3. 【請求項３】請求項１に記載の装置であって，前記ワイ
    ヤは第１ターミナスと第２ターミナスとの間に伸長し，
    前記第１及び第２ターミナスは両方とも前記プロセッサ
    の外部にある，ところの装置。
  4. 【請求項４】請求項１に記載の装置であって，前記ワイ
    ヤは第１ターミナスと第２ターミナスとの間に伸長し，
    前記第１及び第２ターミナスは両方とも前記プロセッサ
    の内部にある，ところの装置。
  5. 【請求項５】請求項１から４のいずれかに記載の装置で
    あって，前記ワイヤがグリッドパターンを形成する，と
    ころの装置。
  6. 【請求項６】請求項１から５のいずれかに記載の装置で
    あって，前記ワイヤは少なくとも部分的に前記ICの保護
    層内に保持され，その結果前記ワイヤは前記保護層が除
    去される時に破れるように取り付けられている，ところ
    の装置。
  7. 【請求項７】請求項１から６のいずれかに記載の装置で
    あって，さらに前記能動回路の少なくとも一部分をシー
    ルドする金属シールド層，を含む装置。
  8. 【請求項８】請求項１から７のいずれかに記載の装置で
    あって，さらに前記ICはスマートカード内に埋め込ま
    れ，前記ワイヤは，前記ICが前記スマートカードから除
    去されるときに破れるように取り付けられている，とこ
    ろの装置。
  9. 【請求項９】集積回路(IC)の能動コンポーネントをプロ
    ービングから保護するためのいじり回し防止装置であっ
    て，前記能動コンポーネントを機能させる信号を運ぶよ
    う取り付けられた導電エポキシ部材から成り，前記導電
    エポキシ部材は，前記能動コンポーネントが機能してい
    る時にそれへのアクセスを妨害するよう，少なくとも部
    分的に前記能動コンポーネント上にわたって伸長する，
    ところの装置。
  10. 【請求項１０】請求項９に記載の装置であって，前記導
    電エポキシ部材は，少なくとも部分的に前記能動コンポ
    ーネント上にプリントされる，ところの装置。
  11. 【請求項１１】請求項９または１０に記載の装置であっ
    て，前記ICはスマートカード内に埋め込まれ，前記導電
    エポキシ部材は，前記ICが前記スマートカードから除去
    される際に破れるように取り付けられている，ところの
    装置。
  12. 【請求項１２】請求項９から１１のいずれかに記載の装
    置であって，前記導電エポキシ部材は第１ターミナスと
    第２ターミナスとの間に伸長し，前記第１ターミナスは
    前記プロセッサの外部にあり，前記第２ターミナスは前
    記プロセッサの内部にある，ところの装置。
  13. 【請求項１３】請求項９から１１のいずれかに記載の装
    置であって，前記導電エポキシ部材は第１ターミナスと
    第２ターミナスとの間に伸長し，前記第１及び第２ター
    ミナスは両方とも前記プロセッサの外部にある，ところ
    の装置。
  14. 【請求項１４】請求項９から１１のいずれかに記載の装
    置であって，前記導電エポキシ部材は第１ターミナスと
    第２ターミナスとの間に伸長し，前記第１及び第２ター
    ミナスは両方とも前記プロセッサの内部にある，ところ
    の装置。
  15. 【請求項１５】請求項９から１４のいずれかに記載の装
    置であって，前記導電エポキシ部材は少なくとも部分的
    に前記ICの保護層内に保持され，その結果前記導電エポ
    キシ部材は前記保護層が除去される際に破れるように取
    り付けられている，ところの装置。
  16. 【請求項１６】請求項９から１５のいずれかに記載の装
    置であって，さらに前記能動回路の少なくとも一部分を
    シールドする金属シールド層，を含む装置。
  17. 【請求項１７】集積回路(IC)の能動コンポーネントをプ
    ロービングから保護するためのいじり回し防止装置であ
    って，前記能動コンポーネントへのアクセスを妨害する
    べく前記能動コンポーネント上にわたって少なくとも部
    分的に伸長するワイヤ構造物，から成る装置。
  18. 【請求項１８】請求項１７に記載の装置であって，前記
    ワイヤ構造物はグリッドパターンを形成する，ところの
    装置。
JP10082375A 1997-02-24 1998-02-24 集積回路用いじり回し防止ボンドワイヤ Pending JPH10294325A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US804792 1997-02-24
US08/804,792 US5861662A (en) 1997-02-24 1997-02-24 Anti-tamper bond wire shield for an integrated circuit

Publications (1)

Publication Number Publication Date
JPH10294325A true JPH10294325A (ja) 1998-11-04

Family

ID=25189846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10082375A Pending JPH10294325A (ja) 1997-02-24 1998-02-24 集積回路用いじり回し防止ボンドワイヤ

Country Status (7)

Country Link
US (1) US5861662A (ja)
EP (1) EP0860882A3 (ja)
JP (1) JPH10294325A (ja)
KR (1) KR19980071653A (ja)
CN (1) CN1200570A (ja)
CA (1) CA2230065C (ja)
TW (1) TW388942B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535022A (ja) * 2003-12-29 2007-11-29 コミツサリア タ レネルジー アトミーク 機密データを含む集積回路チップの保護
JP2008219058A (ja) * 2008-06-18 2008-09-18 Seiko Instruments Inc 集積回路モジュール
JP2009540410A (ja) * 2006-06-08 2009-11-19 トムソン ライセンシング セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法
KR101083445B1 (ko) 2007-12-06 2011-11-14 브로드콤 코포레이션 임베디드 패키지 보안 템퍼 메쉬
JP2012509585A (ja) * 2008-11-21 2012-04-19 イノバ カード 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置
US8561186B2 (en) 2010-11-05 2013-10-15 Samsung Electronics Co., Ltd. Detection circuit, detection method thereof, and memory system including the detection circuit

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880523A (en) * 1997-02-24 1999-03-09 General Instrument Corporation Anti-tamper integrated circuit
TW399319B (en) * 1997-03-19 2000-07-21 Hitachi Ltd Semiconductor device
US6104280A (en) 1997-10-20 2000-08-15 Micron Technology, Inc. Method of manufacturing and testing an electronic device, and an electronic device
US6043745A (en) * 1997-11-13 2000-03-28 Micron Technology, Inc. Electronic devices and methods of forming electronic devices
US5920112A (en) * 1998-04-07 1999-07-06 Micro Networks Corporation Circuit including a corral for containing a protective coating, and method of making same
US6241907B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method and system for providing a package for decapsulating a chip-scale package
US6127194A (en) * 1998-12-09 2000-10-03 Advanced Micro Devices, Inc. Package removal for FBGA devices
WO2000048108A1 (en) 1999-02-12 2000-08-17 Mack Hicks System and method for providing certification-related and other services
DE19913326A1 (de) * 1999-03-24 2000-10-05 Giesecke & Devrient Gmbh Vorrichtung zur Prüfung der Echtheit eines tragbaren Datenträgers
EP1041482A1 (de) * 1999-03-26 2000-10-04 Siemens Aktiengesellschaft Manipulationssichere integrierte Schaltung
JP4470242B2 (ja) * 1999-04-23 2010-06-02 ソニー株式会社 半導体メモリカード
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6387206B1 (en) 1999-08-17 2002-05-14 Advanced Micro Devices, Inc. Method and system for plastic package decapsulation of electronic devices
US20020029200A1 (en) 1999-09-10 2002-03-07 Charles Dulin System and method for providing certificate validation and other services
ATE415670T1 (de) * 1999-09-24 2008-12-15 Identrust Inc System und methode zur bereitstellung von zahlungsdienstleistungen im e-commerce
FR2801999A1 (fr) * 1999-12-01 2001-06-08 Gemplus Card Int Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
JP2001185578A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP3557990B2 (ja) * 2000-03-09 2004-08-25 ソニーケミカル株式会社 情報記録タグ
US6376283B1 (en) * 2000-04-19 2002-04-23 Power Digital Card Co., Ltd. Mono-chip multimediacard fabrication method
GB0012478D0 (en) * 2000-05-24 2000-07-12 Ibm Intrusion detection mechanism for cryptographic cards
WO2002015037A1 (en) * 2000-08-14 2002-02-21 Gien Peter H System and method for facilitating signing by buyers in electronic commerce
US7072870B2 (en) * 2000-09-08 2006-07-04 Identrus, Llc System and method for providing authorization and other services
WO2002021408A1 (en) * 2000-09-08 2002-03-14 Tallent Guy S System and method for transparently providing certificate validation and other services within an electronic transaction
WO2002021477A1 (en) * 2000-09-08 2002-03-14 Cadmus Limited Apparatus and method for securing electronic information
DE10044837C1 (de) 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
US6982642B1 (en) 2000-11-20 2006-01-03 International Business Machines Corporation Security cloth design and assembly
US6923378B2 (en) * 2000-12-22 2005-08-02 Digimarc Id Systems Identification card
US20020199111A1 (en) * 2001-02-16 2002-12-26 Clark Dereck B. Methods and apparatus for preventing reverse-engineering of integrated circuits
DE10120520A1 (de) * 2001-04-26 2002-11-14 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
US7065656B2 (en) * 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
US7296299B2 (en) * 2001-07-03 2007-11-13 Hewlett-Packard Development Company, L.P. Tamper-evident and/or tamper-resistant electronic components
US7103180B1 (en) * 2001-10-25 2006-09-05 Hewlett-Packard Development Company, L.P. Method of implementing the data encryption standard with reduced computation
WO2003052680A1 (en) 2001-12-18 2003-06-26 Digimarc Id System, Llc Multiple image security features for identification documents and methods of making same
ATE552120T1 (de) * 2001-12-24 2012-04-15 L 1 Secure Credentialing Inc Verdeckte variableninformationen auf id- dokumenten und verfahren zu ihrer herstellung
US7728048B2 (en) 2002-12-20 2010-06-01 L-1 Secure Credentialing, Inc. Increasing thermal conductivity of host polymer used with laser engraving methods and compositions
US7694887B2 (en) * 2001-12-24 2010-04-13 L-1 Secure Credentialing, Inc. Optically variable personalized indicia for identification documents
EP1485867A4 (en) * 2001-12-24 2012-02-22 L 1 Secure Credentialing Inc CONTACT CHIP CARDS HAVING A DOCUMENT CORE AND CONTACTLESS CHIP CARDS COMPRISING A MULTILAYER STRUCTURE, A PET IDENTIFICATION DOCUMENT, AND METHODS OF PRODUCING THE SAME
AU2002364036A1 (en) 2001-12-24 2003-07-15 Digimarc Id Systems, Llc Laser etched security features for identification documents and methods of making same
CA2470600C (en) * 2001-12-24 2009-12-22 Digimarc Id Systems, Llc Systems, compositions, and methods for full color laser engraving of id documents
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
WO2003088144A2 (en) 2002-04-09 2003-10-23 Digimarc Id Systems, Llc Image processing techniques for printing identification cards and documents
US7824029B2 (en) * 2002-05-10 2010-11-02 L-1 Secure Credentialing, Inc. Identification card printer-assembler for over the counter card issuing
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
WO2004049242A2 (en) 2002-11-26 2004-06-10 Digimarc Id Systems Systems and methods for managing and detecting fraud in image databases used with identification documents
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
US7225991B2 (en) 2003-04-16 2007-06-05 Digimarc Corporation Three dimensional data storage
KR100528477B1 (ko) * 2003-07-22 2005-11-15 삼성전자주식회사 스마트카드의 해킹검지회로
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
US7343496B1 (en) 2004-08-13 2008-03-11 Zilog, Inc. Secure transaction microcontroller with secure boot loader
US7519763B2 (en) * 2004-10-21 2009-04-14 International Business Machines Corporation Apparatus, system, and method for deliberately preventing unauthorized access to data stored in a non-volatile memory device
US7705439B2 (en) * 2005-01-25 2010-04-27 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
FR2888975B1 (fr) * 2005-07-21 2007-09-07 Atmel Corp Procede de securisation pour la protection de donnees
US7640658B1 (en) * 2005-10-18 2010-01-05 Teledyne Technologies Incorporated Methods for forming an anti-tamper pattern
FR2892544B1 (fr) * 2005-10-25 2007-12-21 Gemplus Sa Detection de tentative d'effraction sur une puce a travers sa structure support
FR2893436B1 (fr) * 2005-11-15 2008-02-15 Oberthur Card Syst Sa Securisation entre des composants electroniques d'une entite electronique securisee portable
US7603153B2 (en) * 2005-12-12 2009-10-13 Sterling Investments Lc Multi-element probe array
US7626123B2 (en) * 2005-12-12 2009-12-01 Raytheon Sarcos, Llc Electrical microfilament to circuit interface
US7333699B2 (en) * 2005-12-12 2008-02-19 Raytheon Sarcos, Llc Ultra-high density connector
JP4349389B2 (ja) * 2006-07-28 2009-10-21 ソニー株式会社 データ記憶装置、および、通信装置
KR20090076994A (ko) * 2006-10-31 2009-07-13 솔리코어 인코포레이티드 인증카드
JP5684475B2 (ja) * 2006-10-31 2015-03-11 ソリコア インコーポレイテッドＳＯＬＩＣＯＲＥ，Ｉｎｃｏｒｐｏｒａｔｅｄ 電池式デバイス
US7784691B2 (en) * 2006-12-08 2010-08-31 Verifone Inc. Security functionality for magnetic card readers and point of sales devices
US7497378B2 (en) 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7967214B2 (en) * 2006-12-29 2011-06-28 Solicore, Inc. Card configured to receive separate battery
WO2008082617A2 (en) * 2006-12-29 2008-07-10 Solicore, Inc. Mailing apparatus for powered cards
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US7710286B1 (en) 2007-03-30 2010-05-04 Maxim Integrated Products, Inc. Intrusion detection using a conductive material
US7868441B2 (en) 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
KR100911379B1 (ko) 2007-06-14 2009-08-10 삼성전자주식회사 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법
US7843339B2 (en) 2007-08-27 2010-11-30 Verifone, Inc. Secure point of sale device employing capacitive sensors
US7615416B1 (en) 2007-08-31 2009-11-10 Maxim Integrated Products, Inc. Secure package with anti-tamper peripheral guard ring
US9747472B2 (en) * 2007-09-13 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Mesh grid protection
US7898090B1 (en) 2007-09-28 2011-03-01 Ixys Ch Gmbh General purpose ball grid array security cap
US7878397B2 (en) 2007-11-15 2011-02-01 Verifone, Inc. Enhanced security magnetic card reader especially useful in point of sale devices
US7812428B2 (en) * 2007-12-05 2010-10-12 Atmel Rousset S.A.S. Secure connector grid array package
US7772514B2 (en) * 2007-12-20 2010-08-10 Verifone, Inc. Capacitive user-interface switches
US7960845B2 (en) 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
CA2712242C (en) * 2008-01-18 2017-03-28 Identrust, Inc. Binding a digital certificate to multiple trust domains
US8595514B2 (en) 2008-01-22 2013-11-26 Verifone, Inc. Secure point of sale terminal
US9013336B2 (en) 2008-01-22 2015-04-21 Verifone, Inc. Secured keypad devices
US8552566B1 (en) 2008-05-30 2013-10-08 Maxim Integrated Products, Inc. Integrated circuit package having surface-mount blocking elements
US8006101B2 (en) * 2008-06-20 2011-08-23 General Instrument Corporation Radio transceiver or other encryption device having secure tamper-detection module
US20100026337A1 (en) * 2008-07-29 2010-02-04 International Business Machines Corporation Interdependent Microchip Functionality for Defeating Exploitation Attempts
US7902665B2 (en) * 2008-09-02 2011-03-08 Linear Technology Corporation Semiconductor device having a suspended isolating interconnect
US8432300B2 (en) * 2009-03-26 2013-04-30 Hypercom Corporation Keypad membrane security
US8358218B2 (en) 2010-03-02 2013-01-22 Verifone, Inc. Point of sale terminal having enhanced security
US8429420B1 (en) 2010-04-12 2013-04-23 Stephen Waller Melvin Time-based key management for encrypted information
US8275996B1 (en) 2010-04-12 2012-09-25 Stephen Waller Melvin Incremental encryption of stored information
US8330606B2 (en) 2010-04-12 2012-12-11 Verifone, Inc. Secure data entry device
US8812875B1 (en) 2010-04-12 2014-08-19 Stephen Melvin Virtual self-destruction of stored information
CN101834430A (zh) * 2010-05-31 2010-09-15 深圳市新国都技术股份有限公司 具有绑定线安全网的数据电路保护结构
US8405506B2 (en) 2010-08-02 2013-03-26 Verifone, Inc. Secure data entry device
FR2965648B1 (fr) * 2010-09-30 2013-05-17 Ingenico Sa Dispositif de protection, terminal de paiement electronique et tete de lecture magnetique correspondants.
US8593824B2 (en) 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US8621235B2 (en) 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
US9691066B2 (en) 2012-07-03 2017-06-27 Verifone, Inc. Location-based payment system and method
US8776260B2 (en) 2012-09-25 2014-07-08 Broadcom Corporation Mesh grid protection system
US9213869B2 (en) 2013-10-04 2015-12-15 Verifone, Inc. Magnetic stripe reading device
CN103500740B (zh) * 2013-10-10 2017-01-11 昆腾微电子股份有限公司 抗侵入式攻击的芯片及其制作方法和攻击检测的方法
US20160026275A1 (en) 2014-07-23 2016-01-28 Verifone, Inc. Data device including ofn functionality
US9595174B2 (en) 2015-04-21 2017-03-14 Verifone, Inc. Point of sale terminal having enhanced security
US10349517B2 (en) 2015-06-29 2019-07-09 Hewlett-Packard Development Company, L.P. Pad patterns
CN105224887B (zh) * 2015-10-30 2019-03-15 深圳国微技术有限公司 一种用于安全芯片的防篡改屏蔽层
US10651135B2 (en) 2016-06-28 2020-05-12 Marvell Asia Pte, Ltd. Tamper detection for a chip package
FR3079623B1 (fr) 2018-03-29 2022-04-08 St Microelectronics Grenoble 2 Capot pour dispositif electronique et procede de fabrication
US10544923B1 (en) 2018-11-06 2020-01-28 Verifone, Inc. Devices and methods for optical-based tamper detection using variable light characteristics
US10839109B2 (en) * 2018-11-14 2020-11-17 Massachusetts Institute Of Technology Integrated circuit (IC) portholes and related techniques
US11049822B1 (en) 2019-12-20 2021-06-29 Capital One Services, Llc Systems and methods for the use of fraud prevention fluid to prevent chip fraud
US10810475B1 (en) 2019-12-20 2020-10-20 Capital One Services, Llc Systems and methods for overmolding a card to prevent chip fraud
US10888940B1 (en) 2019-12-20 2021-01-12 Capital One Services, Llc Systems and methods for saw tooth milling to prevent chip fraud
US10977539B1 (en) 2019-12-20 2021-04-13 Capital One Services, Llc Systems and methods for use of capacitive member to prevent chip fraud
US10817768B1 (en) 2019-12-20 2020-10-27 Capital One Services, Llc Systems and methods for preventing chip fraud by inserts in chip pocket
KR20210089960A (ko) 2020-01-09 2021-07-19 삼성전자주식회사 침습성 공격을 검출하기 위한 장치 및 방법
US11715103B2 (en) 2020-08-12 2023-08-01 Capital One Services, Llc Systems and methods for chip-based identity verification and transaction authentication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293778A (en) * 1978-03-06 1981-10-06 Sandstone, Inc. Anti-theft screen construction
WO1984004614A1 (en) * 1983-05-13 1984-11-22 Ira Dennis Gale Data security device
US4926480A (en) * 1983-08-22 1990-05-15 David Chaum Card-computer moderated systems
GB8521363D0 (en) * 1985-08-28 1985-10-02 De La Rue Co Plc Security card
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US4914741A (en) * 1987-06-08 1990-04-03 Digital Equipment Corporation Tape automated bonding semiconductor package
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5083293A (en) * 1989-01-12 1992-01-21 General Instrument Corporation Prevention of alteration of data stored in secure integrated circuit chip memory
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
US5272754A (en) * 1991-03-28 1993-12-21 Secure Computing Corporation Secure computer interface
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5534857A (en) * 1991-11-12 1996-07-09 Security Domain Pty. Ltd. Method and system for secure, decentralized personalization of smart cards
US5585787A (en) * 1991-12-09 1996-12-17 Wallerstein; Robert S. Programmable credit card
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5422953A (en) * 1993-05-05 1995-06-06 Fischer; Addison M. Personal date/time notary device
US5657394A (en) * 1993-06-04 1997-08-12 Integrated Technology Corporation Integrated circuit probe card inspection system
US5668878A (en) * 1994-02-28 1997-09-16 Brands; Stefanus Alfonsus Secure cryptographic methods for electronic transfer of information
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
DE19512266C2 (de) * 1994-09-23 1998-11-19 Rainer Jacob Diebstahlschutzsystem für Fahrzeuge
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5651068A (en) * 1995-03-08 1997-07-22 Hewlett-Packard Company International cryptography framework
TW471144B (en) * 1995-03-28 2002-01-01 Intel Corp Method to prevent intrusions into electronic circuitry
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
WO1997004376A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Secure module with microprocessor and co-processor
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US5790670A (en) * 1996-07-18 1998-08-04 Citicorp Development Center, Inc. Apparatus and method for securing electronic circuitry
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535022A (ja) * 2003-12-29 2007-11-29 コミツサリア タ レネルジー アトミーク 機密データを含む集積回路チップの保護
JP4717011B2 (ja) * 2003-12-29 2011-07-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 機密データを含む集積回路チップの保護
US8110894B2 (en) 2003-12-29 2012-02-07 Commissariat A L'energie Atomique Protection for an integrated circuit chip containing confidential data
JP2009540410A (ja) * 2006-06-08 2009-11-19 トムソン ライセンシング セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法
KR101083445B1 (ko) 2007-12-06 2011-11-14 브로드콤 코포레이션 임베디드 패키지 보안 템퍼 메쉬
JP2008219058A (ja) * 2008-06-18 2008-09-18 Seiko Instruments Inc 集積回路モジュール
JP2012509585A (ja) * 2008-11-21 2012-04-19 イノバ カード 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置
US8561186B2 (en) 2010-11-05 2013-10-15 Samsung Electronics Co., Ltd. Detection circuit, detection method thereof, and memory system including the detection circuit

Also Published As

Publication number Publication date
CA2230065C (en) 2005-06-28
CA2230065A1 (en) 1998-08-24
TW388942B (en) 2000-05-01
EP0860882A2 (en) 1998-08-26
CN1200570A (zh) 1998-12-02
KR19980071653A (ko) 1998-10-26
EP0860882A3 (en) 1999-08-18
US5861662A (en) 1999-01-19

Similar Documents

Publication Publication Date Title
CA2230065C (en) Anti-tamper bond wire shield for an integrated circuit
US5880523A (en) Anti-tamper integrated circuit
JP5933266B2 (ja) 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置
US8455990B2 (en) Systems and methods of tamper proof packaging of a semiconductor device
CN101393907B (zh) 用于电路板的保护
US7923830B2 (en) Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US5998858A (en) Microcircuit with memory that is protected by both hardware and software
KR100486994B1 (ko) 집적회로다이를노출하는열림구를가지는집적회로장치및관련된방법
US8198142B1 (en) General purpose ball grid array security cap
EP0510433A2 (en) Secure circuit structure
JP2010524253A (ja) Ｂｇａメッシュ・キャップを有するパッケージ・オン・パッケージ・セキュア・モジュール
MXPA98001450A (en) Link wire protector against forces for an integr circuit
US6137173A (en) Preventing backside analysis of an integrated circuit
JP2000076140A (ja) 半導体集積回路
JP3315768B2 (ja) 半導体装置
JP4836995B2 (ja) 集積回路モジュール
JP4181068B2 (ja) 集積回路モジュール
JP2003108949A (ja) 認証システム及び半導体装置
JPH1126615A (ja) 半導体装置及びその製造方法
JP2023533547A (ja) 悪意のある攻撃に対する保護を有する集積回路デバイス
MXPA98001451A (en) Circuit integrated to proof of violation
JP2004127179A (ja) 半導体チップ及びその製造方法
JP2972473B2 (ja) 半導体装置
JPH10255013A (ja) 情報記録カード
JPH05136295A (ja) 半導体集積回路装置