JP3315768B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3315768B2 JP3315768B2 JP18964593A JP18964593A JP3315768B2 JP 3315768 B2 JP3315768 B2 JP 3315768B2 JP 18964593 A JP18964593 A JP 18964593A JP 18964593 A JP18964593 A JP 18964593A JP 3315768 B2 JP3315768 B2 JP 3315768B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- substrate
- data
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に秘匿を要するデータ等が第三者によって解読，解析
されにくいようにしたものに関する。
特に秘匿を要するデータ等が第三者によって解読，解析
されにくいようにしたものに関する。
【０００２】
【従来の技術】ＣＰＵ等の情報処理用のチップはメモリ
等の情報記憶用のチップより処理すべきデータを読出し
て、これをプログラムに従って所定の処理を施すように
構成されるのが一般的である。
等の情報記憶用のチップより処理すべきデータを読出し
て、これをプログラムに従って所定の処理を施すように
構成されるのが一般的である。
【０００３】図５はこのような従来の情報処理システム
を示し、図において、１０はＣＰＵチップ３が処理すべ
きデータやその処理手順を示すプログラム等を格納して
いるメモリチップ、３はこのメモリチップ１０に記憶さ
れているデータをプログラムに従って処理するＣＰＵチ
ップである。
を示し、図において、１０はＣＰＵチップ３が処理すべ
きデータやその処理手順を示すプログラム等を格納して
いるメモリチップ、３はこのメモリチップ１０に記憶さ
れているデータをプログラムに従って処理するＣＰＵチ
ップである。
【０００４】次に、その動作について説明する。ＣＰＵ
チップ３はメモリチップ１０に対し所要のデータが格納
されているアドレスを次々に出力し、メモリチップ１０
はこれに応じて各アドレスの内容を順次出力する。ＣＰ
Ｕチップ３はこのメモリチップ１０から出力されたデー
タに対し所定の手順で目的とする処理を行なう。
チップ３はメモリチップ１０に対し所要のデータが格納
されているアドレスを次々に出力し、メモリチップ１０
はこれに応じて各アドレスの内容を順次出力する。ＣＰ
Ｕチップ３はこのメモリチップ１０から出力されたデー
タに対し所定の手順で目的とする処理を行なう。
【０００５】しかしながら、システムが以上のような構
成を採っていると、メモリの出力端子にプロービングを
行なうことにより、その内容を簡単に取出すことができ
る。このため、メモリの内容がコストをかけたデータや
プログラムである場合、第三者は容易にその内容を盗
用，模倣できるので、開発者はその開発コストの回収が
困難になってしまう。
成を採っていると、メモリの出力端子にプロービングを
行なうことにより、その内容を簡単に取出すことができ
る。このため、メモリの内容がコストをかけたデータや
プログラムである場合、第三者は容易にその内容を盗
用，模倣できるので、開発者はその開発コストの回収が
困難になってしまう。
【０００６】図６はこのような従来のものの問題点の解
消を図った、他の従来の情報処理シテスムを示す。図に
おいて、１はＣＰＵチップで処理すべき情報を、予め暗
号化した形で記憶しているメモリチップ、２はこの暗号
化されたデータを元のデータに復元する復元用のチッ
プ、３は復元用のチップ２により復元されたデータをプ
ログラムに従って所定の情報処理を行なうＣＰＵチップ
である。
消を図った、他の従来の情報処理シテスムを示す。図に
おいて、１はＣＰＵチップで処理すべき情報を、予め暗
号化した形で記憶しているメモリチップ、２はこの暗号
化されたデータを元のデータに復元する復元用のチッ
プ、３は復元用のチップ２により復元されたデータをプ
ログラムに従って所定の情報処理を行なうＣＰＵチップ
である。
【０００７】次に動作について説明する。秘匿すべき情
報としてはデータの場合とプログラムの場合とがある
が、プログラムもデータの１種として捉えることができ
るため、いずれの場合も動作に本質的な差はないので、
以下では、秘匿すべき情報がデータである場合について
のみ述べる。まず、ＣＰＵチップ３はメモリチップ１に
対しアドレスを次々に与えることにより、各アドレスよ
り処理すべきデータに相当する暗号化されたデータを読
出す。この暗号化データは復元用のチップ２に入力され
ると、ここで、ＣＰＵチップ３が処理すべき元のデータ
に復元される。そして、このＣＰＵチップ３はこの復元
されたデータに対し、プログラムとして記述された所定
の手順に従って情報処理を行なう。
報としてはデータの場合とプログラムの場合とがある
が、プログラムもデータの１種として捉えることができ
るため、いずれの場合も動作に本質的な差はないので、
以下では、秘匿すべき情報がデータである場合について
のみ述べる。まず、ＣＰＵチップ３はメモリチップ１に
対しアドレスを次々に与えることにより、各アドレスよ
り処理すべきデータに相当する暗号化されたデータを読
出す。この暗号化データは復元用のチップ２に入力され
ると、ここで、ＣＰＵチップ３が処理すべき元のデータ
に復元される。そして、このＣＰＵチップ３はこの復元
されたデータに対し、プログラムとして記述された所定
の手順に従って情報処理を行なう。
【０００８】
【発明が解決しようとする課題】このように、予め暗号
化されたデータを復元して使用する情報処理システムで
は、データの暗号化を行なわない従来のシステムに比
し、データやプログラムの安全性は飛躍的に増大してい
るが、システム自体を入手して、復元用のチップの出力
端子をプロービングすれば、せっかくデータを暗号化し
ているにもかかわらず、データを容易に盗用されてしま
う。
化されたデータを復元して使用する情報処理システムで
は、データの暗号化を行なわない従来のシステムに比
し、データやプログラムの安全性は飛躍的に増大してい
るが、システム自体を入手して、復元用のチップの出力
端子をプロービングすれば、せっかくデータを暗号化し
ているにもかかわらず、データを容易に盗用されてしま
う。
【０００９】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、データ等の漏洩
防止のために、暗号化したデータ等を復元して使用する
ように構成した装置において、そのデータ等の秘匿性を
確実に向上できる半導体装置を得ることを目的とする。
題点を解消するためになされたもので、データ等の漏洩
防止のために、暗号化したデータ等を復元して使用する
ように構成した装置において、そのデータ等の秘匿性を
確実に向上できる半導体装置を得ることを目的とする。
【００１０】また、このようなデータ等の秘匿性を向上
したものを、入手が容易なチップを用いて構成すること
が可能な半導体装置を得ることを目的とする。
したものを、入手が容易なチップを用いて構成すること
が可能な半導体装置を得ることを目的とする。
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】 こ の発明に係る半導体装
置は、データの出力を行なう第１のチップと、この第１
のチップにより出力されたデータを使用する第２のチッ
プをワイヤボンディングにより基板に搭載し、第１，第
２のチップを電気的に接続する薄膜パターンからなる配
線をこの基板の表面に形成し、この配線上の第１，第２
のチップの中間付近を除く部分をパッシベーション層に
より覆い、基板上の第１，第２のチップ，配線およびパ
ッシベーション層を含む領域を樹脂封止するようにした
ものである。
置は、データの出力を行なう第１のチップと、この第１
のチップにより出力されたデータを使用する第２のチッ
プをワイヤボンディングにより基板に搭載し、第１，第
２のチップを電気的に接続する薄膜パターンからなる配
線をこの基板の表面に形成し、この配線上の第１，第２
のチップの中間付近を除く部分をパッシベーション層に
より覆い、基板上の第１，第２のチップ，配線およびパ
ッシベーション層を含む領域を樹脂封止するようにした
ものである。
【００１４】また、この発明に係る半導体装置は、第
１，第２のチップを駆動するための配線を基板中に形成
するようにしたものである。
１，第２のチップを駆動するための配線を基板中に形成
するようにしたものである。
【００１５】また、この発明に係る半導体装置は、樹脂
封止用の樹脂としてエポキシ樹脂を用いるようにしたも
のである。
封止用の樹脂としてエポキシ樹脂を用いるようにしたも
のである。
【００１６】また、この発明に係る半導体装置は、第
１，第２のチップを電気的に接続する配線として、その
厚みが５μｍ以下の銅の薄膜パターンで形成されたもの
を用いるようにしたものである。
１，第２のチップを電気的に接続する配線として、その
厚みが５μｍ以下の銅の薄膜パターンで形成されたもの
を用いるようにしたものである。
【００１７】さらに、この発明に係る半導体装置は、樹
脂封止用の樹脂の表面に凹部を形成し、この凹部は配線
が形成された領域の中央付近に相当する位置に形成する
ようにしたものである。
脂封止用の樹脂の表面に凹部を形成し、この凹部は配線
が形成された領域の中央付近に相当する位置に形成する
ようにしたものである。
【００１８】
【００１９】
【００２０】
【作用】 こ の発明における半導体装置においては、上述
のように構成したことにより、樹脂封止体をエッチング
してチップ同士を接続する配線を露出させようとして
も、配線が薄膜パターンで形成されているために、樹脂
封止体をエッチングする際に配線が同時に断線されてし
まい、配線へのプロービングが不可能となる。また、チ
ップをワイヤボンディングで基板に接続できるものを使
用できるので、入手容易なチップを用いてデータ等の安
全性を向上させた半導体装置が得られる。
のように構成したことにより、樹脂封止体をエッチング
してチップ同士を接続する配線を露出させようとして
も、配線が薄膜パターンで形成されているために、樹脂
封止体をエッチングする際に配線が同時に断線されてし
まい、配線へのプロービングが不可能となる。また、チ
ップをワイヤボンディングで基板に接続できるものを使
用できるので、入手容易なチップを用いてデータ等の安
全性を向上させた半導体装置が得られる。
【００２１】また、この発明における半導体装置におい
ては、上述のように構成したことにより、基板の裏面か
ら研磨等により配線を露出させようとしても、電源配線
やグランド配線，クロック配線等のチップを駆動するの
に必要な配線が先に断線してしまうので、研磨等が信号
伝達用の配線まで到達したとしても信号パターンを解析
することは不可能となる。
ては、上述のように構成したことにより、基板の裏面か
ら研磨等により配線を露出させようとしても、電源配線
やグランド配線，クロック配線等のチップを駆動するの
に必要な配線が先に断線してしまうので、研磨等が信号
伝達用の配線まで到達したとしても信号パターンを解析
することは不可能となる。
【００２２】また、この発明における半導体装置におい
ては、上述のようにエポキシ樹脂を用いるようにしたの
で、配線パターンに到達すべく樹脂層をエッチングする
エッチャントとして発煙硝酸を用いることになる。
ては、上述のようにエポキシ樹脂を用いるようにしたの
で、配線パターンに到達すべく樹脂層をエッチングする
エッチャントとして発煙硝酸を用いることになる。
【００２３】また、この発明における半導体装置におい
ては、上述のように配線としてその厚みが５μｍ以下の
銅の薄膜パターンを用いるようにしたので、配線パター
ンに到達すべく樹脂層をエッチングするエッチャントで
ある発煙硝酸により配線パターンが速やかに断線し、信
号伝達用の配線へのプロービングが困難になる。
ては、上述のように配線としてその厚みが５μｍ以下の
銅の薄膜パターンを用いるようにしたので、配線パター
ンに到達すべく樹脂層をエッチングするエッチャントで
ある発煙硝酸により配線パターンが速やかに断線し、信
号伝達用の配線へのプロービングが困難になる。
【００２４】さらに、この発明における半導体装置にお
いては、上述のように樹脂封止用の樹脂の表面にくぼみ
を形成し、かつこのくぼみは配線が形成された領域の中
央付近に相当する位置に形成するようにしたので、エッ
チングが他の領域より早く信号伝達用の配線が形成され
た領域に達し、これが速やかに断線されるので、信号伝
達用の配線へのプロービングが困難になる。
いては、上述のように樹脂封止用の樹脂の表面にくぼみ
を形成し、かつこのくぼみは配線が形成された領域の中
央付近に相当する位置に形成するようにしたので、エッ
チングが他の領域より早く信号伝達用の配線が形成され
た領域に達し、これが速やかに断線されるので、信号伝
達用の配線へのプロービングが困難になる。
【００２５】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の第１の実施例による
半導体装置の断面を示す。図において、４は薄膜あるい
は厚膜により形成された多層配線基板であり、これは通
常の多層プリント基板や、同一のパッケージ内に複数の
ベアチップを搭載するマルチチップ・モジュールの配線
基板である、ベース基板がこれに該当し、多層プリント
基板の場合、例えば0.8 〜1mmの厚みを有する。４ａは
この多層配線基板４の最上層より下側の層に形成され
た、チップ間接続用の配線層、４ｄ，４ｅは多層配線基
板４の表面（最上層）に設けられたＩＣ（ＬＳＩ）チッ
プ２，３実装用のパッドであり、パッド４ｄ，４ｅはチ
ップ２，３を実装した場合にこれによって完全に覆われ
る位置、即ちこの実施例ではチップ端部に相当する位置
の基板表面に設けられており、同じくチップ２，３の端
部に設けられたバイアホール４ｂ，４ｃにより復元用の
チップ２とＣＰＵチップ３との間で信号を伝達する配線
層４ａに接続されている。なお、１００はチップをフリ
ップチップ実装により基板上に搭載するためのバンプで
ある。
ついて説明する。図１はこの発明の第１の実施例による
半導体装置の断面を示す。図において、４は薄膜あるい
は厚膜により形成された多層配線基板であり、これは通
常の多層プリント基板や、同一のパッケージ内に複数の
ベアチップを搭載するマルチチップ・モジュールの配線
基板である、ベース基板がこれに該当し、多層プリント
基板の場合、例えば0.8 〜1mmの厚みを有する。４ａは
この多層配線基板４の最上層より下側の層に形成され
た、チップ間接続用の配線層、４ｄ，４ｅは多層配線基
板４の表面（最上層）に設けられたＩＣ（ＬＳＩ）チッ
プ２，３実装用のパッドであり、パッド４ｄ，４ｅはチ
ップ２，３を実装した場合にこれによって完全に覆われ
る位置、即ちこの実施例ではチップ端部に相当する位置
の基板表面に設けられており、同じくチップ２，３の端
部に設けられたバイアホール４ｂ，４ｃにより復元用の
チップ２とＣＰＵチップ３との間で信号を伝達する配線
層４ａに接続されている。なお、１００はチップをフリ
ップチップ実装により基板上に搭載するためのバンプで
ある。
【００２６】次に動作について説明する。この実施例装
置は、周知の手法により製造された多層基板４上にＩＣ
（ＬＳＩ）チップ２，３を通常のフリップチップ実装等
によりフェイスダウンボンディングして得られるもので
ある。この多層基板４上に搭載された図示しないメモリ
チップから読出された、予め暗号化されたデータは、復
元用のチップ２により暗号化を行なう前の元のデータに
復元されて、ＣＰＵチップ３に供給される。ＣＰＵチッ
プ３はこの復元されたデータをプログラムに応じて処理
する。
置は、周知の手法により製造された多層基板４上にＩＣ
（ＬＳＩ）チップ２，３を通常のフリップチップ実装等
によりフェイスダウンボンディングして得られるもので
ある。この多層基板４上に搭載された図示しないメモリ
チップから読出された、予め暗号化されたデータは、復
元用のチップ２により暗号化を行なう前の元のデータに
復元されて、ＣＰＵチップ３に供給される。ＣＰＵチッ
プ３はこの復元されたデータをプログラムに応じて処理
する。
【００２７】以上の動作は図６の従来のものと同様であ
るが、本実施例では、復元用のチップ２とＣＰＵチップ
３との間は、多層基板の表面（最上層）の配線ではな
く、バイアホール４ｂ，４ｃによって接続された、最上
層より下側に位置する配線層４ａによって信号の伝達が
実現されている。しかもその際、チップ搭載用のパッド
のうち、チップ２，３の相互に対向する側の辺に設けら
れているもの（４ｄ，４ｅ）は、チップを搭載すると、
チップによって覆われる位置に設けられているので、第
三者が、復元されたデータが伝達されるチップ２，３の
間の配線やパッド４ｄのプロービングを試みようとして
も、これは実行できないものである。
るが、本実施例では、復元用のチップ２とＣＰＵチップ
３との間は、多層基板の表面（最上層）の配線ではな
く、バイアホール４ｂ，４ｃによって接続された、最上
層より下側に位置する配線層４ａによって信号の伝達が
実現されている。しかもその際、チップ搭載用のパッド
のうち、チップ２，３の相互に対向する側の辺に設けら
れているもの（４ｄ，４ｅ）は、チップを搭載すると、
チップによって覆われる位置に設けられているので、第
三者が、復元されたデータが伝達されるチップ２，３の
間の配線やパッド４ｄのプロービングを試みようとして
も、これは実行できないものである。
【００２８】このように、上記実施例によれば、データ
等の安全性を確保するためにこれを予め暗号化してお
き、その暗号化されたデータを復元して使用する半導体
装置において、その復元されたデータを使用するＣＰＵ
チップへのデータの伝達を多層基板の最上層より下側の
配線層を使用して行ない、かつこのチップを基板に搭載
するためのパッドがチップを搭載した時にこのチップ自
身により覆われる位置に設けるようにしたので、第三者
が復元されたデータをプロービングによって入手しよう
としてもそのプロービングが不可能となり、暗号化され
たデータを書き込んだチップやその復元用のチップを基
板から取り外してその解析を行わざるを得ず、データを
即座に獲得することは極めて困難になる。
等の安全性を確保するためにこれを予め暗号化してお
き、その暗号化されたデータを復元して使用する半導体
装置において、その復元されたデータを使用するＣＰＵ
チップへのデータの伝達を多層基板の最上層より下側の
配線層を使用して行ない、かつこのチップを基板に搭載
するためのパッドがチップを搭載した時にこのチップ自
身により覆われる位置に設けるようにしたので、第三者
が復元されたデータをプロービングによって入手しよう
としてもそのプロービングが不可能となり、暗号化され
たデータを書き込んだチップやその復元用のチップを基
板から取り外してその解析を行わざるを得ず、データを
即座に獲得することは極めて困難になる。
【００２９】実施例２．図２(a) は本発明の第２の実施
例による半導体装置を示し、これは図１の装置よりもデ
ータ等の安全性をより一層、確保できるようにしたもの
である。
例による半導体装置を示し、これは図１の装置よりもデ
ータ等の安全性をより一層、確保できるようにしたもの
である。
【００３０】即ち、図１の装置の構成では、チップ２，
３間に相当する領域の研磨を基板表面側より行なう等に
より、復号チップ２の出力が現れている配線４ａ等を露
出させると、ここには復号された信号が出力されている
ので、せっかくの工夫が無意味になってしまう。
３間に相当する領域の研磨を基板表面側より行なう等に
より、復号チップ２の出力が現れている配線４ａ等を露
出させると、ここには復号された信号が出力されている
ので、せっかくの工夫が無意味になってしまう。
【００３１】そこで、この実施例では、図１のチップ
２，３間に相当する領域であり、なおかつ配線層４ａよ
り上の領域に、電源ライン，グランドライン，電源回路
等の電源系統５やクロック配線等を設けるようにしたも
のである。なお、この電源ライン，グランドラインやク
ロック配線は基板表面に形成したものを使用してもよ
い。
２，３間に相当する領域であり、なおかつ配線層４ａよ
り上の領域に、電源ライン，グランドライン，電源回路
等の電源系統５やクロック配線等を設けるようにしたも
のである。なお、この電源ライン，グランドラインやク
ロック配線は基板表面に形成したものを使用してもよ
い。
【００３２】このように構成することにより、第三者が
配線層４ａを露出させるべく研磨等を行なっても、配線
層４ａ等が露出する前に電源系統等が破壊され、これに
よりもはやチップ２，３は動作しなくなるので、信号を
取出すことができなくなってしまう。
配線層４ａを露出させるべく研磨等を行なっても、配線
層４ａ等が露出する前に電源系統等が破壊され、これに
よりもはやチップ２，３は動作しなくなるので、信号を
取出すことができなくなってしまう。
【００３３】このように、上記実施例によれば、暗号化
されたデータの復元用のチップとその復元されたデータ
を使用するチップが配置された間の領域であり、かつ多
層基板の最上層より下の層に形成された配線層より上の
領域に、電源ライン，グランドライン，電源系統等を配
置するようにしたので、多層基板の表面から研磨等を行
なって復元されたデータを伝達する配線層を露出させよ
うとしても、それより先に、チップを駆動するのに必要
な部分が破壊されてしまい、チップが停止してしまう。
従って、このように構成することにより、第１の実施例
よりも、データの安全性をより一層高めることができ
る。
されたデータの復元用のチップとその復元されたデータ
を使用するチップが配置された間の領域であり、かつ多
層基板の最上層より下の層に形成された配線層より上の
領域に、電源ライン，グランドライン，電源系統等を配
置するようにしたので、多層基板の表面から研磨等を行
なって復元されたデータを伝達する配線層を露出させよ
うとしても、それより先に、チップを駆動するのに必要
な部分が破壊されてしまい、チップが停止してしまう。
従って、このように構成することにより、第１の実施例
よりも、データの安全性をより一層高めることができ
る。
【００３４】実施例３．なお、上記図２(a) の実施例で
は電源ライン，グランドライン，電源回路等の電源系統
５やクロック配線を信号伝達用配線の上方に設けるよう
にしたが、図２(b) に示すように、電源ライン，グラン
ドラインやクロック配線等のそれが断線されるとチップ
が動作しなくなる配線を、信号伝達用配線が形成された
層より下方の層に形成するようにしてもよく、このよう
に構成することにより、多層基板の裏面から研磨を行な
う等により信号伝達用配線を露出させることを試みたと
しても、研磨が信号伝達用配線に達したときには既にチ
ップの駆動用の配線が断線しているので、信号伝達用の
配線にはもはや信号は現れておらず、データの安全性を
より高めることができる。
は電源ライン，グランドライン，電源回路等の電源系統
５やクロック配線を信号伝達用配線の上方に設けるよう
にしたが、図２(b) に示すように、電源ライン，グラン
ドラインやクロック配線等のそれが断線されるとチップ
が動作しなくなる配線を、信号伝達用配線が形成された
層より下方の層に形成するようにしてもよく、このよう
に構成することにより、多層基板の裏面から研磨を行な
う等により信号伝達用配線を露出させることを試みたと
しても、研磨が信号伝達用配線に達したときには既にチ
ップの駆動用の配線が断線しているので、信号伝達用の
配線にはもはや信号は現れておらず、データの安全性を
より高めることができる。
【００３５】この図２(b) において、４ｆは復元用のチ
ップ２とＣＰＵチップ３との間で信号を伝達する配線層
４ａより下側の層に形成された、グランドラインやクロ
ック配線等の配線層、４ｇ，４ｈはチップ２，３の端部
に設けられたバイアホールであり、この配線層４ｆとパ
ッド４ｄ，４ｅとを接続するために設けられている。
ップ２とＣＰＵチップ３との間で信号を伝達する配線層
４ａより下側の層に形成された、グランドラインやクロ
ック配線等の配線層、４ｇ，４ｈはチップ２，３の端部
に設けられたバイアホールであり、この配線層４ｆとパ
ッド４ｄ，４ｅとを接続するために設けられている。
【００３６】実施例４．また、図２(a) に示すように、
電源回路等の電源系統５についてはこれを信号伝達用配
線の上方に設けるとともに、グランドラインやクロック
配線等の、それが断線されるとチップが動作しなくなる
配線については、図２(b) に示すようにこれを信号伝達
用配線が形成された層より下方の層に形成するようにし
てもよく、このように構成することにより、多層基板の
表面および裏面のいずれの側からの研磨に対してもデー
タの安全性をより高めることができる。
電源回路等の電源系統５についてはこれを信号伝達用配
線の上方に設けるとともに、グランドラインやクロック
配線等の、それが断線されるとチップが動作しなくなる
配線については、図２(b) に示すようにこれを信号伝達
用配線が形成された層より下方の層に形成するようにし
てもよく、このように構成することにより、多層基板の
表面および裏面のいずれの側からの研磨に対してもデー
タの安全性をより高めることができる。
【００３７】実施例５．ところで、上述の第１の実施例
ないし第４の実施例の装置では、チップをフェイスダウ
ンでボンディングを行なう必要があり、従って、その能
動面にパッドが形成されたチップを必要とする。復元用
のチップは暗号化方法に応じたカスタムチップを使用す
るため特に問題はないが、ＣＰＵチップはいわゆる汎用
のものを使用するため、そのパッドレイアウトがフェイ
スダウン用となっているものを入手する必要がある。し
かるに、このようなフェイスダウンに適したパッドレイ
アウトを有する汎用ＣＰＵチップは一般に入手が困難で
あり、従って実施例１ないし実施例４による半導体装置
をこの手法で構成しようとするとコスト的に不利になっ
てしまい、実際にこの手法で装置を構成するのは困難で
ある。
ないし第４の実施例の装置では、チップをフェイスダウ
ンでボンディングを行なう必要があり、従って、その能
動面にパッドが形成されたチップを必要とする。復元用
のチップは暗号化方法に応じたカスタムチップを使用す
るため特に問題はないが、ＣＰＵチップはいわゆる汎用
のものを使用するため、そのパッドレイアウトがフェイ
スダウン用となっているものを入手する必要がある。し
かるに、このようなフェイスダウンに適したパッドレイ
アウトを有する汎用ＣＰＵチップは一般に入手が困難で
あり、従って実施例１ないし実施例４による半導体装置
をこの手法で構成しようとするとコスト的に不利になっ
てしまい、実際にこの手法で装置を構成するのは困難で
ある。
【００３８】このような問題は、以下のように、銅の薄
膜パターンを用いた基板上にワイヤボンディングにより
チップの接続を行ない、エポキシ樹脂により封止を行な
うことにより容易に解決することができ、データ等の漏
洩防止のために、暗号化したデータ等を復元して使用す
るように装置を構成することにより解決することがで
き、入手が容易なチップを使用して装置を簡単に構成す
ることができる。
膜パターンを用いた基板上にワイヤボンディングにより
チップの接続を行ない、エポキシ樹脂により封止を行な
うことにより容易に解決することができ、データ等の漏
洩防止のために、暗号化したデータ等を復元して使用す
るように装置を構成することにより解決することがで
き、入手が容易なチップを使用して装置を簡単に構成す
ることができる。
【００３９】図３(a) はこの発明の第５の実施例による
半導体装置の断面を示す。図において、１１はガラスエ
ポキシ樹脂やセラミック等により構成された基板であ
り、例えば0.8 〜１mm程度の厚みを有し、その表面に復
元用のチップやＣＰＵチップをワイヤボンディングによ
り搭載している。２はこの基板１１の表面にワイヤボン
ディングにより搭載された復元用のチップであり、図示
しないメモリより読出された、予め暗号化されたデータ
を本来のデータに復元する。
半導体装置の断面を示す。図において、１１はガラスエ
ポキシ樹脂やセラミック等により構成された基板であ
り、例えば0.8 〜１mm程度の厚みを有し、その表面に復
元用のチップやＣＰＵチップをワイヤボンディングによ
り搭載している。２はこの基板１１の表面にワイヤボン
ディングにより搭載された復元用のチップであり、図示
しないメモリより読出された、予め暗号化されたデータ
を本来のデータに復元する。
【００４０】３はこの復元用チップ２と同様に基板１１
の表面にワイヤボンディングにより搭載されたＣＰＵチ
ップであり、復元用チップ２により復元されたデータ
を、プログラムに従って処理する。１３は基板１１の表
面に形成されチップ２，３間の信号の伝達に用いる配線
であり、その厚みは５μｍ以下、実際には例えば１〜３
μｍの厚みを有する銅の薄膜パターンとして形成されて
いる。２ａは復元用チップ２の出力を配線１３に接続す
るためのワイヤ、３ａは配線１３を介して伝達された復
元用チップ２の出力をＣＰＵチップ３に入力するための
ワイヤである。また、１４ａ，１４ｂはこの配線１３上
を覆うパッシベーション膜であり、１０〜２０μｍ程度
の厚みを有し、チップ２，３の中央付近を除いて形成さ
れている。
の表面にワイヤボンディングにより搭載されたＣＰＵチ
ップであり、復元用チップ２により復元されたデータ
を、プログラムに従って処理する。１３は基板１１の表
面に形成されチップ２，３間の信号の伝達に用いる配線
であり、その厚みは５μｍ以下、実際には例えば１〜３
μｍの厚みを有する銅の薄膜パターンとして形成されて
いる。２ａは復元用チップ２の出力を配線１３に接続す
るためのワイヤ、３ａは配線１３を介して伝達された復
元用チップ２の出力をＣＰＵチップ３に入力するための
ワイヤである。また、１４ａ，１４ｂはこの配線１３上
を覆うパッシベーション膜であり、１０〜２０μｍ程度
の厚みを有し、チップ２，３の中央付近を除いて形成さ
れている。
【００４１】１５は上述の図示しないメモリより読出さ
れた信号を復元用チップ２に伝達するための配線であ
り、上記配線と同様、基板１１の表面に形成されてお
り、ワイヤ２ｂにより復元用チップ２に接続されてい
る。また、１６はＣＰＵチップ３により処理された出力
を基板１１上の他のチップ等に伝達するための配線であ
り、配線１３，１５と同様に基板１１上に形成されてい
る。１２は基板１１上の復元用チップ２，ＣＰＵチップ
３，配線１３，パッシベーション膜１４ａ，１４ｂ，ワ
イヤ２ａ，２ｂ，３ａ，３ｂが搭載された領域にこれら
を樹脂封止すべく形成された樹脂封止体であり、エポキ
シ樹脂やシリコン樹脂で形成されている。なお、この構
造はいわゆるＣＯＢ(Chip On Board) と呼ばれるものと
同様であるが、配線の厚みが５μｍ以下と極めて薄い点
が特徴的である。なお、基板１１上のボンディングパッ
ドとチップ２，３上のボンディングパッドとの間は約１
mm，チップ２に対応する基板１１上のボンディングパッ
ドと、チップ３に対応する基板１１上のボンディングパ
ッドとの間隔は約0.5mm である。
れた信号を復元用チップ２に伝達するための配線であ
り、上記配線と同様、基板１１の表面に形成されてお
り、ワイヤ２ｂにより復元用チップ２に接続されてい
る。また、１６はＣＰＵチップ３により処理された出力
を基板１１上の他のチップ等に伝達するための配線であ
り、配線１３，１５と同様に基板１１上に形成されてい
る。１２は基板１１上の復元用チップ２，ＣＰＵチップ
３，配線１３，パッシベーション膜１４ａ，１４ｂ，ワ
イヤ２ａ，２ｂ，３ａ，３ｂが搭載された領域にこれら
を樹脂封止すべく形成された樹脂封止体であり、エポキ
シ樹脂やシリコン樹脂で形成されている。なお、この構
造はいわゆるＣＯＢ(Chip On Board) と呼ばれるものと
同様であるが、配線の厚みが５μｍ以下と極めて薄い点
が特徴的である。なお、基板１１上のボンディングパッ
ドとチップ２，３上のボンディングパッドとの間は約１
mm，チップ２に対応する基板１１上のボンディングパッ
ドと、チップ３に対応する基板１１上のボンディングパ
ッドとの間隔は約0.5mm である。
【００４２】この実施例装置は次のようにして製造する
ことができる。即ち、セラミック等の基板１１上に銅の
薄膜を形成し、これをパターニングして配線１３，１
５，１６を形成する。そして、この配線上を含む全面に
パッシベーション膜を形成し、これをパターニングして
図３(a) の位置にパッシベーション膜１４ａ，１４ｂが
残るようにする。そして、チップ２，３を能動面を上に
して基板１１に搭載し、ワイヤボンディングを行なう。
そして、このチップ２，３等を覆うようにエポキシ樹脂
等を滴下してこれを加熱して固化したりエポキシ樹脂の
ペレットを加熱して固化したりすることにより、図３
(a) の状態の装置が完成する。
ことができる。即ち、セラミック等の基板１１上に銅の
薄膜を形成し、これをパターニングして配線１３，１
５，１６を形成する。そして、この配線上を含む全面に
パッシベーション膜を形成し、これをパターニングして
図３(a) の位置にパッシベーション膜１４ａ，１４ｂが
残るようにする。そして、チップ２，３を能動面を上に
して基板１１に搭載し、ワイヤボンディングを行なう。
そして、このチップ２，３等を覆うようにエポキシ樹脂
等を滴下してこれを加熱して固化したりエポキシ樹脂の
ペレットを加熱して固化したりすることにより、図３
(a) の状態の装置が完成する。
【００４３】この実施例の動作は従来の図６のものと同
様であるので、以下ではこの実施例の作用，効果につい
て説明する。即ち、第三者がこの半導体装置を解析すべ
く樹脂封止体１２の表面からエッチングを行なって配線
１３を露出させようと試みたとする。このとき樹脂封止
体１２の樹脂はエポキシ樹脂であり、そのエッチャント
として発煙硝酸を用いたとする。第三者はエポキシ樹脂
と反応する発煙硝酸を樹脂封止体１２表面の中央付近に
滴下してそのエッチングを試みるが、このとき、エッチ
ングの進行によって樹脂封止体はその中央付近の厚みが
次第に薄くなってゆく。そしてこのエッチングの進行に
よって形成される開口の底面が次第に下がってゆき、遂
には配線１３の上部に到達するが、配線１３はその中央
付近がパッシベーション膜１４ａ，１４ｂで覆われるこ
となく直接エポキシ樹脂と接しているので、発煙硝酸が
この配線１３上に達すると、これと反応して配線がエッ
チングされる。この配線１３を構成する銅のエッチング
レートは樹脂封止体１２を構成するエポキシ樹脂のエッ
チングレートに比べて大きく、かつその厚みが１〜３μ
ｍと極めて薄いので、エッチングをコントロールして配
線１３の断線を食い止めることは不可能であり、配線１
３は樹脂封止体１２のエッチング開口面に露出すること
なくただちに断線してしまう。従って、第三者がこの配
線にプロービングを行なうことは不可能であり、データ
等の秘匿性を確実に高めることができる。
様であるので、以下ではこの実施例の作用，効果につい
て説明する。即ち、第三者がこの半導体装置を解析すべ
く樹脂封止体１２の表面からエッチングを行なって配線
１３を露出させようと試みたとする。このとき樹脂封止
体１２の樹脂はエポキシ樹脂であり、そのエッチャント
として発煙硝酸を用いたとする。第三者はエポキシ樹脂
と反応する発煙硝酸を樹脂封止体１２表面の中央付近に
滴下してそのエッチングを試みるが、このとき、エッチ
ングの進行によって樹脂封止体はその中央付近の厚みが
次第に薄くなってゆく。そしてこのエッチングの進行に
よって形成される開口の底面が次第に下がってゆき、遂
には配線１３の上部に到達するが、配線１３はその中央
付近がパッシベーション膜１４ａ，１４ｂで覆われるこ
となく直接エポキシ樹脂と接しているので、発煙硝酸が
この配線１３上に達すると、これと反応して配線がエッ
チングされる。この配線１３を構成する銅のエッチング
レートは樹脂封止体１２を構成するエポキシ樹脂のエッ
チングレートに比べて大きく、かつその厚みが１〜３μ
ｍと極めて薄いので、エッチングをコントロールして配
線１３の断線を食い止めることは不可能であり、配線１
３は樹脂封止体１２のエッチング開口面に露出すること
なくただちに断線してしまう。従って、第三者がこの配
線にプロービングを行なうことは不可能であり、データ
等の秘匿性を確実に高めることができる。
【００４４】このように、上記実施例によれば、暗号化
されたデータを復元するチップと、この復元されたデー
タを使用するＣＰＵチップとを基板上にワイヤボンディ
ングにより搭載し、かつこの復元されたデータをＣＰＵ
チップに伝達する配線として厚さが５μｍ以下の銅薄膜
パターンを使用し、復元用のチップとＣＰＵチップとそ
の間を接続する銅薄膜パターンとをエポキシ樹脂で覆う
ようにしたので、発煙硝酸を用いてエポキシ樹脂をエッ
チングし配線を露出させようとしても、エッチングが配
線表面に達した時点でエッチングを停止することはでき
ず、目的とする配線までをもエッチングしてしまう。従
って、そのエッチング開口面に配線が現れることはな
く、復元されたデータの安全性をより確保することがで
きる。また、このようにデータの安全性をより向上させ
たものを入手容易なチップで構成できる。
されたデータを復元するチップと、この復元されたデー
タを使用するＣＰＵチップとを基板上にワイヤボンディ
ングにより搭載し、かつこの復元されたデータをＣＰＵ
チップに伝達する配線として厚さが５μｍ以下の銅薄膜
パターンを使用し、復元用のチップとＣＰＵチップとそ
の間を接続する銅薄膜パターンとをエポキシ樹脂で覆う
ようにしたので、発煙硝酸を用いてエポキシ樹脂をエッ
チングし配線を露出させようとしても、エッチングが配
線表面に達した時点でエッチングを停止することはでき
ず、目的とする配線までをもエッチングしてしまう。従
って、そのエッチング開口面に配線が現れることはな
く、復元されたデータの安全性をより確保することがで
きる。また、このようにデータの安全性をより向上させ
たものを入手容易なチップで構成できる。
【００４５】なお、上記実施例において、基板表面のチ
ップ間の信号を伝達する配線１３同士の間に、電源ライ
ン，グランドライン，クロック信号線等の、それが断線
するとチップが動作できなくなる配線を配置するように
してもよく、このような構成にすることにより、信号伝
達用配線１３が断線すると、このチップ駆動用配線も同
時に断線してしまい、これによりチップの動作も即座に
停止するので、データ等の安全性をより一層高めること
が可能となる。
ップ間の信号を伝達する配線１３同士の間に、電源ライ
ン，グランドライン，クロック信号線等の、それが断線
するとチップが動作できなくなる配線を配置するように
してもよく、このような構成にすることにより、信号伝
達用配線１３が断線すると、このチップ駆動用配線も同
時に断線してしまい、これによりチップの動作も即座に
停止するので、データ等の安全性をより一層高めること
が可能となる。
【００４６】実施例６．図３(b) はこの発明の第６の実
施例による半導体装置の断面を示すものである。この実
施例は図３(a) の実施例と基本的には同様の構成を有す
るものであるが、電源ライン，グランドライン，クロッ
ク信号線等のチップ駆動用の配線については、これを基
板の表面に形成するのではなく、バイアホール１３ｂ，
１３ｃで基板１１内部に導き、基板１１内部に形成され
た配線１３ａによりチップ２，３を接続するようにした
ものである。なお、１３ｄ，１３ｅはそれぞれ基板１１
表面のチップ２，３の近傍に形成されたボンディングパ
ッドであり、これにより、バイアホール１３ｂ，１３ｃ
と各チップ２，３との接続がなされている。また、２
ｅ，３ｅはそれぞれチップ２，３とボンディングパッド
１３ｄ，１３ｅとを接続するワイヤである。
施例による半導体装置の断面を示すものである。この実
施例は図３(a) の実施例と基本的には同様の構成を有す
るものであるが、電源ライン，グランドライン，クロッ
ク信号線等のチップ駆動用の配線については、これを基
板の表面に形成するのではなく、バイアホール１３ｂ，
１３ｃで基板１１内部に導き、基板１１内部に形成され
た配線１３ａによりチップ２，３を接続するようにした
ものである。なお、１３ｄ，１３ｅはそれぞれ基板１１
表面のチップ２，３の近傍に形成されたボンディングパ
ッドであり、これにより、バイアホール１３ｂ，１３ｃ
と各チップ２，３との接続がなされている。また、２
ｅ，３ｅはそれぞれチップ２，３とボンディングパッド
１３ｄ，１３ｅとを接続するワイヤである。
【００４７】次に作用，効果について説明する。この実
施例においても、上述のような樹脂封止体の表面からの
エッチングに対し、データの秘匿性が向上しているのは
上記実施例と同様であるが、この実施例ではこの点に加
え、基板裏面からの解析に対してその安全性が向上して
いるものである。即ち、基板１１がセラミック基板であ
ったとすると、薬品によるエッチングは事実上不可能で
あるので、研磨等の機械的な処理により基板１２裏面か
ら配線１３を露出させることを試みることが考えられ
る。しかしながら、このような研磨を行なったとして
も、研磨が基板表面の信号伝達用の配線１３に達するよ
り前に、チップ２，３を駆動するのに必要な配線１３ａ
を破壊してこれを断線させるので、さらに研磨を続けて
配線１３が露出したとしても、もはやチップ２，３は動
作しておらず、従って配線１３には信号が現れていない
ので、第三者はこの半導体装置の信号パターンを解析す
ることはできないものであり、データの安全性がより一
層高められる。
施例においても、上述のような樹脂封止体の表面からの
エッチングに対し、データの秘匿性が向上しているのは
上記実施例と同様であるが、この実施例ではこの点に加
え、基板裏面からの解析に対してその安全性が向上して
いるものである。即ち、基板１１がセラミック基板であ
ったとすると、薬品によるエッチングは事実上不可能で
あるので、研磨等の機械的な処理により基板１２裏面か
ら配線１３を露出させることを試みることが考えられ
る。しかしながら、このような研磨を行なったとして
も、研磨が基板表面の信号伝達用の配線１３に達するよ
り前に、チップ２，３を駆動するのに必要な配線１３ａ
を破壊してこれを断線させるので、さらに研磨を続けて
配線１３が露出したとしても、もはやチップ２，３は動
作しておらず、従って配線１３には信号が現れていない
ので、第三者はこの半導体装置の信号パターンを解析す
ることはできないものであり、データの安全性がより一
層高められる。
【００４８】このように、上記実施例によれば、暗号化
されたデータを復元するチップと、この復元されたデー
タを使用するＣＰＵチップとを基板上にワイヤボンディ
ングにより搭載し、かつこの復元されたデータをＣＰＵ
チップに伝達する配線として厚さが５μｍ以下の銅薄膜
パターンを使用し、復元用のチップとＣＰＵチップとそ
の間を接続する銅薄膜パターンとをエポキシ樹脂で覆う
とともに、電源ライン，グランドライン，クロック信号
線等のチップ駆動用の配線については、これをバイアホ
ールで基板内部に導き、基板内部に形成された配線によ
り復元用のチップとＣＰＵチップの間を接続するように
したので、基板裏面から研磨等を行なって復元されたデ
ータを伝達する配線を露出させようとしたとしても、研
磨が基板中のチップ駆動用の配線に達した時点でチップ
の動作が停止するので、基板裏面からの分解に対して
も、データの安全性がより一層高められる。
されたデータを復元するチップと、この復元されたデー
タを使用するＣＰＵチップとを基板上にワイヤボンディ
ングにより搭載し、かつこの復元されたデータをＣＰＵ
チップに伝達する配線として厚さが５μｍ以下の銅薄膜
パターンを使用し、復元用のチップとＣＰＵチップとそ
の間を接続する銅薄膜パターンとをエポキシ樹脂で覆う
とともに、電源ライン，グランドライン，クロック信号
線等のチップ駆動用の配線については、これをバイアホ
ールで基板内部に導き、基板内部に形成された配線によ
り復元用のチップとＣＰＵチップの間を接続するように
したので、基板裏面から研磨等を行なって復元されたデ
ータを伝達する配線を露出させようとしたとしても、研
磨が基板中のチップ駆動用の配線に達した時点でチップ
の動作が停止するので、基板裏面からの分解に対して
も、データの安全性がより一層高められる。
【００４９】実施例７．図４(a) は本発明のさらに他の
実施例による半導体装置の断面を示すものである。この
実施例も図３(a) の実施例と基本的には同様の構成を有
するものであるが、第三者が樹脂封止体１２にエッチャ
ントを滴下する際に、配線がある位置として見当をつけ
やすい位置である樹脂封止体１２表面の中央部に例えば
深さ0.5mm 程度のくぼみ１２ａを設けた点が異なるもの
である。なお、このくぼみ１２ａは樹脂の滴下時にその
滴下量を調節することにより、容易に形成することが可
能である。
実施例による半導体装置の断面を示すものである。この
実施例も図３(a) の実施例と基本的には同様の構成を有
するものであるが、第三者が樹脂封止体１２にエッチャ
ントを滴下する際に、配線がある位置として見当をつけ
やすい位置である樹脂封止体１２表面の中央部に例えば
深さ0.5mm 程度のくぼみ１２ａを設けた点が異なるもの
である。なお、このくぼみ１２ａは樹脂の滴下時にその
滴下量を調節することにより、容易に形成することが可
能である。
【００５０】次に作用，効果について説明する。本実施
例では、樹脂封止体１２表面に凹部１２ａが設けられて
いるので、このような凹部１２ａが設けられないものに
比べ、凹部１２ａに相当する個所のエッチングが早く進
行するので、他の部分が露出するより先に信号伝達用の
配線が断線するのが確実となり、データ等の安全性をよ
り一層高められる。
例では、樹脂封止体１２表面に凹部１２ａが設けられて
いるので、このような凹部１２ａが設けられないものに
比べ、凹部１２ａに相当する個所のエッチングが早く進
行するので、他の部分が露出するより先に信号伝達用の
配線が断線するのが確実となり、データ等の安全性をよ
り一層高められる。
【００５１】このように、上記実施例によれば、上記第
５の実施例と同様に構成された半導体装置の樹脂封止体
の表面の、復元用のチップとＣＰＵチップに相当する領
域にくぼみを設けるようにしたので、発煙硝酸によりエ
ッチングを行なう際に、このくぼみに相当する部分が早
くエッチングされ、かつこの部分が復元用のチップとＣ
ＰＵチップとを結ぶ配線上に早く達するので、エッチン
グ露出面に配線が現れるのをより確実に防止できる。
５の実施例と同様に構成された半導体装置の樹脂封止体
の表面の、復元用のチップとＣＰＵチップに相当する領
域にくぼみを設けるようにしたので、発煙硝酸によりエ
ッチングを行なう際に、このくぼみに相当する部分が早
くエッチングされ、かつこの部分が復元用のチップとＣ
ＰＵチップとを結ぶ配線上に早く達するので、エッチン
グ露出面に配線が現れるのをより確実に防止できる。
【００５２】実施例８．図４(b) は本発明の第８の実施
例による半導体装置の断面を示すものである。この実施
例は図３(b) の実施例と同様、電源ライン，グランドラ
イン，クロック信号線等のチップ駆動用の配線について
は、これを基板の表面に形成するのではなく、バイアホ
ール１３ｂ，１３ｃで基板１１内部に導き、基板１１内
部に形成された配線１３ａによりチップ２，３を接続す
るようにしたものである。
例による半導体装置の断面を示すものである。この実施
例は図３(b) の実施例と同様、電源ライン，グランドラ
イン，クロック信号線等のチップ駆動用の配線について
は、これを基板の表面に形成するのではなく、バイアホ
ール１３ｂ，１３ｃで基板１１内部に導き、基板１１内
部に形成された配線１３ａによりチップ２，３を接続す
るようにしたものである。
【００５３】次に作用，効果について説明する。この実
施例においても、上述のような樹脂封止体の表面からの
エッチングに対し、データの秘匿性が向上しているのは
上記図４(a) の実施例と同様であるが、この実施例では
この点に加え、基板裏面からの解析に対してその安全性
が向上しているものである。即ち、基板１１がセラミッ
ク基板であったとすると、薬品によるエッチングは事実
上不可能であるので、研磨等の機械的な処理により裏面
から配線１３を露出させることを試みることが考えられ
る。しかしながら、このような研磨を行なったとして
も、研磨が基板表面の信号伝達用の配線１３に達するよ
り前に、チップ２，３を駆動するのに必要な配線１３ａ
を破壊してこれを断線させるので、さらに研磨を続けて
配線１３が露出したとしても、もはやチップ２，３は動
作しておらず、従って配線１３には信号が現れていない
ので、第三者はこの半導体装置の信号パターンを解析す
ることはできず、表面からの解析に対するばかりでなく
裏面からの解析に対してもデータの安全性がより一層高
められる。
施例においても、上述のような樹脂封止体の表面からの
エッチングに対し、データの秘匿性が向上しているのは
上記図４(a) の実施例と同様であるが、この実施例では
この点に加え、基板裏面からの解析に対してその安全性
が向上しているものである。即ち、基板１１がセラミッ
ク基板であったとすると、薬品によるエッチングは事実
上不可能であるので、研磨等の機械的な処理により裏面
から配線１３を露出させることを試みることが考えられ
る。しかしながら、このような研磨を行なったとして
も、研磨が基板表面の信号伝達用の配線１３に達するよ
り前に、チップ２，３を駆動するのに必要な配線１３ａ
を破壊してこれを断線させるので、さらに研磨を続けて
配線１３が露出したとしても、もはやチップ２，３は動
作しておらず、従って配線１３には信号が現れていない
ので、第三者はこの半導体装置の信号パターンを解析す
ることはできず、表面からの解析に対するばかりでなく
裏面からの解析に対してもデータの安全性がより一層高
められる。
【００５４】このように、上記実施例によれば、上記第
７の実施例と同様に構成された半導体装置の電源ライ
ン，グランドライン，クロック信号線等のチップ駆動用
の配線については、これをバイアホールで基板内部に導
き、基板内部に形成された配線により復元用のチップと
ＣＰＵチップの間を接続するようにしたので、基板裏面
から研磨等を行なって復元されたデータを伝達する配線
を露出させようとしたとしても、研磨が基板中のチップ
駆動用の配線に達した時点でチップの動作が停止するの
で、基板裏面からの分解に対しても、データの安全性が
より一層高められる。
７の実施例と同様に構成された半導体装置の電源ライ
ン，グランドライン，クロック信号線等のチップ駆動用
の配線については、これをバイアホールで基板内部に導
き、基板内部に形成された配線により復元用のチップと
ＣＰＵチップの間を接続するようにしたので、基板裏面
から研磨等を行なって復元されたデータを伝達する配線
を露出させようとしたとしても、研磨が基板中のチップ
駆動用の配線に達した時点でチップの動作が停止するの
で、基板裏面からの分解に対しても、データの安全性が
より一層高められる。
【００５５】なお、上記第１ないし第８の実施例では、
暗号化されたデータを復元し、これを使用するシステム
に適用した場合について説明したが、プロービングを行
なうことにより、秘匿を要するデータが盗用される可能
性がある半導体装置全般に適用できることは言うまでも
ない。
暗号化されたデータを復元し、これを使用するシステム
に適用した場合について説明したが、プロービングを行
なうことにより、秘匿を要するデータが盗用される可能
性がある半導体装置全般に適用できることは言うまでも
ない。
【００５６】
【００５７】
【００５８】
【発明の効果】 こ の発明に係る半導体装置によれば、デ
ータの出力を行なう第１のチップと、この第１のチップ
により出力されたデータを使用する第２のチップをワイ
ヤボンディングにより基板に搭載し、第１，第２のチッ
プを電気的に接続する薄膜パターンからなる配線をこの
基板の表面に形成し、この配線上の第１，第２のチップ
の中間付近を除く部分をパッシベーション層により覆
い、基板上の第１，第２のチップ，配線およびパッシベ
ーション層を含む領域を不透明な樹脂により樹脂封止す
るようにしたので、入手が容易なチップを用いて装置を
構成でき、しかも、樹脂封止体をエッチングしてチップ
同士を接続する配線を露出させようとしても、配線が薄
膜パターンで形成されているために、樹脂封止体をエッ
チングする際に配線が同時に断線されてしまい、配線へ
のプロービングが不可能となる効果がある。
ータの出力を行なう第１のチップと、この第１のチップ
により出力されたデータを使用する第２のチップをワイ
ヤボンディングにより基板に搭載し、第１，第２のチッ
プを電気的に接続する薄膜パターンからなる配線をこの
基板の表面に形成し、この配線上の第１，第２のチップ
の中間付近を除く部分をパッシベーション層により覆
い、基板上の第１，第２のチップ，配線およびパッシベ
ーション層を含む領域を不透明な樹脂により樹脂封止す
るようにしたので、入手が容易なチップを用いて装置を
構成でき、しかも、樹脂封止体をエッチングしてチップ
同士を接続する配線を露出させようとしても、配線が薄
膜パターンで形成されているために、樹脂封止体をエッ
チングする際に配線が同時に断線されてしまい、配線へ
のプロービングが不可能となる効果がある。
【００５９】また、この発明に係る半導体装置によれ
ば、第１，第２のチップを駆動するための配線を基板中
に形成するようにしたので、基板の裏面から研磨等によ
り配線を露出させようとしても、電源配線やグランド配
線，クロック配線等のチップを駆動するのに必要な配線
が先に断線してしまうので、研磨等が信号伝達用の配線
まで到達したとしても信号パターンを解析することは不
可能となる効果がある。
ば、第１，第２のチップを駆動するための配線を基板中
に形成するようにしたので、基板の裏面から研磨等によ
り配線を露出させようとしても、電源配線やグランド配
線，クロック配線等のチップを駆動するのに必要な配線
が先に断線してしまうので、研磨等が信号伝達用の配線
まで到達したとしても信号パターンを解析することは不
可能となる効果がある。
【００６０】また、この発明に係る半導体装置によれ
ば、樹脂封止用の樹脂としてエポキシ樹脂を用いるよう
にしたので、配線パターンに到達すべく樹脂層をエッチ
ングするエッチャントとして発煙硝酸を用いることにな
り、配線に発煙硝酸に対するエッチングレートの高いも
のを用いることにより、配線のみを露出させることが困
難となる効果がある。
ば、樹脂封止用の樹脂としてエポキシ樹脂を用いるよう
にしたので、配線パターンに到達すべく樹脂層をエッチ
ングするエッチャントとして発煙硝酸を用いることにな
り、配線に発煙硝酸に対するエッチングレートの高いも
のを用いることにより、配線のみを露出させることが困
難となる効果がある。
【００６１】また、この発明に係る半導体装置によれ
ば、第１，第２のチップを電気的に接続する配線とし
て、その厚みが５μｍ以下の銅の薄膜パターンで形成さ
れたものを用いるようにしたので、配線パターンに到達
すべく樹脂層をエッチングするエッチャントである発煙
硝酸により配線パターンが速やかに断線し、信号伝達用
の配線へのプロービングが困難になる効果がある。
ば、第１，第２のチップを電気的に接続する配線とし
て、その厚みが５μｍ以下の銅の薄膜パターンで形成さ
れたものを用いるようにしたので、配線パターンに到達
すべく樹脂層をエッチングするエッチャントである発煙
硝酸により配線パターンが速やかに断線し、信号伝達用
の配線へのプロービングが困難になる効果がある。
【００６２】さらに、この発明に係る半導体装置によれ
ば、樹脂封止用の樹脂の表面に凹凸を形成し、この凹凸
の凹部は配線が形成された領域の中央付近に相当する位
置に形成するようにしたので、エッチングが他の領域よ
り早く信号伝達用の配線が形成された領域に達し、これ
が速やかに断線されるので、信号伝達用の配線へのプロ
ービングが困難になる効果がある。
ば、樹脂封止用の樹脂の表面に凹凸を形成し、この凹凸
の凹部は配線が形成された領域の中央付近に相当する位
置に形成するようにしたので、エッチングが他の領域よ
り早く信号伝達用の配線が形成された領域に達し、これ
が速やかに断線されるので、信号伝達用の配線へのプロ
ービングが困難になる効果がある。
【図１】この発明の第１の実施例による半導体装置を示
す構成図である。
す構成図である。
【図２】この発明の第２および第３の実施例による半導
体装置を示す構成図である。
体装置を示す構成図である。
【図３】この発明の第５および第６の実施例による半導
体装置を示す構成図である。
体装置を示す構成図である。
【図４】この発明の第７および第８の実施例による半導
体装置を示す構成図である。
体装置を示す構成図である。
【図５】従来の情報処理システムを示す構成図である。
【図６】従来の他の情報処理システムを示す構成図であ
る。
る。
１，１０ メモリチップ ２ 復元用チップ ３ ＣＰＵチップ ４ 多層基板 ４ａ 配線層 ４ｂ バイアホール ４ｃ パッド ５ 電源系統 １１ 基板 １２ 樹脂封止体 １２ａ くぼみ １３ 配線 １３ａ 配線 １４ａ パッシベーション層 １４ｂ パッシベーション層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−129460（ＪＰ，Ａ) 特開 平１−103856（ＪＰ，Ａ) 特開 昭63−69295（ＪＰ，Ａ) 特開 平４−164352（ＪＰ，Ａ) 特開 平４−179261（ＪＰ，Ａ) 特開 平３−190299（ＪＰ，Ａ) 特開 昭61−7646（ＪＰ，Ａ) 実開 平１−118456（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/538
Claims (5)
- 【請求項１】 データの出力を行なう第１のチップと、 この第１のチップにより出力されたデータを使用する第
２のチップと、上記第１，第２のチップがワイヤボンディングにより搭
載される基板と、 上記基板の表面に形成され、上記第１，第２のチップを
電気的に接続する薄膜パターンで形成された配線と、 上記配線上の上記第１，第２のチップの中間付近を除く
部分を覆うパッシベーション層と、 上記基板上の上記第１，第２のチップ，上記配線および
上記パッシベーション層を含む領域を樹脂封止する樹脂
封止体 とを備えたことを特徴とする半導体装置。 - 【請求項２】 上記基板中に、上記第１，第２のチップ
を駆動させるための配線を備えたことを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 上記樹脂封止体はエポキシ樹脂からなる
ことを特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 上記配線はその厚みが５μｍ以下の銅で
形成されていることを特徴とする請求項１または２記載
の半導体装置。 - 【請求項５】 上記樹脂封止体はその表面にくぼみが形
成されており、該くぼみは上記配線が形成された領域の
中央付近に相当する位置に形成されていることを特徴と
する請求項１または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18964593A JP3315768B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18964593A JP3315768B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745782A JPH0745782A (ja) | 1995-02-14 |
| JP3315768B2 true JP3315768B2 (ja) | 2002-08-19 |
Family
ID=16244783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18964593A Expired - Lifetime JP3315768B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315768B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555426B2 (ja) * | 2000-02-25 | 2010-09-29 | 株式会社平和 | 遊技機 |
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
| JP5239309B2 (ja) | 2007-11-21 | 2013-07-17 | 株式会社村田製作所 | 半導体装置 |
-
1993
- 1993-07-30 JP JP18964593A patent/JP3315768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745782A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4610031B2 (ja) | フリップチップパッケージ用の応力減少 | |
| JP4361820B2 (ja) | ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 | |
| US7402442B2 (en) | Physically highly secure multi-chip assembly | |
| US6670221B2 (en) | Semiconductor device having a built-in contact-type sensor and manufacturing method thereof | |
| KR100689350B1 (ko) | 패키징 방법 및 멀티칩 모듈 | |
| JP2001156209A (ja) | 半導体装置 | |
| JP2001257310A (ja) | 半導体装置およびその製造方法およびその試験方法 | |
| TW201727842A (zh) | 用於半導體封裝體之致能矽橋線內測試的防護環設計 | |
| JP2004048048A (ja) | 半導体装置およびその製造方法 | |
| JP3315768B2 (ja) | 半導体装置 | |
| JP3440238B2 (ja) | 液晶表示装置への半導体装置の実装構造およびその半導体装置 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH0799267A (ja) | 半導体装置及びその製造方法 | |
| JPH1064948A (ja) | チップサイズパッケージ | |
| JP4386570B2 (ja) | 安全集積回路デバイスとその製造方法 | |
| JP3718370B2 (ja) | マルチチップ型半導体装置 | |
| JPH05114693A (ja) | 半導体装置 | |
| US6541837B2 (en) | Charge-coupled device wafer cover plate with compact interconnect wiring | |
| JP2003108949A (ja) | 認証システム及び半導体装置 | |
| JP2005033105A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO1997047040A1 (en) | I.c. device with concealed conductor lines | |
| JP2001094043A (ja) | 半導体チップ | |
| JP2001267489A (ja) | 半導体装置および半導体チップ | |
| JPH11185001A (ja) | Ｉｃカード用のｉｃモジュール | |
| KR100331386B1 (ko) | 웨이퍼 레벨 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140607 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |