TW201727842A - 用於半導體封裝體之致能矽橋線內測試的防護環設計 - Google Patents

用於半導體封裝體之致能矽橋線內測試的防護環設計 Download PDF

Info

Publication number
TW201727842A
TW201727842A TW105127892A TW105127892A TW201727842A TW 201727842 A TW201727842 A TW 201727842A TW 105127892 A TW105127892 A TW 105127892A TW 105127892 A TW105127892 A TW 105127892A TW 201727842 A TW201727842 A TW 201727842A
Authority
TW
Taiwan
Prior art keywords
guard ring
disposed
metal guard
metal
semiconductor
Prior art date
Application number
TW105127892A
Other languages
English (en)
Other versions
TWI710070B (zh
Inventor
亞納伯 沙克
蘇吉斯 莎朗
大禑 金
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201727842A publication Critical patent/TW201727842A/zh
Application granted granted Critical
Publication of TWI710070B publication Critical patent/TWI710070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

說明了用於半導體封裝體之致能矽橋線內測試的防護環設計，以及所產生的矽橋與半導體封裝體。在一例子中，一半導體結構包括一基材，該基材上設置有一絕緣層。一金屬化結構被設置在該絕緣層上。該金屬化結構包括設置在一介電材料堆疊中的導電接線。該半導體結構亦包括設置在該介電材料堆疊中並圍繞該導電接線的一第一金屬防護環。該第一金屬防護環包括複數個個別防護環片段。該半導體結構亦包括設置在該介電材料堆疊中並圍繞該第一金屬防護環的一第二金屬防護環。電性測試零件被設置於該介電材料堆疊內且在該第一金屬防護環與該第二金屬防護環之間。

Description

用於半導體封裝體之致能矽橋線內測試的防護環設計
本發明之具體例係為半導體封裝體，尤其是，用於半導體封裝體之致能矽橋線內測試的防護環設計以及所產生的矽橋與半導體封裝體的領域。
現今的消費電子市場經常需求複雜的功能，而這需要極為錯綜的電路。隨著各個逐漸進步的世代，縮放到越來越小的基礎構建單元，譬如電晶體，已能將更加錯綜的電路合併在單一晶粒上。半導體封裝體係用於保護積體電路(IC)晶片或晶粒，亦提供該晶粒至外部電路系的電子介面。隨著對較小型電子裝置越來越多的需求，半導體封裝體被設計成更加緊密且必須支撐較大的電路密度。再者，對於較高效能裝置的需求導致需要能夠達到薄型封裝輪廓與相容於後續組裝加工的低整體翹曲的改良半導體封裝體。
C4焊球連接已使用多年，以提供半導體裝置與基材之間的覆晶互連。覆晶或控制塌陷晶片連接(C4)是用於半導體裝置，例如積體電路(IC)晶片、MEMS或組件的一類安裝，其利用焊料凸塊而非打線接合。該焊料凸塊係沉積在位於該基材封裝體的頂面上的C4墊上。為了安裝該半導體裝置至該基材，將其翻轉-在安裝區上 的該主動側係面朝下方。該焊料凸塊係用於將該半導體裝置直接連接至該基材。
加工覆晶係類似於習用的IC製作，有幾個額外的步驟。接近製造過程尾聲，該接附墊被金屬化，以使其更能承接焊料。此通常由數個處理所組成。焊料小點係隨後沉積在各個金屬化墊上。該晶片隨後如往常般從該晶圓切下。為了使該覆晶接附至一電路內，將該晶片插入，以使該焊點往下至該底層電子設備或電路板上的連接器。該焊料隨後再被熔化，以製造電性連接，通常使用超音波或者是回焊製程。此亦在晶片的電路與該底層安裝之間餘留小空間。在大部分情況下，隨後以電絕緣黏著劑「填充底層」，以提供更強的機械連接、提供熱橋接，並確保焊料接點不會因為晶片與該系統其餘部分的不同加熱而受壓。
較新的封裝與晶粒至晶粒互連方式，例如穿矽通孔(TSV)、矽中介與矽橋在用於實現高效能多晶片模組(MCM)與系統級封裝體(SiP)係受到設計者的大量關注。然而，此類較新的封裝機制需要額外的改良。
依據本發明之一實施例，係特地提出一種半導體結構，該半導體結構包含：一基材，該基材具有一絕緣層設置於其上；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一第一金屬防護環，該第一金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線，該第一金屬防護環包含複數個別防護環片段；一第二金屬防護環，該第二金屬防護環被設置在該介電材料堆疊中並圍繞該第一金屬防護環；以及電 性測試零件，該電性測試零件係設置於該介電材料堆疊中且在該第一金屬防護環與該第二金屬防護環之間，該電性測試零件係藉由通過該第一金屬防護環的金屬線而與該導電接線耦接
依據本發明之另一實施例，係特地提出一種半導體結構，該半導體結構包含：一基材，該基材上設置有一絕緣層；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一第一連續金屬防護環，該第一連續金屬防護環係設置在該介電材料堆疊中並圍繞該導電接線；一第二連續金屬防護環，該第二連續金屬防護環係設置在該介電材料堆疊中並且於距該第一連續金屬防護環之一第一距離處圍繞該第一連續金屬防護環的一第一部分，並且於小於該第一距離之一第二距離圍繞處該第一連續金屬防護環的一第二部分；以及電性測試零件，該電性測試零件係設置在該介電材料堆疊中且在該第一連續金屬防護環的該第二部分與該金屬化結構之間，該電性測試零件係與該導電接線耦接。
依據本發明之又一實施例，係特地提出一種半導體封裝體，該半導體封裝體包含：一嵌入式多晶粒互連橋(EMIB)，該嵌入式多晶粒互連橋包含設置在一半導體封裝體基材內的一矽橋，該矽橋包含：一矽基材，該矽基材具有一絕緣層設置於其上；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一內金屬防護環，該內金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線；一外金屬防護環，該外金屬防護環被設置在該介電材料堆疊中並圍繞該第一金屬防護環；以及用於信號線與用於VSS線的測試墊，該測試墊被至少該外金屬防護環圍繞；以及毗鄰之第一半導體晶粒與第二半導體晶粒，毗鄰之該等 第一半導體晶粒與該等第二半導體晶粒被設置在該半導體封裝體基材上並藉由該矽橋之該金屬化結構的該導電接線而彼此電性耦接。
100‧‧‧半導體封裝體
102、104‧‧‧晶粒
106‧‧‧矽橋
108A、108B、110A、110B‧‧‧凸塊
112A、112B‧‧‧接合墊/導電墊
114‧‧‧封裝體基材
116‧‧‧金屬化層
118‧‧‧絕緣層/周邊
120‧‧‧無金屬區域
200‧‧‧矽晶圓
202、204‧‧‧矽橋晶粒
206、208‧‧‧第一金屬防護環
210、212‧‧‧主動區域/主動晶粒區域
214、216‧‧‧第二金屬防護環
218、220‧‧‧區域
222‧‧‧無金屬劃線
300‧‧‧矽橋晶粒
302‧‧‧內防護環
304‧‧‧外防護環
306‧‧‧介於防護環302與304之間的區域
308‧‧‧fab對齊/計量區域
310‧‧‧E-測試/EM結構區域
312‧‧‧主動區/主動區域
314‧‧‧劃線區
400‧‧‧雙重防護環結構
402‧‧‧外防護環
404‧‧‧內防護環
406‧‧‧介於外防護環402與內防護環404之間的區域
408‧‧‧劃線區
410‧‧‧主動區
412、414‧‧‧線
416‧‧‧交錯防護環部分
418‧‧‧信號1測試墊
420‧‧‧線
422‧‧‧信號2測試墊
424‧‧‧線
426‧‧‧信號3測試墊
428‧‧‧線
430‧‧‧VSS測試墊
432‧‧‧線
500‧‧‧雙重防護環結構
502‧‧‧外防護環
504‧‧‧內防護環
506‧‧‧區域
508‧‧‧劃線區
510‧‧‧主動區域/主動區
511‧‧‧第一連續金屬防護環的一部分
512、514‧‧‧線
516‧‧‧交錯防護環部分
518‧‧‧信號1測試墊
520‧‧‧線
522‧‧‧信號2測試墊
524‧‧‧線
526‧‧‧信號3測試墊
528‧‧‧線
530‧‧‧VSS測試墊
532‧‧‧線
700‧‧‧E-測試接線佈局
702‧‧‧金屬化區域
800‧‧‧仿樣
900‧‧‧半導體結構
902‧‧‧基材
904‧‧‧絕緣層
906‧‧‧周邊
908‧‧‧金屬化結構
910‧‧‧導電接線
912‧‧‧介電材料堆疊
914‧‧‧第一金屬防護環
916‧‧‧第二金屬防護環
918‧‧‧無金屬區域
919‧‧‧金屬零件
920‧‧‧E-測試墊
922‧‧‧導電墊
1100‧‧‧半導體封裝體
1152‧‧‧第一晶粒
1154‧‧‧記憶體晶粒堆疊
1156‧‧‧EMIB(嵌入式多晶粒互連橋)
1158、1160‧‧‧凸塊
1170‧‧‧基材
1199‧‧‧底層填充材料
1200‧‧‧封裝體佈局
1202‧‧‧基材
1204‧‧‧中央處理單元或系統級晶片(CPU/SoC)晶粒
1206‧‧‧記憶體晶粒
1208‧‧‧EMIB(嵌入式多晶粒互連橋)
1210‧‧‧C4連接
1212‧‧‧晶粒至晶粒的間隙
1300‧‧‧電腦系統/電子系統
1310、1311‧‧‧積體電路
1312‧‧‧處理器
1313‧‧‧雙重處理器
1314‧‧‧通訊電路
1315‧‧‧雙重通訊電路
1316‧‧‧晶粒上記憶體
1317‧‧‧嵌入式晶粒上記憶體
1320‧‧‧系統匯流排
1330‧‧‧電壓源
1340‧‧‧外部記憶體
1342‧‧‧主記憶體
1346‧‧‧卸除式媒體
1348‧‧‧嵌入式記憶體
1350‧‧‧顯示器裝置
1360‧‧‧音頻輸出
1370‧‧‧輸入裝置
圖1A例示，根據本發明一具體例，具有連接兩晶粒之嵌入式多晶粒互連橋(EMIB)的半導體封裝體的截面圖。
圖1B例示，根據本發明一具體例，顯示圖1A之第一與第二晶粒的凸塊陣列的平面圖。
圖2例示，根據本發明一具體例，上方製作有複數個矽橋晶粒之矽晶圓的一部分的平面圖。
圖3例示，根據本發明一具體例，圖2之雙重防護環設計的放大佈局，其彰顯製作在雙重防護環結構之內的測試結構。
圖4例示，根據本發明一具體例，致能矽橋晶粒線內測試的雙重防護環設計的第一實施例。
圖5例示，根據本發明一具體例，致能矽橋晶粒線內測試的雙重防護環設計的第二實施例。
圖6例示，根據本發明一具體例，圖2矽晶圓的一部分的平面圖，其彰顯本案所述的實施例工件。
圖7例示，根據本發明一具體例，用於矽橋晶粒的可能E-測試路由佈局的截面圖。
圖8為，根據本發明一具體例，用於矽橋晶粒的E-測試仿樣的示意佈局。
圖9例示，根據本發明一具體例，雙重防護環結構之防護環的截面圖。
圖10例示，根據本發明一具體例，雙重防護環結構的 截面圖。
圖11例示，根據本發明一具體例，包括和嵌入式多晶粒互連橋(EMIB)耦接的多個晶粒的半導體封裝體截面圖。
圖12例示，根據本發明一具體例，用於共同封裝之高效能計算(HPC)晶粒與高頻寬記憶體(HBM)佈局的封裝體佈局的平面圖。
圖13為根據本發明一具體例的電腦系統示意圖。
具體例之說明
說明了用於半導體封裝體之致能矽橋線內測試的防護環設計，以及所產生的矽橋與半導體封裝體。在下列說明中，列示了眾多特定細節，例如封裝與互連架構，以提供本發明之具體例的通徹理解。對熟習此藝者顯而易見的是本發明之具體例可以無該等特定細節來實行。在其他情況中，並不詳細說明眾所周知的特點，例如特定的半導體製造方法，以避免不必要地混淆本發明之具體例。再者，應當理解的是圖式中顯示的各種具體例是例示性代表，並不一定按照比例繪製。
本案所述的一或多個具體例係指涉用於矽(Si)橋的防護環設計，以致能線內測試。應用尤其可用於所謂的2.5D封裝設計。如通篇所使用的，術語「矽橋」係用於指稱提供兩或多個裝置晶粒路由的晶粒。術語「嵌入式多晶粒互連橋(EMIB)」指的是在一封裝體基材內包括此類矽橋晶粒，或所產生的封裝體。具體例可被實施，以解決圍繞在使用fab(工廠)線內E-測試墊檢測嵌入式多晶粒互連橋(EMIB)矽的跨層滲漏的議題。應當理解的是，使用標準缺失計量法，跨層滲漏係難以檢測，通常僅可於分類操作時檢測。然 而，對於EMIB靶向的微細墊間距，該分類技術通常朝著該製程的其他態樣發展且用於發展測試晶片或前幾批前導產品的分類卡的可取得性會是個挑戰。在此類現象中，線內E-測試能力可用來提供涵括檢測此類失效模式。
為提供背景知識，在當前的嵌入式多晶粒互連橋(EMIB)技術中，跨層滲漏僅在分類(Sort)時被檢測到或，假使未取得分類卡，完全沒被檢測到，一直到後組裝測試/失敗分析(FA)。此外，無詳細的FA，失敗介面係難以測定。本發明之具體例可被實施，以提供額外的涵括且亦在各製程操作之後，在Fab監控線內滲漏。此類方式可達成任何潛在問題的早期檢測和根本原因識別，有助於增進總體產量。也就是，在矽橋製作期間的線內監控提供了早在Sort與FA之前，監控晶圓品質的能力。測試矽橋製造的缺失係使用線內E-測試工具在fab實施，相對於在fab製程完成之後才測試。而且，尖端產品的微細間距可更適用於線內測試。應當理解的是，當前產品在目前有一些E-測試墊，但並非用於檢測矽橋晶粒之主動區域的失敗模式。
解決一或多個上述議題，本案所述具體例係指涉製作靠近該劃線區的可測試E-測試墊。來自該主動晶粒的信號與接地平面可路由並受測，而不損害矽的整體品質。在一具體例中，不論以下說明的特定實施例，交錯防護環係用於容許測試信號路由，以通過一防護環結構。在一具體例中，亦不論以下說明的特定實施例，本案所述的防護環設計係稱作雙重防護環結構，因為其等包括至少一內防護環以及位於該矽橋晶粒的最外側周邊，即靠近該劃線區域的一外防護環。
提供本案所述概念的高度綜觀，圖1A例示，根據本發明一具體例，具有連接兩晶粒之嵌入式多晶粒互連橋(EMIB)的半導體封裝體的截面圖。參照圖1A，半導體封裝體100包括一第一晶粒102(譬如，記憶體晶粒)與一第二晶粒104(譬如，邏輯、CPU或SoC晶粒)。該第一晶粒102與第二晶粒104係譬如藉由熱壓接合(TCB)分別經由該第一晶粒102與第二晶粒104的凸塊108A與110A、以及該矽橋106的接合墊112A與112B(亦稱作導電墊112A與112B)耦接至一矽橋106。
該第一晶粒102與第二晶粒104係設置在一封裝體基材114上。該封裝體基材114包括形成在絕緣層118內的金屬化層116(譬如，垂直配置的線與通孔)。該金屬化層116層可簡單或複雜並可用以耦接至其他封裝體或可形成一部分或全部的有機封裝體或印刷電路板(PCB)等等。該第一晶粒102與第二晶粒104可分別經由凸塊108B與110B各自直接耦接至該封裝體基材114，如圖1A繪示。圖1B例示，顯示圖1A之第一102與第二104晶粒的凸塊陣列108A、108B、110A與110B的平面圖。
再次參照圖1A，所繪示的矽橋106係稱作一嵌入式多晶粒互連橋(EMIB)，因為其被包括在封裝體基材114之層。在另一具體例中，此類矽橋106並不嵌入封裝體，而是在一基材或板子的開放空腔內。在任一情況中，在一具體例中，以下將更詳細說明，該矽橋106包括一矽基材，該矽基材上設置有一絕緣層，矽基材具有一周邊118。一金屬化結構係設置在絕緣層上。該金屬化結構包括設置在一介電材料堆疊內的導電接線(routing)。該矽橋106亦包括設置在介電材料堆疊內且圍繞該導電接線的一內金屬防護環。該矽橋106的一 外金屬防護環係設置在介電材料堆疊內且圍繞該第一金屬防護環。用於信號線及用於VSS線的測試墊被包括在至少該外金屬防護環內並被至少該外金屬防護環包圍。在一具體例中，該矽橋106更包括該介電材料堆疊的一無金屬區域120。該無金屬區域120係圍繞該外金屬防護環且設置成毗鄰該外金屬防護環並毗鄰該矽橋106之該基材的該周邊118。
如以下連同圖4更詳細說明的，在一個具體例中，該矽橋106的該內金屬防護環為設置在該介電材料堆疊內且圍繞該導電接線的一第一金屬防護環。該第一金屬防護環具有複數個別防護環片段。該矽橋106的該外防護環為設置在該介電材料堆疊內且圍繞該第一金屬防護環的一第二金屬防護環。該矽橋106的該測試墊係設置在該第一金屬防護環與該第二金屬防護環之間。此外，該測試墊係藉由通過該第一金屬防護環的金屬線耦接至該矽橋106的該導電接線。
如以下連同圖5更詳細說明的，在另一具體例中，該矽橋106的該內金屬防護環為設置在該介電材料堆疊內並圍繞該導電接線的一第一連續金屬防護環。該矽橋106的該外防護環為設置在該介電材料堆疊內的一第二連續金屬防護環。該外防護環係以距該第一連續金屬防護環之一第一距離圍繞該第一連續金屬防護環的一第一部分。該外防護環亦以小於該第一距離之一第二距離圍繞該第一連續金屬防護環的一第二部分。該矽橋106的該測試墊係設置在該第一連續金屬防護環的該第二部分與該金屬化結構之間，該測試墊係耦接至該導電接線。
再次參照圖1A，該第一102與第二104毗鄰半導體晶粒係設置在該半導體封裝體基材114上並藉由該矽橋106的該金屬化 結構的該導電接線彼此係電性耦接。在一個具體例中，該第一半導體晶粒102為一記憶體晶粒，以及該第二半導體晶粒104為一邏輯晶粒。該第一半導體晶粒102係接附至該矽橋106的該第一複數個導電墊112A，以及該第二半導體晶粒104係接附至該矽橋106的該第二複數個導電墊112B。在一個具體例中，該矽橋106的該導電接線係電性耦接該第一複數個導電墊112A和該第二複數個導電墊112B。
如上所述，複數個矽橋晶粒可製作在一共同矽晶圓上，其最終需要切割，以提供單一化矽橋晶粒。作為一例子，圖2例示，根據本發明一具體例，上方製作有複數個矽橋晶粒之矽晶圓的一部分的平面圖。
參照圖2，矽晶圓的一部分200包括在該矽晶圓上方的一第一矽橋晶粒202與一第二矽橋晶粒204。一第一金屬防護環206或208係分別圍繞該第一202與第二204矽橋晶粒的主動區域210或212。一第二金屬防護環214或216係分別圍繞該第一金屬防護環206或208。用於各式金屬化零件(feature)，例如電子測試(E-測試)零件的一區域218或220係分別至少被包括罩在該第二防護環214或216之內，以下將更詳細說明。一無金屬劃線222分別將該第一202與第二204矽橋晶粒隔在該第二防護環214或216之外側。需注意的是在圖2中，僅繪示兩個矽橋晶粒。然而，應當理解的是一晶圓或倍縮光罩(reticle)可包括更大數目的矽橋晶粒，其係取決該晶圓或倍縮光罩尺寸及取決於該晶粒尺寸。
在一具體例中，圖2的主動晶粒區域210或212包括全部信號與電力/接地互連，容許無金屬劃線222位在晶粒之間的切割道。作為更詳細的例子，圖3例示，根據本發明一具體例，圖2之雙 重防護環設計的放大佈局，其彰顯製作在雙重防護環結構之內的測試結構。
參照圖3，矽橋晶粒的一部分300包括一內防護環302與一外防護環304。介於防護環302與304之間的一區域306係用於放置所有fab對齊/計量308與E-測試/EM結構310。舉例來說，區域308代表用於fab對齊標記、E-測試墊、晶粒製備模組對齊標記、與金屬虛擬化的空間。區域310代表用於使用E-測試墊測試的所有測試結構的空間，該E-測試墊係用於製程監控，例如線內製程監控。
再次參照圖3，該矽橋晶粒300的一主動區312係包括在該內防護環302之內。一劃線區314(其可為一無金屬地區)係包括在該外防護環304的外側。在一具體例中，該E-測試/EM結構係完全地包含在區域306之內且其等並未跨越該主動區域312。例如雙重防護環302/304可以金屬1/通孔1/金屬2/通孔2/金屬3/通孔3/金屬4(M1/V1/M2/V2/M3/V3/M4)為基礎，以下將連同圖9與10更詳細說明。
再次參照圖3，在一具體例中，此類雙重防護環框設計302/304能達成用於矽橋技術的僅鋸式(saw-only)晶粒單一化製程。該無金屬劃線314的寬度係適用於容許鋸刀切開矽與介電層(例如氧化矽層)，而不接觸銅(Cu)金屬零件。在一具體例中，該內金屬防護環302與該外金屬防護環304為包括在該矽橋晶粒300的主動區312內的電性接線提供密閉式密封。該內金屬防護環302與外金屬防護環304設計亦可避免在劃線區314啟始的裂口蔓延到該矽橋晶粒300的該主動區312。
根據本發明一或多個具體例，以下說明致能矽橋晶粒 線內測試的雙重防護環設計的兩個特定實施例。此類實施例能達成可在製作期間、在矽橋晶粒的主動晶粒區域之內跨結構測試跨層滲漏的E-測試墊。
在一第一具體例中，該內防護環(即最靠近該矽橋晶粒之主動晶粒區域的防護環)係斷裂。感興趣結構係路由至選定的E-測試墊。此外，一第二排的非連續金屬/通孔溝槽係以交錯構形被包括，以補償斷裂的內防護環。此方式增加了裂口在可進入主動區域之前必須蔓延跨越的長度。取決於哪一層路由至該E-測試墊，跨越此類層的測試滲漏可選擇性地在線測試。舉例來說，圖4例示，根據本發明一具體例，致能矽橋晶粒線內測試的雙重防護環設計的第一實施例。
參照圖4，一雙重防護環結構400係以帶有E-測試墊接線的交錯內防護環為基礎，其中該內防護環係斷裂、交錯，而且來自不同層的信號/VSS係路由至測試墊，以用於滲漏測試。該雙重防護環結構400包括一外防護環402、一內防護環404、和介於該外防護環402與該內防護環404之間的一區域406。一劃線區408(其可為一無金屬地區)係在該外防護環402的外側。一主動區410係在該內防護環404的內側。
在一具體例中，內防護環404包括複數個別防護環片段。舉例來說，在一個具體例中，內防護環404包括交錯防護環部分416的兩線412與414。此配置可稱作該內金屬防護環404的複數個別防護環片段係配置在交錯個別防護環片段之兩毗鄰線內。在一例示實施例中，信號1測試墊418被包括在該內防護環404與該外防護環402之間，同時一線420係經由內防護環404之交錯防護環部分416的兩線 412與414使該墊418連接至該主動區410。一信號2測試墊422被包括在該內防護環404與該外防護環402之間，同時一線424係經由內防護環404之交錯防護環部分416的兩線412與414使該墊422連接至該主動區410。一信號3測試墊426被包括在該內防護環404與該外防護環402之間，同時一線428係經由內防護環404之交錯防護環部分416的兩線412與414使該墊426連接至該主動區410。一VSS測試墊430被包括在該內防護環404與該外防護環402之間，同時一線432係經由內防護環404之交錯防護環部分416的兩線412與414使該墊430連接至該主動區410。
在一具體例中，該劃線區408為圍繞該外金屬防護環402、由該介電材料堆疊構成的一無金屬區域。該無金屬區域408係設置成毗鄰該外金屬防護環402並毗鄰該矽橋晶粒之該基材的該周邊。在一個具體例中，該外金屬防護環402為該主動區410的該金屬化結構提供密閉式密封。在一個具體例中，該基材之內並無設置有半導體裝置。在一個具體例中，該基材為一單晶矽基材。
在一第二具體例中，代替斷裂該內防護環，該內防護環的一部分係迴繞到該E-測試墊後方，以提供「連續式」雙重防護環設計，相較於圖4以斷裂內防護環為基礎的的設計。作為一例子，圖5例示，根據本發明一具體例，致能矽橋晶粒線內測試的雙重防護環設計的第二實施例。
參照圖5，一雙重防護環結構500係以「迴繞式」內防護環為基礎，其中該內防護環係斷裂並包繞該測試墊，譬如，以增進密閉式密封，而且來自不同層的信號/VSS係路由至測試墊，以用於滲漏測試。該雙重防護環結構500包括一外防護環502、一內防護環 504。該內防護環504可被描述為一第一連續金屬防護環，帶有介於一區域506與一主動區域510之間的一部分511。然而，為維持連續性，該內防護環504係迴繞到區域506的若干線內測試零件所座落之位置的後方。該外防護環可被描述為一第二連續金屬防護環，其係以距該第一連續金屬防護環504之一第一距離圍繞該第一連續金屬防護環504的一第一部分(於位置511)。該外防護環502係以小於該第一距離之一第二距離圍繞該第一連續金屬防護環的一第二部分(迴繞區域506的部分)。一劃線區508(其可為一無金屬地區)係在該外防護環502的外側。一主動區510係在該內防護環504的內側。
在一個具體例中，電性測試零件係設置在該第一連續金屬防護環的該第二部分504與配置在交錯個別防護環片段516之兩毗鄰線512與514內的複數個別防護環片段516之間(即該電性測試零件係設置在區域506內)。在一例示實施例中，一信號1測試墊518被包括在區域506內，同時一線520係經由交錯防護環部分516的兩線512與514使該墊518連接至該主動區510。一信號2測試墊522被包括在區域506內，同時一線524係經由交錯防護環部分516的兩線512與514使該墊522連接至該主動區510。一信號3測試墊526被包括在區域506內，同時一線528係經由內防護環504之交錯防護環部分516的兩線512與514使該墊526連接至該主動區510。一VSS測試墊530被包括在區域506內，同時一線532係經由交錯防護環部分516的兩線512與514使該墊530連接至該主動區510。
在一具體例中，該劃線區508為圍繞該外金屬防護環502、由該介電材料堆疊構成的一無金屬區域。該無金屬區域508係設置成毗鄰該外金屬防護環502並毗鄰該矽橋晶粒之該基材的該周 邊。在一個具體例中，該內防護環504與該外金屬防護環502的一或二者為該主動區510的該金屬化結構提供密閉式密封。在一個具體例中，該基材之內並無設置有半導體裝置。在一個具體例中，該基材為一單晶矽基材。
根據本發明一具體例，致能矽橋晶粒線內測試的雙重防護環設計將保留一區域，其中e-測試結構在鋸切(單一化)之後仍然存在。也就是，單一化並未破壞該雙重防護環區域。作為一例子，圖6例示，根據本發明一具體例，圖2矽晶圓的一部分的平面圖，其彰顯本案所述的實施例工件。
參照圖6，矽晶圓的一部分200包括在該矽晶圓上方的一第一矽橋晶粒202與一第二矽橋晶粒204。一第一金屬防護環206或208係分別圍繞該第一202與第二204矽橋晶粒的一主動區域210或212。一第二金屬防護環214或216係分別圍繞該第一金屬防護環206或208。用於各式金屬化零件，例如電子測試(E-測試)零件的一區域218或220係分別至少被包括罩在該第二防護環214或216之內，以下將更詳細說明。一無金屬劃線222分別將該第一202與第二204矽橋晶粒隔在該第二防護環214或216之外側。該E-測試墊係完全地被包括在雙重防護環結構之內。據此，涉及鋸刀切穿無金屬地區222的單一化製程係使雙重防護環結構之間的區域保持完整。所產生的單一化晶粒包括鋸切後留在該雙重防護環結構之內的此類E-測試墊。
圖7例示，根據本發明一具體例，用於矽橋晶粒的可能E-測試接線佈局700的截面圖。在例示性佈局700中，一金屬化區域702利用金屬1與金屬3(M1/M3)，以用於VSS接地路由。該金屬化區域702進一步利用金屬2與金屬4(M2/M4)，以用於信號路由。
圖8為，根據本發明一具體例，用於矽橋晶粒的E-測試仿樣800的示意佈局。在例示性仿樣800中，各別E-測試仿樣具有40個E-測試墊，尺度為41.68微米x 49微米的墊尺寸、55.68微米的墊間距(以14微米間隙為基準)。胞室尺寸為2253.2微米x 55微米。在一具體例中，胞室置放是水平的(以晶圓缺口朝下定位為基準)。
應當理解的是雙重防護環結構可由複數層的金屬化結構，例如由複數個交替金屬線與通孔製作。作為一例子，圖9例示，根據本發明一具體例，雙重防護環結構之防護環的截面圖。圖10例示，根據本發明一具體例，雙重防護環結構的截面圖。
集體參照圖9與10，在一具體例中，一半導體結構900(例如矽橋)包括一基材902，該基材上設置有一絕緣層904。該基材具有一周邊906，一最外側部分係繪示在圖10的右手邊。一金屬化結構908係設置在該絕緣層904上。該金屬化結構908包括設置在一介電材料堆疊912內的導電接線910。
一第一金屬防護環914係設置在該介電材料堆疊912內且圍繞該導電接線910。一第二金屬防護環916(僅顯示於圖10)係設置在該介電材料堆疊912內且圍繞該第一金屬防護環914。該介電材料堆疊912的一無金屬區域918係圍繞該第二金屬防護環916(僅顯示於圖10)。該無金屬區域918係設置成毗鄰該第二金屬防護環916並毗鄰該基材902的該周邊906。
在一具體例中，如圖9所示，該第一金屬防護環914或該第二金屬防護環916的至少一者係包含沿著一公共軸線999對齊的垂直堆疊的交替金屬線與通孔。在一個具體例中，該金屬化結構的一最上層包括在該結構上方的第一與第二複數個導電墊，例如圖9顯示 的墊922(儘管，應當理解的是該墊可從該防護環結構省略，即使被包括在主動晶粒區域金屬化內)。在一個此類具體例中，該導電接線係電性耦接該矽橋的一第一複數個導電墊和一第二複數個導電墊。在一個具體例中，該第一與第二複數個導電墊包括具有大於約5微米厚度的銅層。
在一個具體例中，該半導體結構包括金屬零件919，其設置在該介電材料堆疊內、介於該第一金屬防護環914與該第二金屬防護環916之間。此外，E-測試墊920可被包括在該第一金屬防護環914與該第二金屬防護環916之間，如圖10所繪示。在一具體例中，該基材902之內並無設置有半導體裝置。亦即，該矽橋晶粒的主要功能是提供耦接至該矽橋晶粒的兩晶粒之間的本地直接通訊。在一個具體例中，該基材為一單晶矽基材。
儘管上述具體例係指涉藉由矽橋或EMIB彼此耦接的兩顆個別晶粒，但應當理解的是複雜結構亦可受益於本案所述具體例。在一第一例子中，圖11例示，根據本發明一具體例，包括和嵌入式多晶粒互連橋(EMIB)耦接的多個晶粒的半導體封裝體截面圖。參照圖11，該半導體封裝體1100包括一第一晶粒1152(例如一邏輯晶粒中央處理單元，CPU)與一記憶體晶粒堆疊1154。該第一晶粒1152與該記憶體晶粒堆疊1154係譬如藉由熱壓接合(TCB)分別經由該第一晶粒1152與該記憶體晶粒堆疊1154的凸塊1158與1160耦接至EMIB 1156。該EMIB 1156係嵌入一基材(譬如，撓性有機基材)或板子(例如環氧樹脂PCB材料)材料1170。一底層填充材料1199可被包括在該第一晶粒1152與該EMIB 1156/基材1170介面之間並介於記憶體晶粒堆疊1154與該EMIB 1156/基材1170介面之間，如圖11所繪示。在一 具體例中，該EMIB 1156包括一雙重金屬防護環，其被最外部金屬防護環外側的無金屬部分圍繞，同時電性測試零件被罩在該最外部金屬防護環之內，如上所述。
在一第二例子中，圖12例示，根據本發明一具體例，用於共同封裝之高效能計算(HPC)晶粒與高頻寬記憶體(HBM)佈局的封裝體佈局的平面圖。參照圖12，一封裝體佈局1200包括一共同基材1202。一中央處理單元或系統級晶片(CPU/SoC)晶粒1204係被該基材1202連同八個記憶體晶粒1206支撐。複數個EMIBs 1208係藉由C4連接1210橋接記憶體晶粒1206至CPU/SoC晶粒1204。晶粒至晶粒的間隙1212大約為100-200微米。應當理解的是，從俯視角度來看，該晶粒1204與1206係設置在該C4連接1210上方，該C4連接1210係設置在被包括在該基材1202內的該EMIBs 1208上方。在一具體例中，EMIBs 1208的一或多者包括一雙重金屬防護環，其被最外部金屬防護環外側的無金屬部分圍繞，同時電性測試零件被罩在該最外部金屬防護環之內，如上所述。
如上所述，在一具體例中，用於矽橋的基材可為單晶矽基材。在其他具體例中，再就「矽橋」而言，該基材可由一材料的多-或單-晶構成，該材料可包括，但不限於，鍺、矽-鍺或第III-V族化合物半導體材料。在另一具體例中，使用一玻璃基材。
參照關於矽橋技術的以上說明，在一具體例中，一絕緣、介電或層間介電(ILD)材料為下列一者，例如，但不限於，矽的氧化物(譬如，二氧化矽(SiO2))、矽的摻雜氧化物、矽的氟化氧化物、矽的碳摻雜氧化物、本領域習知的各種低-k介電材料，以及其等之組合。該絕緣、介電或層間介電(ILD)材料可藉由習用技術 形成，例如，舉例來說，化學氣相沉積(CVD)、物理氣相沉積(PVD)、或藉由其他沉積方法。
參照關於矽橋技術的以上說明，在一具體例中，互連或導電接線材料係由一或多個金屬或其他導電結構所構成。一常見例子為使用銅線與可或可不包括介於銅與周圍ILD材料之間的屏障層的結構(例如通孔)。如本案所用，術語金屬包括合金、堆疊、和多個金屬的其他組合。舉例來說，該金屬互連線可包括屏障層、不同金屬的堆疊或合金等等。該互連線或導電接線在本領域中有時候亦稱作跡線(traces)、佈線(wires)、線(lines)、金屬、或簡單互連。上文說明的該雙重金屬防護環設計可由如同金屬化結構與導電接線的相同材料製作。
根據本案所述的一或多個具體例，用於矽橋晶粒晶圓的框設計包括，就各顆個別晶粒而言，靠近鋸切區的一第一(外)防護環，其在切割期間提供初始保護。一第二(內)防護環係位在該晶粒邊緣周圍。在單一化製程期間(或之後)蔓延經過該外防護環的一或多個裂口可終結在該內外防護環之間。
如上所述，複數個矽橋晶粒可由一共同晶圓製作。製作複數個矽橋晶粒的方法包括提供上方具有複數個矽橋晶粒的一晶圓。該複數個矽橋晶粒係藉由無金屬劃線互相分開。製作該複數個矽橋晶粒的方法包括藉由鋸切該晶圓的該無金屬劃線而將該複數個矽橋晶粒單一化。根據本發明一具體例，在鋸切期間，該複數個矽橋晶粒係各別受到該雙重金屬防護環保護。在一具體例中，在鋸切之前，在製作的早期階段，該矽橋晶粒可使用包括在一雙重防護環結構內的測試結構進行E-測試。
在一個具體例中，單一化該複數個矽橋晶粒係涉及留下該無金屬劃線的一部分作為各別單一化複數個矽橋晶粒的一部分。在一個具體例中，雙重金屬防護環之該金屬防護環的至少一者在鋸切期間為該複數個矽橋晶粒各者提供密閉式密封。在一個具體例中，裂口係於鋸切該晶圓的該無金屬劃線期間形成。在特定的具體例中，即使在鋸切製程之後，該裂口蔓延經過該雙重金屬防護環的最外部金屬防護環，但未通過該雙重金屬防護環的最內部金屬防護環。此，在一具體例中，具有無金屬最外部區域的雙重金屬防護環設計能達成用於矽橋技術的僅鋸式晶粒單一化製程。
上述具體例-在矽橋晶粒製程中實施時-可提供在總成建立之前先檢測跨層滲漏的更強效的線內方法。本案所述具體例的關鍵效益係藉由在fab線內檢獲跨層滲漏缺失，而增進EMIB矽製程的總體產量，俾使基材廠商及/或客戶接收到已知良好的晶粒。
圖13為根據本發明一具體例的電腦系統1300的示意圖。根據本揭示內容闡述之數個揭示具體例及其等效例的任何例子，所繪示的電腦系統1300(亦稱作電子系統1300)可將具有雙重防護環設計的矽橋具體化。該電腦系統1300可為行動裝置，例如筆記型電腦。該電腦系統1300可為行動裝置，例如無線智慧型手機。該電腦系統1300可為桌上型電腦。該電腦系統1300可為手持式閱讀器。該電腦系統1300可為伺服器系統。該電腦系統1300可為超級電腦或高效能計算系統。
在一具體例中，該電子系統1300為包括一系統匯流排1320的一電腦系統，以電性耦接電子系統1300的各式組件。根據各式具體例，該系統匯流排1320為單一匯流排或匯流排的任何組合。 該電子系統1300包括提供電力給積體電路1310的一電壓源1330。在一些具體例中，該電壓源1330係經由該系統匯流排1320提供電流給該積體電路1310。
根據一具體例，該積體電路1310係電性耦接至該系統匯流排1320並包括任何電路、或電路組合。在一具體例中，該積體電路1310包括可為任何類型的處理器1312。如本案所用，該處理器1312可意指任何類型的電路，例如，但不限於，微處理器、微控制器、圖形處理器、數位信號處理器、或另一處理器。在一具體例中，該處理器1312包括本案所揭示之具有雙重防護環設計的矽橋，或和本案所揭示之具有雙重防護環設計的矽橋耦接。在一具體例中，SRAM具體例係於處理器的快取記憶體找到。可包括在積體電路1310內的其他類型電路為客製電路或特殊應用積體電路(ASIC)，例如用於無線裝置，例如手機、智慧型手機、傳呼機、可攜式電腦、雙向無線電、和類似電子系統的通訊電路1314，或用於伺服器的通訊電路。在一具體例中，該積體電路1310包括晶粒上記憶體1316，例如靜態隨機存取記憶體(SRAM)。在一具體例中，該積體電路1310包括嵌入式晶粒上記憶體1316，例如嵌入式動態隨機存取記憶體(eDRAM)。
在一具體例中，該積體電路1310係互補有後續積體電路1311。有用的具體例包括一雙重處理器1313與一雙重通訊電路1315與雙重晶粒上記憶體1317，例如SRAM。在一具體例中，該雙重積體電路1310包括嵌入式晶粒上記憶體1317，例如eDRAM。
在一具體例中，該電子系統1300亦包括一外部記憶體1340，其繼而可包括適用於特定應用的一或多個記憶體元件，例如 呈RAM形式的主記憶體1342、一或多個硬碟驅動器1344、及/或一或多個驅動器，其管理卸除式媒體1346，例如磁碟、光碟(CDs)、數位可變換光碟(DVDs)、快閃記憶體驅動器、及本領域熟知的其他卸除式媒體。根據一具體例，外部記憶體1340亦可為嵌入式記憶體1348，例如在一晶粒堆疊內的該第一晶粒。
在一具體例中，該電子系統1300亦包括顯示器裝置1350、音頻輸出1360。在一具體例中，該電子系統1300包括例如控制器的輸入裝置1370，其可為鍵盤、滑鼠、軌跡球、遊戲控制器、麥克風、聲音辨識裝置、或輸入資訊至電子系統1300的任何其他輸入裝置。在一具體例中，輸入裝置1370為相機。在一具體例中，輸入裝置1370為數位錄音機。在一具體例中，輸入裝置1370為相機與數位錄音機。
如本案所示，該積體電路1310可以眾多不同具體例實施，根據數個揭示具體例及其等效例的任何例子，其等包括具有一具備雙重防護環設計之矽橋的封裝體基材、電子系統、電腦系統、製作積體電路的一或多個方法，以及，根據本案在各式具體例所闡述之數個揭示具體例及其業界公認之等效例的任何例子，製作電子總成的一或多個方法，該電子總成包括具有一具備雙重防護環設計之矽橋的封裝體基材。根據數個所揭示的具有一具備雙重防護環設計之矽橋的封裝體基材具體例及其等效例的任何例子，元件、材料、幾何、尺度、和操作順序可全部改變，以符合用於嵌入處理器安裝基材之微電子晶粒的特定I/O耦接需求，包括陣列接觸計數、陣列接觸構形。一基礎基材可被包括在內，由圖13的虛線表示。被動裝置亦被包括在內，如同亦繪示於圖13。
本發明之具體例包括用於半導體封裝體之致能矽橋線內測試的防護環設計，以及所產生的矽橋與半導體封裝體。
在一具體例中，一半導體結構包括一基材，該基材上設置有一絕緣層。一金屬化結構係設置在該絕緣層上。該金屬化結構包括設置在一介電材料堆疊內的導電接線。該半導體結構亦包括一第一金屬防護環，該第一金屬防護環係設置在該介電材料堆疊內並圍繞該導電接線。該第一金屬防護環包括複數個別防護環片段。該半導體結構亦包括一第二金屬防護環，該第二金屬防護環係設置在該介電材料堆疊內並圍繞該第一金屬防護環。電性測試零件係設置在該介電材料堆疊內、介於該第一金屬防護環與該第二金屬防護環之間。該電性測試零件係藉由通過該第一金屬防護環的金屬線耦接至該導電接線。
在一個具體例中，該電性測試零件包括用於信號線與用於VSS線的測試墊。
在一個具體例中，該第一金屬防護環的該複數個別防護環片段係配置在交錯個別防護環片段之兩毗鄰線內。
在一個具體例中，該基材具有一周邊，該半導體結構更包含圍繞該第二金屬防護環、由該介電材料堆疊構成的一無金屬區域。該無金屬區域係設置成毗鄰該第二金屬防護環並毗鄰該基材的該周邊。
在一個具體例中，該第二金屬防護環為該金屬化結構提供密閉式密封。
在一個具體例中，該第一金屬防護環或該第二金屬防護環的至少一者係包含沿著一公共軸線對齊的垂直堆疊的交替金屬線與通孔。
在一個具體例中，該金屬化結構的一最上層包含在該結構上方的第一與第二複數個導電墊。
在一個具體例中，該導電接線係電性耦接該第一複數個導電墊和該第二複數個導電墊。
在一個具體例中，該基材之內並無設置有半導體裝置。
在一個具體例中，該基材為一單晶矽基材。
在一具體例中，一半導體結構包括一基材，該基材上設置有一絕緣層。一金屬化結構係設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊內的導電接線。一第一連續金屬防護環係設置在該介電材料堆疊內並圍繞該導電接線。一第二連續金屬防護環係設置在該介電材料堆疊內並以距該第一連續金屬防護環之一第一距離圍繞該第一連續金屬防護環的一第一部分，及以小於該第一距離之一第二距離圍繞該第一連續金屬防護環的一第二部分。電性測試零件係設置在該介電材料堆疊內、介於該第一連續金屬防護環的該第二部分與該金屬化結構之間，該電性測試零件係耦接至該導電接線。
在一個具體例中，該電性測試零件包括用於信號線與用於VSS線的測試墊。
在一個具體例中，該電性測試零件係設置在該第一連續金屬防護環的該第二部分與配置在交錯個別防護環片段之兩毗鄰線內的複數個別防護環片段之間，以及該電性測試零件係藉由通過該複數個別防護環片段的金屬線耦接至該導電接線。
在一個具體例中，該基材具有一周邊，該半導體結構更包含圍繞該第二連續金屬防護環、由該介電材料堆疊構成的一無金 屬區域，該無金屬區域係設置成毗鄰該該第二連續金屬防護環並毗鄰該基材的該周邊。
在一個具體例中，該第一連續金屬防護環與該第二連續金屬防護環的一或二者為該金屬化結構提供密閉式密封。
在一個具體例中，該第一金屬防護環或該第二金屬防護環的至少一者包括係包含沿著一公共軸線對齊的垂直堆疊的交替金屬線與通孔。
在一個具體例中，該金屬化結構的一最上層包含在該結構上方的第一與第二複數個導電墊。
在一個具體例中，該導電接線係電性耦接該第一複數個導電墊和該第二複數個導電墊。
在一個具體例中，該基材之內並無設置有半導體裝置。
在一個具體例中，該基材為一單晶矽基材。
在一具體例中，一半導體封裝體包括一嵌入式多晶粒互連橋(EMIB)，其包括設置在一半導體封裝體基材內的一矽橋。該矽橋包括一矽基材，該矽基材上設置有一絕緣層。該矽橋亦包括設置在該絕緣層上的一金屬化結構，該金屬化結構包括設置在一介電材料堆疊內的導電接線。該矽橋亦包括一內金屬防護環，該內金屬防護環係設置在該介電材料堆疊內並圍繞該導電接線。該矽橋亦包括一外金屬防護環，該外金屬防護環係設置在該介電材料堆疊內並圍繞該第一金屬防護環；以及用於信號線與用於VSS線的測試墊，該測試墊係被至少該外金屬防護環圍繞。該半導體結構亦包括第一與第二毗鄰半導體晶粒，該第一與第二毗鄰半導體晶粒係設置在該半導體封裝體基 材上並藉由該矽橋的該金屬化結構的該導電接線彼此電性耦接。
在一個具體例中，該第一半導體晶粒為一記憶體晶粒，以及該第二半導體晶粒為一邏輯晶粒。
在一個具體例中，該矽橋的該內金屬防護環為一第一金屬防護環，該第一金屬防護環係設置在該介電材料堆疊內並圍繞該導電接線，該第一金屬防護環具有複數個別防護環片段，其中該矽橋的該外防護環為一第二金屬防護環，該第二金屬防護環係設置在該介電材料堆疊內並圍繞該第一金屬防護環，且其中該矽橋的該測試墊係設置在該第一金屬防護環與該第二金屬防護環之間，該測試墊係藉由通過該第一金屬防護環的金屬線耦接至該導電接線。
在一個具體例中，該矽橋的該內金屬防護環為一第一連續金屬防護環，該第一連續金屬防護環係設置在該介電材料堆疊內並圍繞該導電接線，其中該矽橋的該外防護環為一第二連續金屬防護環，該第二連續金屬防護環係設置在該介電材料堆疊內並以距該第一連續金屬防護環之一第一距離圍繞該第一連續金屬防護環的一第一部分，及以小於該第一距離之一第二距離圍繞該第一連續金屬防護環的一第二部分，且其中該矽橋的該測試墊係設置在該第一連續金屬防護環的該第二部分與該金屬化結構之間，該測試墊係耦接至該導電接線。
在一個具體例中，該矽橋的該基材具有一周邊，該矽橋更包含圍繞該外金屬防護環、由該介電材料堆疊構成的一無金屬區域，其中該無金屬區域係設置成毗鄰該外金屬防護環並毗鄰該基材的該周邊。
400‧‧‧雙重防護環結構
402‧‧‧外防護環
404‧‧‧內防護環
406‧‧‧介於外防護環402與內防護環404之間的區域
408‧‧‧劃線區
410‧‧‧主動區
412、414‧‧‧線
416‧‧‧交錯防護環部分
418‧‧‧信號1測試墊
420‧‧‧線
422‧‧‧信號2測試墊
424‧‧‧線
426‧‧‧信號3測試墊
428‧‧‧線
430‧‧‧VSS測試墊
432‧‧‧線

Claims (25)

  1. 一種半導體結構，該半導體結構包含：一基材，該基材具有一絕緣層設置於其上；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一第一金屬防護環，該第一金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線，該第一金屬防護環包含複數個別防護環片段；一第二金屬防護環，該第二金屬防護環被設置在該介電材料堆疊中並圍繞該第一金屬防護環；以及電性測試零件，該電性測試零件係設置於該介電材料堆疊中且在該第一金屬防護環與該第二金屬防護環之間，該電性測試零件係藉由通過該第一金屬防護環的金屬線而與該導電接線耦接。
  2. 如請求項1的半導體結構，其中，該電性測試零件包含用於信號線與用於VSS線的測試墊。
  3. 如如請求項1的半導體結構，其中，該第一金屬防護環的該等複數個個別防護環片段係配置在交錯之個別防護環片段的兩毗鄰線內。
  4. 如請求項1的半導體結構，其中，該基材具有一周邊，該半導體結構進一步包含圍繞該第二金屬防護環的該介電材料堆疊之一無金屬區域，該無金屬區域被設置為毗鄰於該第二金屬防護環並且毗鄰於該基材的該周邊。
  5. 如請求項1的半導體結構，其中，該第二金屬防護環為該金屬化結構提供密閉式密封。
  6. 如請求項1的半導體裝置，其中，該第一金屬防護環或 該第二金屬防護環其中至少一者包含沿著一公共軸線對齊的一垂直堆疊之交錯的數條金屬線及數個通孔。
  7. 如請求項1的半導體結構，其中，該金屬化結構的一最上層包含在該最上層上方的第一複數個導電墊與第二複數個導電墊。
  8. 如請求項7的半導體結構，其中，該導電接線使該第一複數個導電墊與該第二複數個導電墊電性耦接。
  9. 如請求項1的半導體結構，其中，該基材之內並無設置半導體裝置。
  10. 如請求項1的半導體結構，其中，該基材為一單晶矽基材。
  11. 一種半導體結構，該半導體結構包含：一基材，該基材上設置有一絕緣層；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一第一連續金屬防護環，該第一連續金屬防護環係設置在該介電材料堆疊中並圍繞該導電接線；一第二連續金屬防護環，該第二連續金屬防護環係設置在該介電材料堆疊中並且於距該第一連續金屬防護環之一第一距離處圍繞該第一連續金屬防護環的一第一部分，並且於小於該第一距離之一第二距離圍繞處該第一連續金屬防護環的一第二部分；以及電性測試零件，該電性測試零件係設置在該介電材料堆疊中且在該第一連續金屬防護環的該第二部分與該金屬化結構之間，該電性測試零件係與該導電接線耦接。
  12. 如請求項11的半導體結構，其中，該電性測試零件 包含用於信號線與用於VSS線的測試墊。
  13. 如請求項11的半導體結構，其中，該電性測試零件係設置在該第一連續金屬防護環的該第二部分與配置在交錯之個別防護環片段之兩毗鄰線中的複數個個別防護環片段之間，並且其中，該電性測試零件係藉由通過該等複數個個別防護環片段的金屬線而與該導電接線耦接。
  14. 如請求項11的半導體結構，其中，該基材具有一周邊，該半導體結構進一步包含圍繞該第二連續金屬防護環的該介電材料堆疊之一無金屬區域，該無金屬區域係設置成毗鄰於該該第二連續金屬防護環並毗鄰於該基材的該周邊。
  15. 如請求項11的半導體結構，其中，該第一連續金屬防護環與該第二連續金屬防護環其中一者或二者為該金屬化結構提供密閉式密封。
  16. 如請求項11的半導體裝置，其中，該第一金屬防護環或該第二金屬防護環其中至少一者包含沿著一公共軸線對齊的一垂直堆疊之交錯的數條金屬線及數個通孔。
  17. 如請求項11的半導體結構，其中，該金屬化結構的一最上層包含在該最上層上方的第一複數個導電墊與第二複數個導電墊。
  18. 如請求項17的半導體結構，其中，該導電接線使該第一複數個導電墊與該第二複數個導電墊電性耦接。
  19. 如請求項11的半導體結構，其中，該基材之內並無設置半導體裝置。
  20. 如請求項11的半導體結構，其中，該基材為一單晶 矽基材。
  21. 一種半導體封裝體，該半導體封裝體包含：一嵌入式多晶粒互連橋(EMIB)，該嵌入式多晶粒互連橋包含設置在一半導體封裝體基材內的一矽橋，該矽橋包含：一矽基材，該矽基材具有一絕緣層設置於其上；一金屬化結構，該金屬化結構被設置在該絕緣層上，該金屬化結構包含設置在一介電材料堆疊中的導電接線；一內金屬防護環，該內金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線；一外金屬防護環，該外金屬防護環被設置在該介電材料堆疊中並圍繞該第一金屬防護環；以及用於信號線與用於VSS線的測試墊，該測試墊被至少該外金屬防護環圍繞；以及毗鄰之第一半導體晶粒與第二半導體晶粒，毗鄰之該等第一半導體晶粒與該等第二半導體晶粒被設置在該半導體封裝體基材上並藉由該矽橋之該金屬化結構的該導電接線而彼此電性耦接。
  22. 如請求項21的半導體封裝體，其中，該第一半導體晶粒為一記憶體晶粒，並且該第二半導體晶粒為一邏輯晶粒。
  23. 如請求項21的半導體封裝體，其中，該矽橋的該內金屬防護環為一第一金屬防護環，該第一金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線，該第一金屬防護環包含複數個個別防護環片段，其中，該矽橋的該外防護環為一第二金屬防護環，該第二金屬防護環被設置在該介電材料堆疊中並圍繞該第一金屬防護環，並 且其中，該矽橋的該測試墊係設置在該第一金屬防護環與該第二金屬防護環之間，該測試墊係藉由通過該第一金屬防護環的金屬線而與該導電接線耦接。
  24. 如請求項21的半導體封裝體，其中，該矽橋的該內金屬防護環為一第一連續金屬防護環，該第一連續金屬防護環被設置在該介電材料堆疊中並圍繞該導電接線，其中，該矽橋的該外防護環為一第二連續金屬防護環，該第二連續金屬防護環被設置在該介電材料堆疊中並且於距該第一連續金屬防護環之一第一距離處圍繞該第一連續金屬防護環的一第一部分，並且於小於該第一距離之一第二距離處圍繞該第一連續金屬防護環的一第二部分，並且其中，該矽橋的該測試墊被設置在該第一連續金屬防護環的該第二部分與該金屬化結構之間，該測試墊係與該導電接線耦接。
  25. 如請求項21的半導體封裝體，其中，該矽橋的該基材具有一周邊，該矽橋進一步包含圍繞該外金屬防護環的該介電材料堆疊之一無金屬區域，其中，該無金屬區域被設置為毗鄰於該外金屬防護環並且毗鄰於該基材的該周邊。
TW105127892A 2015-10-29 2016-08-30 用於半導體封裝體之致能矽橋線內測試的防護環設計 TWI710070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/058072 WO2017074391A1 (en) 2015-10-29 2015-10-29 Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
WOPCT/US15/58072 2015-10-29

Publications (2)

Publication Number Publication Date
TW201727842A true TW201727842A (zh) 2017-08-01
TWI710070B TWI710070B (zh) 2020-11-11

Family

ID=58631882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127892A TWI710070B (zh) 2015-10-29 2016-08-30 用於半導體封裝體之致能矽橋線內測試的防護環設計

Country Status (4)

Country Link
US (4) US10418312B2 (zh)
CN (1) CN108140615B (zh)
TW (1) TWI710070B (zh)
WO (1) WO2017074391A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670824B (zh) * 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276441B2 (en) * 2017-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Protected chip-scale package (CSP) pad structure
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
EP3688800A4 (en) * 2017-09-29 2021-05-19 INTEL Corporation HORIZONTAL STEP SHIFTING USING INTEGRATED BRIDGE CHIPS
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11538506B2 (en) 2020-07-21 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the semiconductor device
US11658081B2 (en) * 2021-05-21 2023-05-23 Renesas Electronics Corporation Semiconductor apparatus and semiconductor device
CN115394734A (zh) * 2021-05-21 2022-11-25 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法
CN117642857A (zh) * 2021-07-21 2024-03-01 马维尔亚洲私人有限公司 多个芯粒的双密封环和电连接
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998647B2 (ja) * 2004-02-12 2007-10-31 株式会社東芝 半導体チップおよび半導体チップのテスト方法
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
US7518224B2 (en) 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US20070102791A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Structure of multi-layer crack stop ring and wafer having the same
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
US7498667B2 (en) 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
JP2008311455A (ja) 2007-06-15 2008-12-25 Nec Electronics Corp 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ
TWI421996B (zh) * 2008-01-10 2014-01-01 Ind Tech Res Inst 靜電放電防護架構
US8314476B2 (en) * 2010-05-07 2012-11-20 Hynix Semiconductor, Inc. Semiconductor chip and semiconductor wafer
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
US9128123B2 (en) * 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
JP5849478B2 (ja) * 2011-07-11 2016-01-27 富士通セミコンダクター株式会社 半導体装置および試験方法
ITMI20111418A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
JP2013120981A (ja) 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9583406B2 (en) * 2015-03-17 2017-02-28 Infineon Technologies Austria Ag System and method for dual-region singulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670824B (zh) * 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US10978401B2 (en) 2018-03-09 2021-04-13 Unimicron Technology Corp. Package structure
US11476199B2 (en) 2018-03-09 2022-10-18 Unimicron Technology Corp. Package structure

Also Published As

Publication number Publication date
US20190371719A1 (en) 2019-12-05
CN108140615A (zh) 2018-06-08
US10418312B2 (en) 2019-09-17
US20230260884A1 (en) 2023-08-17
US20180226331A1 (en) 2018-08-09
WO2017074391A1 (en) 2017-05-04
US11257743B2 (en) 2022-02-22
US20220130743A1 (en) 2022-04-28
US11676889B2 (en) 2023-06-13
CN108140615B (zh) 2022-01-25
TWI710070B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
US11676889B2 (en) Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
US11626372B2 (en) Metal-free frame design for silicon bridges for semiconductor packages
US20240071884A1 (en) Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
US10600762B2 (en) Apparatuses comprising semiconductor dies in face-to-face arrangements
US9893004B2 (en) Semiconductor interposer integration
US10985125B2 (en) Chip package structure
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
CN103839899A (zh) 半导体封装件及其制法
US7411228B2 (en) Integrated circuit chip and manufacturing process thereof
CN113451230A (zh) 用于包括封装屏蔽件的封装边缘的新型wlcsp可靠性改进