JP2008311455A - 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ - Google Patents

Abstract

【課題】半導体チップのサイズの設計変更に対応できる特性評価用チップを提供する。
【解決手段】ウエハ上に、各々が評価用のＴＥＧを有する単位チップをアレイ状に形成する。単位チップの縦をＡ倍、横をＢ倍（Ａ、Ｂは整数）したものが評価用チップの縦及び横のサイズである。半導体チップのサイズが設計変更された場合、その設計変更後のサイズに合うようにＡ、Ｂの値を変更することにより、半導体チップと同じ大きさの評価用チップを得ることができる。
【選択図】図５

Description

本発明は、耐熱応力性の評価などの半導体装置の評価方法に関する。本発明はまた、評価素子を有する半導体ウエハに関する。

半導体装置の製造において、ウエハ上に半導体チップが形成される。半導体チップは、ダイシングされた後、パッケージに装着されて製品として出荷される。パッケージに組み立てられた製品が出荷後に良好に動作することを保証するために、温度サイクル試験など種々の試験が行われる。

（Ａ）チップコーナーの配置禁止領域
温度サイクル試験において、製品において避けられるべき現象が発生する場合がある。そうした現象の例として、温度変化により生じるパッシベーション膜のクラック及び金属配線スライドの発生が挙げられる。こうした膜クラックや配線スライドは、半導体チップのパッシベーション膜および金属配線と半導体チップの上を覆うモールド樹脂（他の材質の場合もある）との熱膨張率の違いにより熱応力が発生することに起因する。

こうした現象を避けるため、半導体装置のチップコーナーに素子や金属配線の配置を禁止する場合がある。熱応力の分布は、図１に示されるように、半導体チップのセンターから最も離れたチップコーナー領域で最大となる。そのため、チップコーナーへの素子や金属配線の配置を禁止する予防措置を採ることにより、上記現象を避けることができる。この配置禁止領域のサイズは、経験的に決定される。

（Ｂ）評価用ＴＥＧ
パッケージ化された製品が良品であることを保証するために、評価用のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を有する評価チップが用いられる。図２、図３は、ウエハ上に形成される評価チップの例を示す。

評価チップ３は、製品である半導体チップの設計寸法と同じ寸法でウエハ１上に形成される。図２の例では、半導体チップのサイズはＡ×Ｂ（横幅Ａ、縦幅Ｂ）で表される。そのため、こうした半導体チップを評価するための評価チップ３のサイズもＡ×Ｂである。図３の例では、半導体チップのサイズはＣ×Ｂである。そのため、こうした半導体チップを評価するための評価チップ３のサイズもＣ×Ｂである。

半導体チップの設計中のある段階において、パッケージ化したときの特性を検証するために、その段階における半導体チップの設計サイズに合わせた評価チップが形成され、パッケージに搭載される。このパッケージ化された評価チップの特性を評価した結果が良好であることが確認された後で、製品となる半導体チップがパッケージに装着される。

［先行技術文献１］
特許文献１には、樹脂封止型半導体装置の耐熱ストレス性評価方法が記載されている。この文献に記載のＴＥＧパターンは、図４に示されるように、チップの２辺に平行で、且つ、チップの対角線上で直角に屈曲し、チップ端から中心に向って一定間隔１０５でくり返し配線された配線１０１を備える。こうしたＴＥＧチップを用いることにより、パッシベーション膜クラック、金属配線スライドに対する各種要因を定量的且つ体系的に評価することができると記載されている。

［先行技術文献２］
特許文献２には、評価用の素子が複数個設けられた半導体装置において、素子が形成される活性化領域を、格子状に形成されたスクライブ領域にて複数の領域に分離させて画成し、このように画成された複数の領域に１又は２以上のボンディングパッドを配置したことを特徴とする評価用半導体装置が記載されている。
特開平２−１７９４８６号公報 特開平６−５６６３号公報

（Ａ）チップコーナーに配置禁止領域を形成すると、その領域の分、チップサイズを縮小することが妨げられる。そのため、配置禁止領域は、必要最小限であることが望まれる。配置禁止領域のサイズがデータに基づいて定量的に決定されることが望まれる。

（Ｂ）評価チップを用いる場合、評価チップのサイズは半導体チップの設計サイズに合わせて形成される。しかし、半導体チップのサイズは、設計上の都合により変更されることがある。評価チップのサイズを半導体チップの設計に応じて変更できる技術が望まれる。

以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による半導体装置の耐熱応力評価方法は、ウエハ（１）上にアレイ状に配置される複数の単位領域の各々のコーナー領域（４）にテスト用回路（５）を形成するステップと、複数の単位領域を２以上含む所定の形状でグループ化したＴＥＧチップ領域をダイシングすることによりＴＥＧチップ（２）を形成するステップと、ＴＥＧチップ（２）をパッケージに装着して温度サイクル試験を行うステップとを備える。

本発明による半導体ウエハは、基板と、基板上に形成された複数の評価素子（５、６）と、基板上に形成され、それぞれに複数の評価素子のうちの第１評価素子（５）が形成され、単独で組立及び評価可能な複数の単位チップ（２）と、複数の単位チップの各々を囲み、複数の評価素子のうち第１評価素子と同じ構成を有する第２評価素子（６）が形成されたスクライブ線（７）とを備える。
ここで、「単独で組立及び評価可能」とは、その単位チップのみを単独でダイシングして、所定の評価パッケージ等に実装し、その単位チップが備えるパッドを介して、その単位チップ上の前述の評価素子の電気的特性等を評価することができるということである。

本発明により、チップコーナーのレイアウト制限に関するデータをチップサイズに依存した定量的なデータとして得ることが可能になる。その結果、空き領域となっていた製品チップのコーナー領域を有効に活用することが可能になる。

また本発明により、評価対象となる半導体チップの設計サイズが変更されたとき、その半導体の特性を評価するための評価チップを設計しなおす必要がなく、サイズ変更後に適合した評価チップを得ることができる。

以下、図面を参照しながら本発明を実施するための最良の形態について説明する。図５は、実施の第１形態において、ウエハ上に形成される評価チップ（ＴＥＧチップ）を示す。本実施の形態における評価チップ３は、ウエハ１上に形成された単位チップ２を２以上含む所定の形状でグループ化することによって形成される。単位チップ２は、ウエハ１上に、ｘ方向とそれに直交するｙ方向の２方向に沿ってアレイ状に配置される。複数の単位チップ２のサイズは互いに等しいことが好ましい。以下の説明において、単位チップ２のｘ方向のサイズはａ、ｙ方向のサイズはｂと表される。

ａ、ｂはそれぞれ、半導体チップがパッケージ化されたときの特性の評価を行うための評価チップの大きさの数分の１の大きさである。図５の例では、２行３列計６個の単位チップ２が１つの評価チップ３に対応する。即ち、評価チップ３のｘ方向のサイズをＡ、ｙ方向のサイズをＢとすると、Ａ＝３＊ａ、Ｂ＝２＊ｂである。図６は、評価チップ３のサイズの他の例を示す。この例では、２行２列計４個の単位チップ２が１つの評価チップ３に対応する。即ち、評価チップ３のｘ方向のサイズをＣ、ｙ方向のサイズをＢ（図５の例と同じ）とすると、Ｃ＝２＊ａ、Ｂ＝２＊ｂである。

各々の単位チップ２は、４つのコーナー領域を有する。コーナー領域とは、各々の単位チップ２の内部で中心から最も遠い位置の付近、すなわち、ウエハ表面上で四角形の領域を占める単位チップ２の４つの頂点に近い領域を示す。各々の単位チップ２に対して、少なくともいずれかのコーナー領域にＴＥＧが形成される。好ましくは各々の単位チップ２の四隅にＴＥＧが形成される。これらのＴＥＧは、製品となる半導体チップの特性を検証するために、ある程度大きなサイズのセルアレイのトランジスタパターンや抵抗・容量パターンが組み込まれていることが望ましい。すなわち、複数の電極パッドとそれらの間に接続される半導体素子を含む回路が形成される程度の大きさであることが望ましい。

単位チップ２は、単独で組立及び評価可能である。すなわち、各々の単位チップ2を単独でダイシングして、所定の評価パッケージ等に実装し、その単位チップ2が備えるパッドを介して、その単位チップ２上に形成される評価素子（後述の評価素子５）の電気的特性等を評価することができる。

図７は、単位チップ２のコーナー領域を示す。各々の単位チップ２はスクライブ線７に囲まれている。コーナー領域４はスクライブ線７に隣接する。単位チップ２のコーナー領域４にはＴＥＧが形成されている。図７にはＴＥＧを構成する評価素子５が描かれている。このように評価素子５が形成された単位チップ２のコーナー領域４は、また評価チップ３のコーナー領域ともなる。

このような評価チップ３は、半導体装置の設計・製造において、次のように使用される。まず、半導体チップの設計が開始される。設計のある段階において、半導体チップのサイズの設計値が、図６の説明において使用したＢとＣを用いてＣ＊Ｂ（ｘ方向にＣ、ｙ方向にＢ）で表されたとする。

この設計段階における半導体チップの特性を評価するためには、単位チップ２が形成されたウエハ１を、２行２列の単位チップ２を含む領域を単位としてダイシングすることにより、半導体チップと同サイズの評価チップ３を形成すればよい。

半導体チップのサイズは、必要に応じて設計変更されることがある。例えば、半導体チップのサイズの設計値が、Ｃ＊Ｂから、図５の説明において使用したＡとＢを用いてＡ＊Ｂに変更されたとする。

この場合、設計変更された後の半導体チップの特性を評価するためには、単位チップ２が形成されたウエハ１を、３行２列の単位チップ２を含む領域を単位としてダイシングすることにより、半導体チップと同サイズの評価チップ３を形成すればよい。

すなわち、評価チップ３のサイズは単位チップ２のサイズの整数倍で指定できるので、下記のＸサイズおよびＹサイズの組み合わせの範囲で評価チップ３のサイズを選択できる。
評価チップＸサイズ＝単位チップＸサイズ×整数
評価チップＹサイズ＝単位チップＹサイズ×整数
従って、評価チップ３を再設計すること無く、評価チップ３のサイズを変更できる。

さらに、第１の縦横サイズの評価チップ３をウエハ１から切り出した後で、半導体チップの設計が変更されたとき、その設計変更に応じて、第２の縦横サイズの評価チップ３をそのウエハ１からさらに切り出すことにより、ひとつのウエハ１から異なるサイズの評価チップ３を形成することも可能である。

こうして形成された評価チップ３が評価対象のパッケージに載せられ、評価素子５を含むＴＥＧにボンディング配線が接続されて、評価用パッケージが形成される。この評価用パッケージを用いて、さまざまな試験、たとえば温度サイクル試験が行われる。また、温度サイクル試験の前後に評価パターン（ＴＥＧ）の電気的特性が測定され、温度サイクル試験前後の特性の差異が比較及び確認される。更に、温度サイクル試験後にパッケージを開封し、チップ表面の観察を行うことにより、パッシベーション膜のクラックや金属配線スライドの有無及びスライドの程度が確認される。

図８は実施の第２形態における単位チップ２のコーナー付近を、図９はその単位チップ２によって構成される評価チップ３の一部を示す。この実施の形態においては、実施の第１形態の構成に加えて、単位チップ２のコーナー領域４に隣接するウエハ１上に設定されるスクライブ線７（ダイシング工程においてスクライブが施されるための領域としてチップ間に設定される線）に評価素子６が形成される。この評価素子６は、耐熱応力性を評価するための評価パターンを構成する。この評価パターンとして、トランジスタや抵抗素子または金属配線が単位チップ２の中心に対して対称に配置される。もしくは、各々の単位チップ２の４コーナーの付近に配置される。図９には、一の評価チップ３に隣接する評価素子６と、ウエハ１上でそれに隣接する他の評価チップ３に隣接する評価素子６とが描かれている。評価素子６は、ある単位チップ２、その単位チップ２を囲むスクライブ線７、そのスクライブ線７を挟んでに配置された他の評価素子２に、一定の間隔で配置されていることが望ましい。

このような単位チップ２及び評価素子５、６が形成されたウエハ１が、実施の第１形態と同様に、製品となる半導体チップの設計寸法に合わせてダイシングされる。ダイシングによって切り出された評価チップ３は、その内側の単位チップ２の縁部に形成された評価素子５、６を有する。このダイシングされないスクライブ線７に形成されている評価素子５、６を用いて、隣接した素子間の特性ばらつきや特性ばらつきの差を評価することができる。また、温度サイクル試験を行って、このような位置の評価素子５、６を用いて温度サイクル試験前後の特性の差や特性ばらつきの差を評価することも可能である。

さらに、ダイシング後に、評価チップ３のコーナー領域に位置する評価素子５と、ダイシングされないスクライブ線７に位置する評価素子、たとえば評価素子５の中央付近に位置する単位チップ２の評価素子５、６との特性差を温度サイクル試験の前後で評価することにより、熱応力の分布に依存した特性変動を評価することができる。

なお、ここまでは熱応力評価を例として記載してきたが、本願発明の複数の単位チップ及びその単位チップに挟まれたスクライブで構成された評価用チップを応用すれば、様々な評価が可能となる。たとえば、評価チップを本チップに対して大きく作成する。そして、本チップの配線抵抗やＴｒ特性のばらつきなどの面積依存を強く有する特性評価を加速的に実施することも可能となる。

チップ中心からの距離と熱応力分布の関係を示す。 ウエハに形成された評価チップを示す。 ウエハに形成された評価チップを示す。 評価チップのコーナーを示す。 ウエハ上の単位チップと評価チップの関係を示す。 ウエハ上の単位チップと評価チップの関係を示す。 単位チップのコーナーを示す。 単位チップのコーナーを示す。 評価チップの外周を示す。

符号の説明

１ ウエハ
２ 単位チップ
３ 評価チップ
４ コーナー領域
５ 評価素子
６ 評価素子
７ スクライブ線
１０１ 金属配線
１０５ 配線間隔

Claims (11)

1. ウエハ上にアレイ状に配置される複数の単位領域の各々のコーナー領域にテスト用回路を形成するステップと、
   前記複数の単位領域を２以上含む所定の形状でグループ化したＴＥＧチップ領域をダイシングすることによりＴＥＧチップを形成するステップと、
   前記ＴＥＧチップをパッケージに装着して温度サイクル試験を行うステップ
   とを具備する半導体装置の耐熱応力評価方法。
2. 請求項１に記載の半導体装置の耐熱応力評価方法であって、
   更に、半導体チップの回路設計を行うステップと、
   前記回路設計に応じて前記所定の形状を設定するステップ
   とを具備する半導体装置の耐熱応力評価方法。
3. 請求項１又は２に記載の半導体装置の耐熱応力評価方法であって、
   前記テスト用回路は、前記複数の単位領域の各々の４隅に形成される
   半導体装置の耐熱応力評価方法。
4. 請求項１から３のいずれか１項に記載の半導体装置の耐熱応力評価方法であって、
   前記テスト用回路は、半導体素子と、第１のパッドと、前記半導体素子を介して前記第１のパッドに接続された第２のパッドとを含む
   半導体装置の耐熱応力評価方法。
5. 請求項１から４のいずれか１項に記載の半導体装置の耐熱応力評価方法であって、
   前記複数の単位領域はダイシングにおいてスクライブされるスクライブ領域によって互いに仕切られ、
   更に、前記スクライブ領域にスクライブ領域テスト用回路を形成するステップと、
   前記ＴＥＧチップをパッケージに装着して、ダイシングの後で残った前記スクライブ領域テスト用回路について温度サイクル試験を行うステップ
   とを具備する半導体装置の耐熱応力評価方法。
6. 基板と、
   前記基板上に形成された複数の評価素子と、
   前記基板上に形成され、それぞれに前記複数の評価素子のうちの第１評価素子が形成され、単独で組立及び評価可能な複数の単位チップと、
   前記複数の単位チップの各々を囲み、前記複数の評価素子のうち前記第１評価素子と同じ構成を有する第２評価素子が形成されたスクライブ線
   とを具備する半導体ウエハ。
7. 請求項６に記載された半導体ウエハであって、
   前記複数の単位チップから選択される複数の被選択単位チップが前記スクライブ線を介して隣接する第１単位チップと第２単位チップとそれらの間の前記スクライブ線に所定の方向に並んで配置された
   半導体ウエハ。
8. 請求項７に記載された半導体ウエハであって、
   前記複数の評価素子は前記所定の方向に一定の間隔で配置された
   半導体ウエハ。
9. 前記複数の単位チップのサイズは互いに等しい
   半導体ウエハ。
10. 請求項６に記載された半導体ウエハを提供するステップと、
    前記半導体ウエハをダイシングして前記複数の単位チップのうち２以上の単位チップからなる評価用チップを製造するステップと、
    前記評価用チップを前記半導体パッケージに実装するステップ
    とを具備する半導体の組み立て方法。
11. 請求項１０に記載された半導体の組み立て方法であって、
    更に、前記評価用チップが形成された前記半導体ウエハをダイシングして、前記複数の単位チップのうち２以上であり前記評価用チップが含む前記単位チップの数とは異なる数の単位チップからなる他の評価用チップを製造するステップ
    を具備する半導体の組み立て方法。

Images