CN117410258A - 半导体器件和凸块布置方法 - Google Patents

半导体器件和凸块布置方法 Download PDF

Info

Publication number
CN117410258A
CN117410258A CN202310616062.4A CN202310616062A CN117410258A CN 117410258 A CN117410258 A CN 117410258A CN 202310616062 A CN202310616062 A CN 202310616062A CN 117410258 A CN117410258 A CN 117410258A
Authority
CN
China
Prior art keywords
electrode region
bump
region
bumps
bump pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310616062.4A
Other languages
English (en)
Inventor
坂本和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN117410258A publication Critical patent/CN117410258A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供具有放大的凸块间距的放置区域，同时在凸块处理中避免底部填充胶空隙生成的风险。凸块的数目没有被改变，但是在中央处的凸块间距在干燥方向上与倒装芯片处理的干燥方向平行布置，并且制作了n行被放大+b(μm)凸块间距的布置区域，并且芯片区域被精细地调整。根据发明，相对于焊料清理之后的干燥空气方向，针对在中央部分中平行于空气产生的最小凸块放大区域，干燥空气的功率没有改变。

Description

半导体器件和凸块布置方法
背景技术
本发明涉及以倒装芯片连接的半导体器件的凸块布置方法。
发明的背景
在具有图案化导电层的封装基板上安装半导体元件的一种方法是倒装安装方法。通过这样的倒装芯片安装方法，在安装半导体元件的情况下，使半导体元件中称为凸块的突出电极朝向包括凸块的表面放置到封装基板，凸块的半导体层和基板被安装以直接地或经由导电材料电连接。例如，在图1中，多个凸块2布置在半导体芯片1中，各种元件经由凸块2(封装基板1的角落部分、多个模拟宏3、多个I/O区域4和多个DDRIO+宏5，在半导体芯片内的各种模块6)而连接。
下面列出了公开的技术。
[专利文档1]日本未审查专利申请公布第1993-062978号
[专利文档2]日本未审查专利申请公布第2014-179433号
[专利文档3]日本未审查专利申请公布第2001-345347号
[专利文档4]日本未审查专利申请公布第2000-260792号
[非专利文档1]大野雄二(ohno Yuji)和其他5人，“通过使用精细间距的与无铅在可靠性上兼容的区域阵列类型倒装芯片的影响”，MES 2011，2011年9月，p.169-172
专利文档1涉及一种无需破坏传统的多个焊盘布局规则的倒装芯片，并且目的在于通过提高焊盘或凸块的布置密度来改善生产率，同时改善作为半导体芯片的功能。针对该目的，所有的信号输入和输出端子焊盘被集中在半导体芯片的一侧，以及在倒装芯片中焊盘以相同形状的凸块而形成、相应凸块形成多个圆形形状，公开了以相同间距的交错格栅形状布置的配置的技术。
专利文档2公开了用于改善半导体器件中微型凸块的凸块密度的技术，具体地，包括位于设置在半导体芯片的一个表面上的凸块区域中的多个微型凸块，多个微型凸块针对在其中布置了多个微型凸块的多个凸块行、邻近凸块行之间的间距、相同的凸块行，以交错格栅布置。其被布置以区分所布置的邻近微型凸块之间的间距。
专利文档3公开了涉及可以以预定间距进行树脂密封并且可以安装在区域布置中的连接结构和引脚布置的技术。本技术的特征，在穿过是区域阵列的连接部分的中心而切割横截面、一个连接部分的横截面区域为S1、邻近连接部分的间隙的横截面区域为S2、纵向连接部分的数目为N1、以及横向连接部分的数目为N2时，即使S1等于或大于S2，N1/N2等于或大于S1/S2，也从横向连接部分出现的一侧封装树脂。
专利文档4公开了一种倒装芯片类型半导体器件，其具有连接部分的较高可靠性，并且能够在短时间内终止用于底部填充胶形成的树脂材料的填充。具体地，在线路板的一侧上芯片面朝下地安装，经由焊料凸块电连接，芯片和线路板之间的平均间隙高度从布置间距的变化量来计算，并且凸块间隙高度的特征在于被设置为一个值。
另一方面，已经在很多应用中使用的非专利文档1公开了区域阵列倒装芯片接合技术(被称为C4(可控塌陷芯片连接))，倒装芯片的凸块间距通过使用不同底部填充胶树脂而变得越来越精细来成为研究对热循环应力的可靠性性能的内容。其已经在阵列倒装芯片的实验研究中报告过。
发明内容
在专利文档1和2中，可以通过以交错格栅的形状以最小间距布置凸块来降低芯片尺寸，并且通过增加凸块的数目来实现多功能。在专利文档3中，虽然公开了纵向和水平尺寸的不同格栅形状的凸块布置，但是以凸块和凸块的数目的均匀间距最小化了凸块间距。在专利文档4中，然而凸块尺寸限定了凸块间距和芯片封装基板高度之间的关系，凸块间距假定了均匀间距。
在常规半导体器件的生产开发中，在初始阶段中，如专利文档1和2所公开的技术中，以及半导体芯片的内部区域的区域估计尺寸，在最小间距交错格栅处的凸起其已经通过布置的方法确定了芯片区域。
然而，在生产开发的结束处，由于例如性能改善的要求，可能增加图1中的设置在半导体芯片内的一些模块(例如，模块(B))的尺寸。作为这样的模块尺寸放大的对策，如图2中所示，在保持最小凸块间距而不改变凸块的数目时，通过将不影响产品的特性的I/O区域4(例如，I/O区域1)移动到芯片角落侧来调整芯片尺寸。
另一方面，影响产品的特性的区域(例如模拟宏-3和DDRI/O+宏-5)不能朝着芯片角落移动，导致了死空间7和无法有效使用的较低安装区域。此外针对移动到芯片角落侧的I/O区域4，有必要重新设计凸块端子和I/O单元端子之间的连接或重新提取用于表征的实际负荷。
另一方面，伴随着封装基板和倒装芯片的接合方法，在焊料接合之后清理芯片和封装基板之间的焊剂，在芯片和封装基板之间注入密封树脂(底部填充胶)的方法被知晓。如在非专利文档1中所公开的，在倒装芯片接合的处理步骤中，在凸块布置中出现非连续部分时，生成底部填充胶空隙，存在空隙生成部分的结点在使用环境降低期间被剥离的问题。
特别地，在芯片和封装基板之间注入密封树脂(底部填充胶)的方法中，焊料接合之后的芯片和封装基板之间的焊剂清理、漂洗和干燥，作为干燥处理，已经从生产成本和吞吐量的视点选择了热空气干燥方法。在该干燥处理中，在凸块间距的非连续部分位于干燥空气的背风侧上时，干燥空气的压力降低，尤其是干燥空气的出口侧上的凸块的周围未被充分干燥，存在生成水渍的情况。在生成水渍时，在后续的密封树脂(底部填充胶)注入处理中，水渍部分的附着度将会降低，在实际使用环境中剥离的现象已经被知晓。
从本说明书和附图的描述，其他目的和新颖特征将变得明显。
根据实施例，半导体器件在不改变凸块的数目的情况下，封装基板的中央部分的凸块间距在平行于在倒装芯片处理中干燥时的干燥空气方向，使得产生凸块间距被放大预定尺寸的布置区域。这使微调芯片区域成为可能。此外，无需改变用于封装基板中的I/O区域和模拟宏的凸块与I/O区域和模拟宏之间的布局关系。
根据一个实施例，相对于焊剂清理之后的干燥空气方向，用于产生最小凸块放大区域的封装基板的中央部分平行于干燥空气，因而不会改变干燥空气的压力。因此，避免在凸块处理中发生底部填充胶空隙的风险是可能的。
附图说明
图1是根据现有技术的用于解释区域调整方法的图示。
图2是根据现有技术的用于解释区域调整方法的问题的图示。
图3是根据第一实施例的用于解释区域调整方法的图示。
图4是根据第一实施例的凸块布置放大流程。
图5是根据第一实施例的示出了区域调整之前凸块布置的示例的图示。
图6是根据第一实施例的示出了区域调整之后凸块布置的示例的图示。
图7是根据第二实施例的用于解释区域调整方法的图示。
图8是根据第三实施例的用于解释区域调整方法的图示。
图9是示出了在将特定侧作为左侧的情况下，凸块坐标计算方法的图示。
具体实施方式
在下文中，将参考附图详细描述根据实施例的数据处理设备。在说明书和附图中，相同或相应形式的元件用相同的附图标号来表示，并且省略其重复描述。在附图中，为了便于描述，可以省略或简化配置。此外，实施例的至少一些可以任意地与彼此组合。
(第一实施例)
图3是示出了第一实施例中执行凸块布置放大之后，半导体芯片1的布置示例的图示。放大之前的半导体芯片1在X方向上的尺寸是X(μm)，凸块间距区域是均匀的凸块间距，将描述在X方向上扩大1(μm)的半导体芯片1的情况。在不改变凸块的数目的情况下，在中央部分中提供了相对于倒装芯片处理的干燥期间的干燥空气方向8，具有放大的凸块间距的凸块间距B区域。在凸块间距B区域中，针对凸块的n行，凸块间距被放大b(μm)，因此精细地调整了芯片区域。顺便提及，设置了模拟宏3的区域和I/O区域的凸块间距没有被改变，还假定相应布置关系没有被改变。
分别地，在图4中示出了根据第一实施例的凸块布置放大流程，在图5中示出了凸块布置放大之前凸块布置的示例，并且图6示出了凸块布置放大之后的布置的示例。
如图5中所示，在开发的早期阶段中，首先，凸块间距以根据凸块处理规则中的凸块间距规则的最小间距被布置成交错格栅。例如，针对130(μm)凸块间距规则，在X和Y方向上的凸块布置A可以是92(μm)(凸块间距规则＝交错格栅凸块间距*)。凸块和芯片边界之间的空间e也由处理规则确定。在开发的初始阶段期间，芯片尺寸和凸块的数目根据设置在半导体芯片内部的电路规模的面积估计与最小凸块间距之间的关系来确定。在第一实施例中，X方向上凸块阵列的数目为m，最小凸块间距为A，根据凸块和芯片边界的空间e，半导体芯片的X方向尺寸变为mA+2e。在Y方向上的尺寸也可以以如X方向的相同的方式计算。
此外，如果安装了影响模拟宏3中的特性的区域(例如，用于以较高的速度传输和接收信号的收发器电路)或由凸块层形成的元件(例如，通常由凸块中使用的铝层所形成的线圈或电感器)，则可能会发生在模拟宏3中发生的凸块省略。具有不同间距凸块的宏侧被放置在干燥空气方向的入口处以使焊料清理之后的干燥空气的压力不改变。
在这之后，随着开发进行，由于针对系统的进一步提速和附加功能的需求，可能要求封装基板内部的模块的区域调整。作为再一次区域试算的结果，如图6中所示，在决定保持凸块的数目的同时调整区域时，通过在芯片中央部分提供n-行*b(μm)间距的区域来扩大区域。放大的区域被布置为使得平行于焊料清理之后的干燥空气方向。顺便提及，用于放大的b(μm)也由凸块处理规则确定。
在扩大区域时，如果凸块间距B区域在芯片的中央以垂直于干燥空气方向的方向产生，或如果局部地产生具有2A间距或更大间距的凸块间距区域，则干燥空气的压力改变，并且其导致底部填充胶空隙。
在产生n行的凸块间距B区域时，X方向上的芯片尺寸变为mA+2e+nb(为了保持凸块计数，nb<2A)。例如，如果以b＝23(μm)产生8行的凸块间距B区域，则在开发的初始阶段处，针对X方向上的尺寸mA+2e，尺寸被放大184(μm)。如果nb超过2A，则期望在添加两行的凸块之后审查芯片尺寸。
根据如图4中所示的凸块布置放大流程，将描述用于估计芯片尺寸的方法。
在开始估计芯片尺寸时，首先检查X方向上的尺寸是否为“mA+2e”(m：X方向上凸块阵列的数目，A：最小凸块间距)(步骤S401)。作为检查的结果，如果是，则完成估计并且确定芯片尺寸。另一方面，如果否，则要求核心区域的附加扩大，并且然后检查X方向上的附加尺寸数量是否为“nb≥2×A(n：X方向上附加凸块阵列的数目，b：放大的凸块间距)”(步骤S402)。作为检查的结果，如果是，则对其复查以添加两行的凸块(步骤S404)，并且检查复查的结果(返回步骤S401)。另一方面，如果否，则检查外围凸块的模拟布置(步骤的S403)。在该情况下，中央部分的放大的间距量：b(μm)，中央部分放大的间距数目：n<2A/b(n：偶数)。作为这样的确认的结果，完成估计并且确定芯片尺寸。
(第一实施例的效果)
根据第一实施例中的凸块间距布置方法，
(1)在执行区域的调整时，不必移动设置在凸块间距区域A中的特性上敏感的I/O区域或模拟宏，不会发生不能有效使用的较低安装区域、死空间或区域。
(2)如图3中所示，通过中央部分中凸块间距放大的区域对策来保持I/O布置和凸块之间的关系是可能的，并且随着区域扩大，AC特性和ESD击穿电压不会恶化。
(3)由于最小间距放大区域在中央部分相对于干燥空气方向而制成，因此在焊料清理之后，不会发生干燥空气的压力变化，并且可以采取根据底部填充胶空隙的缺陷对策。
(4)封装基板的重新设计工时较小，因为其变为产生芯片中央部分的放大的区域而不增加凸块的数目。此外，由于放大的芯片中央部分是均匀并且最小间距的，因而在位于半导体芯片和封装基板的连接部分处的凸块中所生成的压力分布也变得均匀。因此，也可以保证在封装基板上安装芯片之后的平坦程度与传统的程度相同。
(第二实施例)
将参考图7描述第二实施例中的凸块布置方法。
在第一实施例中，针对半导体芯片1中模拟宏等没有布置在干燥方向的迎风侧的中央部分中的情况，描述了区域扩大方法。另一方面，在第二实施例中，将针对半导体芯片1中、干燥空气方向的迎风侧的中央部分存在期望保持模拟宏等的凸块间距最小的区域的情况，来描述区域放大方法。在该情况下，在要求最小间距的部分的左或右侧、或两侧上，利用最小间距来产生放大的区域。
首先，在要求区域扩大时，首先根据图4中所示的凸块放置扩大流程来估计芯片尺寸。在确定凸块间距B区域之后，根据模拟宏的布置来确定如何在半导体芯片1的干燥方向的迎风侧的中央部分中放置凸块间距区域。具体地，如图7中所示，在中央部分中放置凸块间距B区域，针对布置模拟宏3的区域的周围来放置凸块间距B区域以避开模拟宏区域。
顺便提及，在凸块间距B区域和凸块间距A区域的边界部分中存在多于2间距(2A)的空间时，期望添加凸块来减少非连续部分，从而遵守最小间距规则。
在半导体芯片中，作为提供不同间距的放大的区域以使得在存在不希望移动的区域(例如模拟宏区域)时避免它的结果，由于不同间距的放大的区域作为整体被提供在干燥空气方向上，因此即使在干燥方向的迎风侧上生成了非连续部分，倒装芯片处理的干燥空气方向的入口也几乎没有干燥空气的压力变化。因此，不会出现干燥之后的水渍，并且可以防止在底部填充胶涂层和固化之后附着力降低和剥离的发生。
此外，通过在凸块间距(例如模拟宏)期望保持最小的区域的两侧或一侧扩大凸块布置，调整芯片尺寸而不改变凸块布置(例如模拟宏或高速I/O)是可能的。
(第三实施例)
将参考图8描述第三实施例。
在第一实施例和第二实施例中，已经描述了在半导体芯片的X方向上扩大尺寸的方法。另一方面，在第三实施例中，将在不仅有必要放大在X方向上的尺寸，还有必要放大Y方向上的尺寸的情况下，给予区域放大方法的描述。如图8中所述，首先针对X方向上的尺寸扩大，根据图4中所示的凸块布置放大流程，估计芯片尺寸以确定凸块间距B区域的布置。此时，如第二实施例中，可以考虑不希望移动的区域而布置凸块间距B区域。接下来，为了在Y方向上提供凸块间距C区域，凸块间距C区域将从干燥空气方向的迎风侧被布置。
如果在模拟宏的较低侧上剩余的空间变为2间距或更多，为了不使凸块之间的空间尽可能多地不连续，则期望添加凸块以使凸块间距遵守最小间距规则。
由于区域扩大的调整在干燥空气方向上的迎风侧上执行，因而在保持倒装芯片连接中的可靠性的同时，不仅在X方向上还在Y方向上容易地调整芯片尺寸是可能的。
(修改的实施例)
在图9中示出了左侧在干燥方向上迎风时的凸块布置的示例。
将描述在干燥空气方向8变为半导体芯片1的左侧的情况下，针对区域扩大而提供凸块间距B区域和凸块间距C区域的情况。即使在左侧上存在干燥方向上的迎风侧，区域扩大的区域也以如第一到第三实施例中上侧是特定侧的相同的方式布置。此时，凸块布置可以如下来计算：
(1)凸块间距A区域：假定凸块间距是处理规则最小间距pmin2＝pxa2+pya2(μm)(可以pxa≠pya)
(2)凸块间距B区域：竖直方向上从左侧的中央部分根据处理规则扩大到pya(μm)
(3)凸块间距C区域：可能存在从特定侧到X方向C(μm)的凸块冲压或非连续凸块布置。此外，d、m，n限定为整数，在图9中的凸块间距B区域的左中央部分作为起始点时，第m列、第n行的凸块坐标为(X，Y)
(4)凸块间距A区域：m≥0，|n|≥|d|，(pxa2+pya2)＝pmin2)，XAm＝pxa*m，YAn＝pyb*d+pya×(n-d)
(5)凸块间距B区域：m≥0，|n|＜|d|，XBm＝pxa*m，YBn＝pyb×n
由于凸块间距C区域是凸块可提取或允许非连续间距的，因此应当使用特定于每个凸块的坐标。
虽然已经基于实施例具体描述了本发明人做出的发明，但本发明不限于上述实施例，并且毫无疑问地，在不偏离其主旨的情况下可以进行各种修改。

Claims (12)

1.一种半导体器件，包括：
电极区域，设置在半导体芯片的表面上，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域，第二电极区域以及第三电极区域，
所述第二电极区域设置在所述电极区域的中央部分中，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
2.根据权利要求1所述的半导体器件，
其中所述第二凸块间距比所述第一凸块间距更宽。
3.根据权利要求1所述的半导体器件，
其中所述第二电极区域沿着在所述半导体器件的制造过程中的干燥步骤中所使用的干燥空气的方向布置。
4.一种半导体器件，包括：
电极区域，设置在半导体芯片的表面上，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域、第二电极区域，第三电极区域以及第四电极区域，
所述第四电极区域的中心线和所述第二电极区域的中心线设置在所述电极区域的中央部分中以使彼此不重叠，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域和所述第四电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
5.根据权利要求4所述的半导体器件，
其中所述第二凸块间距比所述第一凸块间距更宽。
6.根据权利要求4所述的半导体器件，
其中所述第二电极区域和所述第四电极区域沿着在所述半导体器件的制造过程中的干燥步骤中所使用的干燥空气的方向布置。
7.一种半导体器件，包括：
电极区域，设置在半导体芯片的表面上，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域、第二电极区域，第三电极区域以及第四电极区域，
所述第二电极区域设置在所述电极区域的中央部分中，
所述第四电极区域垂直于所述第一电极区域和所述第二电极区域和所述第三电极区域设置，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域和所述第四电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
8.根据权利要求7所述的半导体器件，
其中所述第二凸块间距比所述第一凸块间距更宽。
9.根据权利要求8所述的半导体器件，
其中所述第二电极区域沿着在所述半导体器件的制造过程中的干燥步骤中所使用的干燥空气的方向设置，
所述第四电极区域垂直于所述干燥空气的所述方向设置。
10.一种制造半导体器件的方法：
所述半导体器件具有设置在半导体芯片的表面上的电极区域，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域、第二电极区域和第三电极区域，
所述第二电极区域设置在所述电极区域的中央部分中，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
11.一种制造半导体器件的方法：
所述半导体器件具有设置在半导体芯片的表面上的电极区域，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域、第二电极区域，第三电极区域以及第四电极区域，
所述第四电极区域的中心线和所述第二电极区域的中心线设置在所述电极区域的中央部分中以使彼此不重叠，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域和所述第四电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
12.一种制造半导体器件的方法：
所述半导体器件具有设置在半导体芯片的表面上的电极区域，并且多个凸块以交错格栅的形式布置在所述电极区域中，
其中所述电极区域具有第一电极区域、第二电极区域，第三电极区域以及第四电极区域，
所述第二电极区域设置在所述电极区域的中央部分中，
所述第四电极区域垂直于所述第一电极区域和所述第二电极区域和所述第三电极区域设置，
指示在所述第一电极区域和所述第三电极区域中设置的多个凸块的布置间隔的第一凸块间距、与指示在所述第二电极区域和所述第四电极区域中设置的多个凸块的布置间隔的第二凸块间距不同。
CN202310616062.4A 2022-07-13 2023-05-29 半导体器件和凸块布置方法 Pending CN117410258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/864,038 US20240021557A1 (en) 2022-07-13 2022-07-13 Semiconductor device and bump arrangement method
US17/864,038 2022-07-13

Publications (1)

Publication Number Publication Date
CN117410258A true CN117410258A (zh) 2024-01-16

Family

ID=89496784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310616062.4A Pending CN117410258A (zh) 2022-07-13 2023-05-29 半导体器件和凸块布置方法

Country Status (2)

Country Link
US (1) US20240021557A1 (zh)
CN (1) CN117410258A (zh)

Also Published As

Publication number Publication date
US20240021557A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
KR100904956B1 (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
US8456025B2 (en) Semiconductor chip having staggered arrangement of bonding pads
KR101604060B1 (ko) 리드프레임 인터포저를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US9087822B2 (en) Semiconductor device
US8927987B2 (en) Semiconductor device including external connection pads and test pads
WO2020066797A1 (ja) 半導体集積回路装置および半導体パッケージ構造
US20110316162A1 (en) Integrated circuit packaging system with trenches and method of manufacture thereof
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
US9190378B2 (en) Semiconductor chip and semiconductor device
CN103579208A (zh) 三维集成电路及其制作方法
JP5056085B2 (ja) 電子部品の実装構造
US20230154868A1 (en) Semiconductor devices with reinforced substrates
CN117410258A (zh) 半导体器件和凸块布置方法
US7397132B2 (en) Semiconductor device
TWI773281B (zh) 晶片之間的佈線結構及晶片之間的佈線方法
US9318470B2 (en) Semiconductor device
KR100612783B1 (ko) 반도체 장치
JP3627238B2 (ja) 半導体装置およびその製造方法
US20070013039A1 (en) Package substrate and semiconductor package using the same
US8492795B1 (en) Integrated circuit having input/output cell array having single gate orientation
CN215578546U (zh) 用于2.5维封装的柔性互连弹片及集成电路封装结构
KR20100024888A (ko) 반도체 장치 및 회로 기판 조립체
JP5593156B2 (ja) 半導体装置及びその製造方法
CN113314504A (zh) 一种用于2.5维封装的柔性互连弹片及集成电路封装结构
JP2007242890A (ja) テープ状配線基板及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication