JP2007517392A - 露光領域において光学制御モジュールを有するウエハ - Google Patents

露光領域において光学制御モジュールを有するウエハ Download PDF

Info

Publication number
JP2007517392A
JP2007517392A JP2006546426A JP2006546426A JP2007517392A JP 2007517392 A JP2007517392 A JP 2007517392A JP 2006546426 A JP2006546426 A JP 2006546426A JP 2006546426 A JP2006546426 A JP 2006546426A JP 2007517392 A JP2007517392 A JP 2007517392A
Authority
JP
Japan
Prior art keywords
control module
wafer
exposure
area
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006546426A
Other languages
English (en)
Inventor
ヘイモ ショイヒェル
ギュンター プファイラー
リク ウェンティング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34717251&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2007517392(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007517392A publication Critical patent/JP2007517392A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70681Metrology strategies
    • G03F7/70683Mark designs
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

複数の露光領域(2)を有し、露光領域(2)の各々がICを配置された複数の格子領域(3)を有するウエハ(1)において、ダイシング経路(6,8)の2つのグループ(5,7)が設けられ、4つの制御モジュール領域(A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1)が各露光領域(2)に割り当てられ、制御モジュール領域(A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1)の各々が、少なくとも1つの光学制御モジュール(OCM−A1、OCM−A2、OCM−A3、OCM−A4、OCM−B1、OCM−B2、OCM−B3、OCM−B4、OCM−C2、OCM−D4)を含み、当該露光領域(2)内に位置し、少なくとも1つの格子領域(3)の代わりに設けられ、相互最小距離(K)を隔てて配置される。

Description

本発明は、ウエハであって、前記ウエハが複数の露光領域(exposure fields)を有し、前記ウエハが各露光領域において複数の格子領域を有し、各格子領域がICを含み、前記ウエハが第1のダイシング経路(dicing paths)の第1のグループ及び第2のダイシング経路の第2のグループを有し、前記第1のグループの全ての前記第1のダイシング経路が第1の方向に平行し、かつ第1の経路幅を持ち、前記第2のグループの全ての前記第2のダイシング経路が前記第1の方向と交差する第2の方向に平行し、かつ第2の経路幅を持ち、前記第1のダイシング経路及び前記第2のダイシング経路が前記格子領域及び前記格子領域に含まれる前記ICの後の分離(subsequent segregation)のために設けられ、かつ設計され、各露光領域において少なくとも2つの制御モジュール領域が設けられ、前記制御モジュール領域の各々が少なくとも1つの光学制御モジュールを含む前記ウエハに関する。
第1の段落に記載された設計によるこのようなウエハは、例えば米国特許明細書US6114072Aから既知であり、図21を参照して記載された設計は、特定の注目に値する。前記既知のウエハは、各露光領域の第1の制御モジュール領域が当該露光領域の第1の縁に直接隣接し、各露光領域の第2の制御モジュール領域が当該露光領域の第2の縁に直接隣接するように設計される。各制御モジュール領域は、第1のダイシング経路の半分に位置する。この設計の結果として、2つの当該露光領域の第1の制御モジュール領域及び第2の制御モジュール領域は、2つの露光領域の格子領域の2つの行の間に位置し、前記2つの行は、前記第2の方向において互いに直接隣接して配置され、この結果、前記第2の方向において直接隣接して配置された2つの露光領域の格子領域の2つの行の間の前記第2の方向に延在する距離は、制御モジュール領域の幅の2倍の値により決定される。2つのこのような第1の制御モジュール領域が、前記第2の方向において互いに直接隣接して配置された2つの露光領域の格子領域の2つの行の間に位置するという事実、及び各制御モジュール領域が、第1のダイシング経路の半分及び2つの隣接した制御モジュール領域にあり、したがって第1のダイシング経路全体の幅を決定し、前記ウエハの製造及び前記ICの製造において必要とされるステッパステップ(stepper steps)が試験、ダイシング及びアセンブリ段階において正確に完了される場合に、前記第1の方向に平行する各露光領域内の前記格子領域の間の前記第1のダイシング経路を含むウエハの全ての平行なダイシング経路が等しい幅を持たなくてはならないという事実のため、各露光領域の前記IC間にある前記第1のダイシング経路も、前記制御モジュール領域の2倍の幅を持たなくてはならない。結果として、ウエハ表面の大きな部分が、不所望な廃棄を構成する全てのダイシング経路の全体に対して必要とされる。
本発明の目的は、上述の事実を取り除き、改良されたウエハを開発することである。
この目的を達成するために、本発明によるフィーチャが本発明によるウエハに備えられ、この結果、本発明によるウエハは、以下のように特徴付けられることができる。
ウエハは、複数の露光領域を有し、前記ウエハは、各露光領域において複数の格子領域を有し、各格子領域はICを含み、各ICは複数のIC部品を含み、前記ウエハは、第1のダイシング経路の第1のグループ及び第2のダイシング経路の第2のグループを有し、前記第1のグループの全ての前記第1のダイシング経路は、第1の方向に平行し、かつ第1の経路幅を持ち、前記第2のグループの全ての前記第2のダイシング経路は、前記第1の方向と交差する第2の方向に平行し、かつ第2の経路幅を持ち、前記第1のダイシング経路及び前記第2のダイシング経路は、前記格子領域及び前記格子領域に含まれる前記ICの後の分離のために設けられ、かつ設計され、各露光領域において少なくとも2つの制御モジュール領域が設けられ、前記制御モジュール領域の各々が少なくとも1つの光学制御モジュールを含み、露光領域に設けられた各制御モジュール領域は、所定数の格子領域の代わりに設けられ、各露光領域の前記少なくとも2つの制御モジュール領域は、前記第2の方向に延在する互いからの平均距離を隔てて配置され、前記平均距離は、前記第2の方向に延在する前記露光領域の一辺の辺長の少なくとも4分の1に等しい。
本発明によるフィーチャを備えることにより、前記第2の方向において互いに直接隣接する2つの格子領域の間に制御モジュール領域が存在せず、この結果、2つの露光領域の間の前記第2の方向に延在する距離が、第1のダイシング経路の幅によってのみ決定されることは、単純な形で追加のコストをかけずに達成されることができる。結果として、隣接する格子領域の間に設けられた前記ダイシング経路の幅は、第1のダイシング経路の幅のみにより便宜上同様に決定され、この結果、本発明によるウエハの表面積は、従来技術によるウエハのものより大幅に良く使用されることができる。従来技術によるウエハにおいて、前記格子領域間を走る前記第1のダイシング経路の幅及び前記制御モジュール領域の幅は、90μmないし120μmであると知られているのに対し、本発明によるウエハにおいて、−使用されるウエハ製造技術及びウエハ処理技術に依存して−前記第1のダイシング経路の幅及び前記制御モジュール領域の幅は、それぞれ80μmと20μm又は15μm又は10μmとの間の値に減少され、又は減少されることができ、これにより特に薄い鋸刃が、80μmないし50μmの幅に対して使用され、非常に小さな幅は、いわゆるレーザダイサ(laser dicer)が、前記格子領域又はICの後の分離に対して使用されるという前提条件に従い、ここで所謂“赤色レーザ”又は“青色レーザ”が使用される。“ステルスダイシング(stealth dicing)”及び“スクライブ&ブレイクダイシング(scribe & break dicing)”という名で専門家の間で知られる技術も使用されることができる。本発明によるウエハにおいて、前記露光領域内に位置するウエハ表面の一部分は、ICではなく制御モジュールを実装するのに使用され、この結果、前記露光領域内に位置し、かつICの実装のために設けられたウエハ表面の部分において、前記ウエハ表面の上述の一部分が、制御モジュールの実装のために失われる。これにもかかわらず、前記制御モジュール領域及びそこに含まれる前記制御モジュールを前記露光領域内に配置することにより、前記ダイシング経路は、前記露光領域内に前記制御モジュールを配置することにより失われるより大幅に多くのウエハ表面がより狭いダイシング経路により得られるように狭く設計されることができ、したがって狭く設計されるので、本発明によるウエハは、ICの実装に利用可能なウエハ表面において全体的な利益を提供する。
本発明によるウエハにおいて、前記平均距離は、前記第2の方向に延在する前記露光領域の一辺の辺長の4分の1(1/4)よりわずかに大きいか、2分の1(1/2)よりわずかに小さい若しくはわずかに大きいか、又は4分の3(3/4)よりわずかに小さいか若しくはわずかに大きい値に等しいことが可能である。しかしながら、前記平均距離が前記第2の方向に延在する前記露光領域の一辺の全辺長から前記第2の方向に延在する格子領域の一辺の辺長を減算したものに等しい場合に特に有利であることが見いだされている。これは、各露光領域の少なくとも2つの制御モジュール領域の間で可能な限り大きな距離を保証し、これは、前記光学制御モジュールを使用しながら実行可能な又は実行される処理ステップの高度に正確な実行に関して有利である。
各露光領域が長方形である場合、4つの制御モジュール領域が各露光領域に設けられる場合、及び各制御モジュール領域が当該露光領域の角領域に配置される場合に特に有利であることが見いだされている。これは、前記制御モジュール又は前記制御モジュール部品を使用しながら実行される処理ステップにおける高い精度を保証する。制御モジュール領域が各角領域の近くに配置され又は制御モジュール領域が2つの角領域の近くのみに設けられ、各露光領域が三角形の形状を持つことができることは、更に述べられることができる。3つの制御モジュール領域のみが代わりに設けられることができ、各制御モジュール領域が当該露光領域の角領域に配置されることが述べられることができる。
露光領域に設けられた各制御モジュール領域が1つの格子領域のみの代わりに設けられる場合に特に有利であることが更にわかっている。これは、最大のICの歩留まりに関して特に好都合な解決法を提供する。
ウエハが、約0.5ないし2.0mm×0.5ないし2.0mm、即ち約0.25ないし4.0mm2のIC表面積を持つICの実装のために設けられ、かつ使用される場合に、本発明による方策の使用が最も有用であること、又は最も有用であるとわかっていることが最後に述べられるべきである。前記露光領域が約21.0mm×21.0mmのサイズである場合、及び約8000ないし128000のIC(チップ)が前記ウエハに実装され、これの直径が例えば8.0インチの場合にICに対して約32000mm2の使用可能面積になる場合に更に有用である。本発明による方策は、しかしながら、4.0、5.0、6.0及び12.0インチの直径を持つウエハにおいても使用されることができる。
本発明のこれら及び他の態様は、以下に記載される実施例を参照して説明され、明らかになる。
本発明は、図面に示された実施例を参照して以下に更に記載されるが、しかしながら本発明はこの実施例に限定されない。
図1は、ウエハ1を示す。ウエハ1は、既知の様式で半導体特性を持つ。ウエハ1はシリコンに基づいている。ウエハ1は、しかしながら、代わりに前記ウエハの助けで所謂ポリマICを得るようにポリマに基づくこともできる。
ウエハ1は、複数の露光領域2を有する。図1において、露光領域2は、前記露光領域が含む構成要素無しで示される。図2は、破線により2つの完全な露光領域2のみを示す。図2が示すように、ウエハ1は、各露光領域2内に複数の交差する格子状のダイシング経路セクション6A、6B、6C、8A、8B、8C及び8Dを持つ。ウエハ1は、ダイシング経路セクション6A、6B、6C、8A、8B、8C及び8Dの間に複数の格子領域3を更に有し、各格子領域3は1つのIC4を含む。各IC4は、長い間知られているように複数のIC部品を含む。前記IC部品は、図1及び2に示されていない。各IC4の小さな領域は、IC部品を含まない。
ウエハ1は、第1のダイシング経路6の第1のグループ5及び第2のダイシング経路8の第2のグループ7を有する。第1のグループ5の全ての第1のダイシング経路6は、図1において鎖線により示される第1の方向Xに平行する。第2のグループ7の全ての第2のダイシング経路8は、同様に図1において鎖線により示され、かつ第1の方向Xと交差する第2の方向Yに平行する。ウエハ1において、第1の方向X及び第2の方向Yは直角に交差する。しかしながら、これは絶対に必要なのではなく、2つの方向X及びYは、90°以外の角度、例えば85°、80°、75°又は70°の角度で交差することができる。全ての第1のダイシング経路6は、第1の経路幅W1を持つ。全ての第2のダイシング経路8は、経路幅W2を持つ。ウエハ1において、2つの経路幅W1及びW2は異なり、第1の経路幅W1は第2の経路幅W2より小さい。これは、しかしながら、絶対に必要なのではなく、2つの経路幅W1及びW2は等しくてもよく、通常はこれが好ましい。第2の経路幅W2より大きな第1の経路幅W1を選択することも可能である。第1のダイシング経路6は、第1の方向Xにおいて連続的に配置された幾つかの第1のダイシング経路セクション6A、6B及び6Cを有するのに対し、第2のダイシング経路8は、第2の方向Yにおいて連続的に配置された幾つかの第2のダイシング経路セクション8A、8B、8C及び8Dを有する。第1のダイシング経路6及び第2のダイシング経路8は、格子領域3、及び格子領域3に含まれる前記ICの後の分離のために設けられ、かつ設計される。
前記ダイシング経路に関して、前記第1のダイシング経路及び前記第2のダイシング経路が90°以外の角度で交差するウエハにおいて、第3のダイシング経路の第3のグループが設けられることができ、結果として三角形の格子領域及び三角形のICを持つウエハを生じることができることは、ここで述べられるべきである。この場合、設計は、3つのグループのダイシング経路が60°の角度で交差するように選択されることができ、前記格子領域及び前記ICに正三角形の平面の形状を与える。これは、しかしながら、他の角度の関係、したがって他の三角形の形状が同様に可能であるので、必須ではない。前記第1、第2及び第3のダイシング経路は、等しい又は異なる経路幅を持つことができる。
ウエハ1は、制御モジュール領域を有し、前記制御モジュール領域の各々は、光学制御モジュールを含む。このようなウエハに対する光学制御モジュールの提供は、以前から知られている。これらの光学制御モジュールは、サイズに依存して、肉眼又はコンピュータ補助検出装置のいずれかにより検出可能であり、マスク調整及び層厚試験に使用される正方形又は長方形の干渉領域を含む。図1によるウエハ1において前記制御モジュール領域及び前記制御モジュール領域に含まれる前記光学制御モジュールの設計は、図2を参照して以下により詳細に記載される。
図1及び2によるウエハ1において、4つの制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1が、各露光領域2に割り当てられる。制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1の各々は、第1の方向Xに平行し、したがって第1のダイシング経路6に平行する。制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1の各々は、光学制御モジュールを含む。制御モジュール部品が各処理ステップにおいて実装され、この結果、最後の処理ステップにおいて実装された光学制御モジュールの少なくとも1つの制御モジュール部品が、ウエハ1の外側から見ることができ、又はコンピュータベースの検出装置によって検出可能であり、前記最後の処理ステップの前に実行された処理ステップにおいて実装された制御モジュールの制御モジュール部品が前記ウエハの外側から見ることができない又は検出可能ではないので、このタイプの光学制御モジュールは既知の3次元構造を持つ。図2において、制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、D4内の前記制御モジュールは、参照番号OCM−A1、OCM−A2、OCM−A3、OCM−A4、OCM−B1、OCM−B2、OCM−B3、OCM−B4、OCM−C2、OCM−D4により識別される。前記制御モジュール部品に対する参照番号は、図2において光学制御モジュールOCM−B1に対してのみ記入されている。ウエハ1の内側深くに配置され、したがってウエハ1の外側から見えにくく、かつ破線により示される制御モジュール部品は、参照番号10、11、12、13及び14を与えられている。ウエハ1においてより高く配置され、したがってウエハ1の外側から見え、かつ連続な線により示される制御モジュール部品は、参照番号15を与えられている。
図2が示すように、各露光領域2の4つの制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1は、当該露光領域2内に配置される。各露光領域2は長方形であり、各制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1は、長方形の当該露光領域2の角領域に配置される。図2が更に示すように、第2の方向Yにおいて観察される場合に第2の方向Yにおいて連続的に配置された各露光領域2の制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1は、互いから平均距離Kを隔てて配置される。この場合、この平均距離Kは、第2の方向Yに延在する露光領域2の一辺Mの全辺長Lから第2の方向Yに延在する格子領域3の一辺Pの辺長Nを減算したものに等しい。平均距離Kはより小さくてもよいが、平均距離Kが、第2の方向Yに延在する露光領域2の一辺Kの辺長Lの少なくとも4分の1に等しい場合に有利であることが見いだされている。
ウエハ1は、各制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1が各露光領域2内に配置され、この結果、露光領域2の外側において制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1に対して空間が必要とされず、結果として、第1の方向Xに平行するダイシング経路6が特に狭く設計されることができ、したがって狭く設計されるという大きな利点を提供する。図1及び2によるウエハ1において、全ての第1のダイシング経路6は、50μmの第1の経路幅W1を持つ。第1の経路幅W1は、この場合、前記ICを分離するために前記ウエハを切断又は分割する切断又は分離機器によってのみ決定されるので、第1の経路幅W1は、代わりに60μm、70μm、40μm又はそれ以下、例えば30μm若しくは20μm又は未来の技術においてたった10μmであってもよい。
制御モジュールOCM−A1、OCM−A2、OCM−A3、OCM−A4、OCM−B1、OCM−B2、OCM−B3、OCM−B4、OCM−C2、OCM−D4に関して、制御モジュールOCM−A1、OCM−A2、OCM−A3、OCM−A4、OCM−B1、OCM−B2、OCM−B3、OCM−B4、OCM−C2、OCM−D4が、好ましくは以下に記載される寸法、即ち第1の方向Xにおける約500.0μmの寸法及び第2の方向Yにおける約600.0μmの寸法を持つことが、最終的に述べられるべきである。実際の寸法は、使用される技術に依存する。
ウエハ1において、IC4の表面積は、格子領域3の表面積よりわずかに小さい。IC4の表面積は、しかしながら、好ましければ格子領域3の表面積と等しくてもよい。
ウエハ1において、各露光領域2に設けられた各制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1は、格子領域3の代わりに設けられる。代替例として、露光領域2における各制御モジュール領域A1、A2、A3、A4、B1、B2、B3、B4、C2、C4、D2、D4、E1、E3、F1、F3、G2、H1、J1は、2、3、4又はそれ以上の格子領域3を置き換えることができる。
本発明によるウエハにおいて、3又は2の制御モジュール領域又は5、6若しくはそれ以上の制御モジュール領域が、選択されたチップサイズに対する最適な適合のために露光領域ごとに総数4の制御モジュール領域の代わりに設けられることができる。制御モジュールの数は、ウエハ及び前記ウエハに配置されたICの製造に使用される技術により決定される。
ウエハ1が、第2の方向Yに平行する第2のダイシング経路8内に配置された所謂プロセス制御モジュール(PCM)を更に含むことが、最終的に述べられることができる。国際特許出願明細書WO02/069.389A2に記載された解決法は、しかしながら、代替例として提供されることができる。
本発明の一実施例によるウエハの概略的な上面図である。 図1と比較して大幅に拡大された、図1によるウエハの一部である。

Claims (4)

  1. ウエハにおいて、前記ウエハが複数の露光領域を有し、前記ウエハが各々の前記露光領域において複数の格子領域を有し、各々の前記格子領域がICを含み、前記ウエハが、第1のダイシング経路の第1のグループ及び第2のダイシング経路の第2のグループを有し、前記第1のグループの全ての前記第1のダイシング経路が第1の方向に平行し、かつ第1の経路幅を持ち、前記第2のグループの全ての前記第2のダイシング経路が前記第1の方向に交差する第2の方向に平行し、かつ第2の経路幅を持ち、前記第1のダイシング経路及び前記第2のダイシング経路が前記格子領域及び前記格子領域に含まれる前記ICの後の分離のために設けられ、かつ設計され、各々の前記露光領域において少なくとも2つの制御モジュール領域が設けられ、前記制御モジュール領域の各々が少なくとも1つの光学制御モジュールを含み、1つの前記露光領域に設けられた各制御モジュール領域が所定数の格子領域の代わりに設けられ、各々の前記露光領域の前記少なくとも2つの制御モジュール領域が、前記第2の方向に延在する互いからの平均距離を隔てて配置され、前記平均距離が、前記第2の方向に延在する前記露光領域の一辺の辺長の少なくとも4分の1に等しい、ウエハ。
  2. 前記平均距離が、前記第2の方向に延在する前記露光領域の一辺の全辺長から前記第2の方向に延在する前記格子領域の一辺の辺長を減算したものに等しい、請求項1に記載のウエハ。
  3. 各々の前記露光領域が長方形に設計され、4つの前記制御モジュール領域が各々の前記露光領域に設けられ、各々の前記制御モジュール領域が当該露光領域の角領域に配置される、請求項1に記載のウエハ。
  4. 1つの前記露光領域に設けられた各々の前記制御モジュール領域が1つの格子領域のみの代わりに設けられる、請求項1に記載のウエハ。
JP2006546426A 2003-12-23 2004-12-09 露光領域において光学制御モジュールを有するウエハ Withdrawn JP2007517392A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104955 2003-12-23
PCT/IB2004/052723 WO2005064408A2 (en) 2003-12-23 2004-12-09 Wafer with optical control modules in exposure fields

Publications (1)

Publication Number Publication Date
JP2007517392A true JP2007517392A (ja) 2007-06-28

Family

ID=34717251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006546426A Withdrawn JP2007517392A (ja) 2003-12-23 2004-12-09 露光領域において光学制御モジュールを有するウエハ

Country Status (6)

Country Link
US (1) US7538444B2 (ja)
EP (1) EP1700162A2 (ja)
JP (1) JP2007517392A (ja)
KR (1) KR20060110334A (ja)
CN (1) CN1898607A (ja)
WO (1) WO2005064408A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007931A1 (en) * 2007-07-12 2009-01-15 Nxp B.V. Wafer, reticle and method for manufacturing integrated circuits on a wafer
ATE485597T1 (de) 2007-07-12 2010-11-15 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
US9798228B2 (en) 2015-09-29 2017-10-24 Nxp B.V. Maximizing potential good die per wafer, PGDW
US10942444B2 (en) 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343877A (en) * 1981-01-02 1982-08-10 Amdahl Corporation System for design and production of integrated circuit photomasks and integrated circuit devices
DE4108576A1 (de) * 1991-03-14 1992-09-17 Mikroelektronik Und Technologi Belichtungsverfahren zur uebertragung von strukturen
JP3112745B2 (ja) * 1992-06-17 2000-11-27 富士通株式会社 パターン形成用導電性組成物及び該組成物を用いたパターン形成方法
US6005294A (en) * 1996-05-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of arranging alignment marks
JP4301584B2 (ja) 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
US6737207B2 (en) * 2000-04-25 2004-05-18 Nikon Corporation Method for evaluating lithography system and method for adjusting substrate-processing apparatus
TW588414B (en) * 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask

Also Published As

Publication number Publication date
CN1898607A (zh) 2007-01-17
EP1700162A2 (en) 2006-09-13
US20070152303A1 (en) 2007-07-05
WO2005064408A3 (en) 2006-03-02
US7538444B2 (en) 2009-05-26
KR20060110334A (ko) 2006-10-24
WO2005064408A2 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
KR100310497B1 (ko) 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
CN104169040B (zh) 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割
JP5076407B2 (ja) 半導体装置及びその製造方法
JP2010134328A (ja) 偏光素子およびレーザーユニット
JP2007096239A (ja) 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
US7436047B2 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
US20130105995A1 (en) Semiconductor device structures and their fabrication
JP4426512B2 (ja) 微小試料台
WO2004081992A2 (en) Semiconductor wafer with non-rectangular shaped dice
US8183701B2 (en) Structure of stacking scatterometry based overlay marks for marks footprint reduction
JP2008311455A (ja) 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ
JP2007516619A (ja) Ic領域において光学制御モジュールを有するウエハ
JP2007517392A (ja) 露光領域において光学制御モジュールを有するウエハ
CA2371630A1 (en) Semiconductor chip having an arrayed waveguide grating and method of manufacturing the semiconductor chip and module containing the semiconductor chip
KR20090097126A (ko) 투영 노광 장치용 레티클 및 그를 이용한 노광 방법
JP2004336055A (ja) ウェハダイシングのための方法
JP2007516618A (ja) ダイシング経路において光学制御モジュールを有するウエハ
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
WO2019106501A1 (en) Optical mask validation
JP2011082434A (ja) ウエハ及び半導体装置の製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2005236175A (ja) ダイシング用基板
JP2010021349A (ja) 半導体記憶装置
JP2007053139A (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070326

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080422

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090910