JP2007053138A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007053138A JP2007053138A JP2005235364A JP2005235364A JP2007053138A JP 2007053138 A JP2007053138 A JP 2007053138A JP 2005235364 A JP2005235364 A JP 2005235364A JP 2005235364 A JP2005235364 A JP 2005235364A JP 2007053138 A JP2007053138 A JP 2007053138A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- semiconductor device
- semiconductor
- scribe region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 半導体ウェハ上に複数の半導体チップが設けられている半導体装置であって、スクライブ領域の面積の縮小を図ることができる半導体装置を提供することにある。
【解決手段】 本発明の半導体装置は、
半導体ウェハ10と、
前記半導体ウェハ10の上に設けられた複数の長方形の半導体チップ20と、
前記複数の半導体チップ10の短辺間に設けられた第1スクライブ領域14と、
前記複数の半導体チップ10の長辺間に設けられ、前記第1スクライブ領域14と比して幅が小さい第2スクライブ領域16と、
前記第1スクライブ領域14の上に設けられ、前記半導体ウェハ10の面内のX方向を計測する第1アライメントマーク30と、Y方向を計測する第2アライメントマーク40と、を含む。
【選択図】 図3
【解決手段】 本発明の半導体装置は、
半導体ウェハ10と、
前記半導体ウェハ10の上に設けられた複数の長方形の半導体チップ20と、
前記複数の半導体チップ10の短辺間に設けられた第1スクライブ領域14と、
前記複数の半導体チップ10の長辺間に設けられ、前記第1スクライブ領域14と比して幅が小さい第2スクライブ領域16と、
前記第1スクライブ領域14の上に設けられ、前記半導体ウェハ10の面内のX方向を計測する第1アライメントマーク30と、Y方向を計測する第2アライメントマーク40と、を含む。
【選択図】 図3
Description
本発明は、半導体ウェハに複数の半導体チップが設けられた半導体装置に関する。
半導体素子の製造工程においては、露光装置を用いて、フォトマスク(レチクル)に形成された微細なパターンの投影露光が繰り返し行われて形成される。そのため、基板とフォトマスクまたはレチクルとの位置を精密に合わせる必要があり、精密よく位置あわせを行うために、半導体ウェハには、各種アライメントマークが設けられることとなる。
しかし、上記アライメントマークは、複数の半導体チップの相互間のスクライブ領域に設けられることがあるため、半導体チップの相互間には、一定の面積を確保しなくてはならず、スクライブ領域の面積縮小を図るのが困難なことがある。本発明の目的は、半導体ウェハ上に複数の半導体チップが設けられている半導体装置であって、スクライブ領域の面積の縮小を図ることができる半導体装置を提供することにある。
(1)本発明にかかる半導体装置は、
半導体ウェハと、
前記半導体ウェハの上に設けられた複数の長方形の半導体チップと、
前記複数の半導体チップの短辺間に設けられた第1スクライブ領域と、
前記複数の半導体チップの長辺間に設けられ、前記第1スクライブ領域と比して幅が小さい第2スクライブ領域と、
前記第1スクライブ領域に設けられ、前記半導体ウェハの面内の第1方向を計測する第1アライメントマークと、第2方向を計測する第2アライメントマークと、を含む。
半導体ウェハと、
前記半導体ウェハの上に設けられた複数の長方形の半導体チップと、
前記複数の半導体チップの短辺間に設けられた第1スクライブ領域と、
前記複数の半導体チップの長辺間に設けられ、前記第1スクライブ領域と比して幅が小さい第2スクライブ領域と、
前記第1スクライブ領域に設けられ、前記半導体ウェハの面内の第1方向を計測する第1アライメントマークと、第2方向を計測する第2アライメントマークと、を含む。
本発明にかかる半導体装置によれば、半導体チップの短辺方向のスクライブ領域にアライメントマークが設けられている。通常、第1方向を計測するアライメントマークは、第1方向に長い形状を有し、第2方向を計測するアライメントマークは、第2方向に長い形状を有する。そのため、半導体チップの長辺が第1方向に沿って設けられている場合には、第1方向を計測する第1アライメントマークは、複数の半導体チップの長辺のスクライブ領域に設けられることがあった。しかし、本発明にかかる半導体装置では、短辺方向のスクライブ領域にのみアライメントマークが設けられている。そのため、長辺方向のスクライブ領域を縮小することができる。その結果、1枚の半導体ウェハから作成することができる半導体チップの個数を増加させることができ、コストの削減を図ることができる。
なお、本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
(2)本発明にかかる半導体装置において、
前記第2スクライブ領域には、アライメントマークおよびTEGの少なくとも一方が設けられていないことができる。
前記第2スクライブ領域には、アライメントマークおよびTEGの少なくとも一方が設けられていないことができる。
(3)本発明にかかる半導体装置において、
前記第1アライメントマークは、前記第1方向の幅が前記第2方向の幅と比して大きいパターンを有し、
前記第2アライメントマークは、前記第2方向の幅が前記第1方向の幅と比して大きいパターンを有することができる。
前記第1アライメントマークは、前記第1方向の幅が前記第2方向の幅と比して大きいパターンを有し、
前記第2アライメントマークは、前記第2方向の幅が前記第1方向の幅と比して大きいパターンを有することができる。
(4)本発明にかかる半導体装置において、
前記第1アライメントマークおよび前記第2アライメントマークは、長方形状を有し、
それぞれの長辺方向が交差するように配置されていることができる。
前記第1アライメントマークおよび前記第2アライメントマークは、長方形状を有し、
それぞれの長辺方向が交差するように配置されていることができる。
(5)本発明にかかる半導体装置において、
前記第1アライメントマークの長辺方向と、前記第2アライメントマークの長辺方向とが、直角をなすように交差していることができる。
前記第1アライメントマークの長辺方向と、前記第2アライメントマークの長辺方向とが、直角をなすように交差していることができる。
(6)本発明にかかる半導体装置において、
前記第1アライメントマークの前記第1方向の中心線を軸として、複数の前記第2アライメントマークが対向するように設けられていることができる。
前記第1アライメントマークの前記第1方向の中心線を軸として、複数の前記第2アライメントマークが対向するように設けられていることができる。
(7)本発明にかかる半導体装置において、
前記第1アライメントマークおよび前記第2アライメントマークは、その周囲にそれぞれ禁止領域を有することができる。
前記第1アライメントマークおよび前記第2アライメントマークは、その周囲にそれぞれ禁止領域を有することができる。
(8)本発明にかかる半導体装置において、
前記禁止領域には、前記第1アライメントマークまたは前記第2アライメントマークの長手方向の中心線を軸として線対称な位置に、所与のパターンが配置されていることができる。
前記禁止領域には、前記第1アライメントマークまたは前記第2アライメントマークの長手方向の中心線を軸として線対称な位置に、所与のパターンが配置されていることができる。
(9)本発明にかかる半導体装置において、
前記第1アライメントマークの前記禁止領域には、前記第2アライメントマークの一部が配置されていることができる。
前記第1アライメントマークの前記禁止領域には、前記第2アライメントマークの一部が配置されていることができる。
以下、本発明の実施の形態の一例について、図1ないし図4を参照しつつ説明する。図1は、本実施の形態にかかる半導体装置を模式的に示す平面図である。図2は、図1のA部の拡大図である。図3は、図2のアライメントマーク領域18の拡大図である。図4は、B部に含まれているアライメントマークの形状を説明する図である。
本実施の形態にかかる半導体装置では、図1に示すように、半導体ウェハ10の上にショット単位で区切られた複数の領域12が配列されている。ここで、ショットとは、1枚のレチクル(フォトマスク)を用いてパターンが露光される範囲である。
図2に示すように、領域12には、複数の半導体チップ20が設けられている。半導体チップ20は、長方形状を有し、複数の半導体チップ20同士は、その長辺同士が隣り合うように、Y方向に一列に配列されている。各半導体チップ20の周囲には、スクライブ領域が設けられている。つまり、スクライブ領域とは、隣り合う半導体チップ20間の間に生じる領域のことをいう。本実施の形態では、長辺同士が隣り合うことのない半導体チップ20同士の短辺間である第1スクライブ領域14と、長辺同士が隣り合う半導体チップ20同士の長辺間である第2スクライブ領域16と、を有する。第1スクライブ領域14および第2スクライブ領域16は、半導体チップ20を切り分けるダイシング工程で損失することとなるブレードの幅分のダイシングエリアを含む領域である。なお、第1スクライブ領域14は、図2に示したように、領域12内で長辺同士が隣り合う半導体チップ20の短辺を結ぶ仮想線22を設けたとき、1方の領域12の仮想線22と他方の領域12の仮想線22により画定される領域である。
本実施の形態にかかる半導体装置では、第2スクライブ領域16の幅は、第1スクライブ領域14と比してその幅が小さい。具体的には、第2スクライブ領域16は、ダイシングエリアとして必要なだけの幅を有している。つまり、2つの半導体チップ20は、対向する長辺側のダイシングエリアを共有しており、そのダイシングエリアが第2スクライブ領域16であるということができる。また、第2スクライブ領域16には、TEG、アライメントマークが設けられていない。そのため、1回のダイシング(フルカット)で、長辺間を切り分けることができる。このことは、工程数の削減に寄与することとなる。
次に、第1スクライブ領域14について説明する。図2に示すように、第1スクライブ領域14には、TEG領域17とアライメントマーク領域18とが設けられている。TEG領域17は、TEGが配置される領域である。アライメントマーク領域18は、半導体ウェハ10と、レチクル(フォトマスク)の位置合わせを行うためのアライメントマークであり、X方向およびY方向を特定できる情報を有するアライメントマークが配置されている。
次に、図3および図4を参照しつつ、アライメントマーク領域18の詳細を説明する。図3に示すように、アライメントマーク領域18には、X方向を計測する第1アライメントマーク30が一定の間隔をおいて複数設けられている。複数の第1アライメントマーク30に挟まれた位置には、Y方向を計測するための第2アライメントマーク40が設けられている。第1アライメントマーク30および第2アライメントマーク40の配置を説明する前に、それぞれの形状について、図4を参照しつつ説明する。
図4(A)は、第1アライメントマーク30を拡大して示す平面図である、図4(B)は、第2アライメントマーク40を拡大して示す平面図である。図4(A)に示すように、第1アライメントマーク30は、X方向(「第1方向」に相当する。)の幅がY方向(「第2方向」に相当する。)の幅と比して大きい長方形状32を有する。長方形状32の中心には、十字パターン34が設けられている。十字パターン34は座標軸を示す。十字パターン34の両側方に溝群36が設けられている。一方、図4(B)に示すように、第2アライメントマーク40は、Y方向の幅がX方向の幅と比して大きい長方形状42を有する。第1アライメントマーク30と同様に、長方形状42の中心には、十字パターン44が設けられ、十字パターン44の両側方には溝群46が設けられている。
ついで、第1アライメントマーク30と第2アライメントマーク40との配置について図3を参照しつつ説明する。上述したように、第1アライメントマーク30は、一定の間隔を設けて配置されている。この間隔は、アライメントマークを検知するスキャナーのアライメントビームスポット径によって決定される。第1アライメントマーク30の周囲には、ビームスポット径に相当する範囲の禁止領域38(点線で示す)が設けられることとなる。つまり、第1アライメントマーク30の周囲であって禁止領域38の範囲には、誤認識または認識性の低下を抑制するため他のマークを配置することができないのである。そのため、第1アライメントマーク30同士では、この禁止領域38が重なることのないよう一定の間隔をおいて配置されているのである。一方、第2アライメントマーク40は、1つの第1アライメントマーク30を挟んで配置されている。具体的には、第1アライメントマーク30のX方向に沿った中心線を軸としたときに対称となる位置に、第2アライメントマーク40が配置されている。第2アライメントマーク40の一部は、禁止領域38内に配置されることとなるが、上述したように、第1アライメントマーク30に対して対称関係が維持されているため、認識性の低下等を抑制できるのである。
本実施の形態にかかる半導体装置では、上記アライメントマークを用いて、レチクルと半導体ウェハの位置合わせを行い、レジスト層に露光した後、ベークすることで各種工程に必要なマスク層を形成することができる。
(変形例1)
次に、本実施の形態にかかる半導体装置の変形例について図5を参照しつつ説明する。図5は、本変形例にかかる半導体装置を説明する平面図である。図5における半導体装置では、本実施の形態にかかる半導体装置と比して、アライメントマークの配置が異なる例である。なお、本実施の形態にかかる半導体装置と共通する構造および部材については、その詳細な説明を省略する。
次に、本実施の形態にかかる半導体装置の変形例について図5を参照しつつ説明する。図5は、本変形例にかかる半導体装置を説明する平面図である。図5における半導体装置では、本実施の形態にかかる半導体装置と比して、アライメントマークの配置が異なる例である。なお、本実施の形態にかかる半導体装置と共通する構造および部材については、その詳細な説明を省略する。
図5に示すように、第1スクライブ領域14には、複数のTEG50およびアライメントマークである第1アライメントマーク30および第2アライメントマーク40が設けられている。つまり、第1スクライブ領域14に、X方向を計測する第1アライメントマーク30と第2アライメントマーク40とが設けられているのである。第1アライメントマーク30および第2アライメントマーク40については、上述した通りである。
(変形例2)
次に、本実施の形態にかかる半導体装置の変形例について図6を参照しつつ説明する。本変形例にかかる半導体装置では、第1アライメントマーク30および第2アライメントマーク40の配置は、上述の変形例2と同様であり、第1アライメントマーク30および第2アライメントマーク40の周囲に設けられる禁止領域38、48に所与のパターンが設けられている点が異なる例である。図6は、第1アライメントマーク30の禁止領域38を拡大して示す平面図である。
次に、本実施の形態にかかる半導体装置の変形例について図6を参照しつつ説明する。本変形例にかかる半導体装置では、第1アライメントマーク30および第2アライメントマーク40の配置は、上述の変形例2と同様であり、第1アライメントマーク30および第2アライメントマーク40の周囲に設けられる禁止領域38、48に所与のパターンが設けられている点が異なる例である。図6は、第1アライメントマーク30の禁止領域38を拡大して示す平面図である。
本変形例にかかる半導体装置は、図5に参照されるように、第1スクライブ領域14に、第1アライメントマーク30および第2アライメントマーク40が設けられている。そして、第1アライメントマーク30の禁止領域38中に、TEG52が設けられている点が異なる点である。図6(A)および図6(B)は、本変形例にかかる第1アライメントマーク30および禁止領域38を拡大して示す図である。図6(B)に示すように、第1アライメントマーク30の中心線を軸として、対称な位置にTEG52が設けられていることができる。このように、第1アライメントマーク30の禁止領域38の範囲内であっても、TEGや他のアライメントマークを配置することができ、第1スクライブ領域14を有効活用することができる。
本実施の形態にかかる半導体装置によれば、半導体チップ20の短辺側に設けられた第1スクライブ領域14にのみ、第1方向および第2方向を計測する第1アライメントマーク30および第2アライメントマーク40が設けられている。所定の方向を計測するためのマークとして、計測したい方向に長辺を有する形状のパターンを適用する場合、それぞれの長さに応じたスクライブ領域に各マークが配置されることがある。その場合には、スクライブ領域の面積の縮小化は、アライメントマークにより阻害されてしまうこととなる。しかし、本実施の形態にかかる半導体装置では、いずれの方向を計測するアライメントマークであるかを問わず、第1スクライブ領域14に設けている。そのため、長辺方向の第2スクライブ領域16の幅は、ダイシングに必要な最低限の面積とすることができる。特に、長方形状の半導体チップ20の場合には、長辺方向の第2スクライブ領域16は、辺の長さ分に応じた面積を有することとなる。そのため、本実施の形態にかかる半導体装置のように、アライメントマークを一方の第1スクライブ領域14にのみ配置することで、第2スクライブ領域16の面積を必要以上に増加させることなく、全体としてはスクライブ領域の面積の縮小を図ることができる。その結果、1枚の半導体ウェハから作成することができる半導体チップの個数を増加させることができ、コストの削減をも図ることができるのである。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成(たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
10…半導体ウェハ、 12…領域、 14…第1スクライブ領域、 16…第2スクライブ領域、 17…TEG領域、 18…アライメントマーク領域、 20…半導体チップ、 30…第1アライメントマーク、 32、42…長方形状、 34、44…十字パターン、 36、46…溝群、 38、48…禁止領域、 40…第2アライメントマーク、 50、52…TEG
Claims (9)
- 半導体ウェハと、
前記半導体ウェハの上に設けられた複数の長方形の半導体チップと、
前記複数の半導体チップの短辺間に設けられた第1スクライブ領域と、
前記複数の半導体チップの長辺間に設けられ、前記第1スクライブ領域と比して幅が小さい第2スクライブ領域と、
前記第1スクライブ領域に設けられ、前記半導体ウェハの面内の第1方向を計測する第1アライメントマークと、第2方向を計測する第2アライメントマークと、を含む、半導体装置。 - 請求項1において、
前記第2スクライブ領域には、アライメントマークおよびTEGの少なくとも一方が設けられていない、半導体装置。 - 請求項1または2において、
前記第1アライメントマークは、前記第1方向の幅が前記第2方向の幅と比して大きいパターンを有し、
前記第2アライメントマークは、前記第2方向の幅が前記第1方向の幅と比して大きいパターンを有する、半導体装置。 - 請求項1ないし3のいずれかにおいて、
前記第1アライメントマークおよび前記第2アライメントマークは、長方形状を有し、
それぞれの長辺方向が交差するように配置されている、半導体装置。 - 請求項4において、
前記第1アライメントマークの長辺方向と、前記第2アライメントマークの長辺方向とが、直角をなすように交差している、半導体装置。 - 請求項1ないし5のいずれかにおいて、
前記第1アライメントマークの前記第1方向の中心線を軸として、複数の前記第2アライメントマークが対向するように設けられている、半導体装置。 - 請求項1ないし6のいずれかにおいて、
前記第1アライメントマークおよび前記第2アライメントマークは、その周囲にそれぞれ禁止領域を有する、半導体装置。 - 請求項7において、
前記禁止領域には、前記第1アライメントマークまたは前記第2アライメントマークの長手方向の中心線を軸として線対称な位置に、所与のパターンが配置されている、半導体装置。 - 請求項6または7において、
前記第1アライメントマークの前記禁止領域には、前記第2アライメントマークの一部が配置されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235364A JP2007053138A (ja) | 2005-08-15 | 2005-08-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235364A JP2007053138A (ja) | 2005-08-15 | 2005-08-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007053138A true JP2007053138A (ja) | 2007-03-01 |
Family
ID=37917401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005235364A Withdrawn JP2007053138A (ja) | 2005-08-15 | 2005-08-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007053138A (ja) |
-
2005
- 2005-08-15 JP JP2005235364A patent/JP2007053138A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6132910A (en) | Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks | |
US8043928B2 (en) | Efficient provision of alignment marks on semiconductor wafer | |
US7755207B2 (en) | Wafer, reticle, and exposure method using the wafer and reticle | |
JPH09115827A (ja) | 半導体装置製造用のレチクル | |
CN112731759B (zh) | 光掩膜版的形成方法及光掩膜版 | |
US8778779B2 (en) | Semiconductor device and a method for producing semiconductor device | |
US7951512B2 (en) | Reticle for projection exposure apparatus and exposure method using the same | |
US20110024879A1 (en) | Method to reduce pre-alignment error using multi-notch pattern or in combination with flat side | |
US6329700B1 (en) | Semiconductor wafer and semiconductor device | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
CN105182681B (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
US9134628B2 (en) | Overlay mark and application thereof | |
US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
JP2007053138A (ja) | 半導体装置 | |
JP2007053140A (ja) | 半導体装置 | |
JP2007053139A (ja) | 半導体装置 | |
KR20060111611A (ko) | Ic 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
JP3580992B2 (ja) | フォトマスク | |
US8729716B2 (en) | Alignment accuracy mark | |
JP2015206927A (ja) | フォトマスク及び半導体装置の製造方法 | |
JPH0276214A (ja) | ホトリソグラフィー工程におけるガラスマスク | |
JP2001102285A (ja) | 位置合わせマーク | |
JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080602 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090616 |