CN108140615A - 使能对用于半导体封装的硅桥的在线测试的保护环设计 - Google Patents

使能对用于半导体封装的硅桥的在线测试的保护环设计 Download PDF

Info

Publication number
CN108140615A
CN108140615A CN201580083473.5A CN201580083473A CN108140615A CN 108140615 A CN108140615 A CN 108140615A CN 201580083473 A CN201580083473 A CN 201580083473A CN 108140615 A CN108140615 A CN 108140615A
Authority
CN
China
Prior art keywords
ring
protection ring
metal
metal coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580083473.5A
Other languages
English (en)
Other versions
CN108140615B (zh
Inventor
A·萨卡尔
S·沙兰
D-W·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108140615A publication Critical patent/CN108140615A/zh
Application granted granted Critical
Publication of CN108140615B publication Critical patent/CN108140615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述了使能对用于半导体封装的硅桥的在线测试的保护环设计以及所得到的硅桥和半导体封装。在示例中，半导体结构包括具有设置在其上的绝缘层的衬底。金属化结构设置在所述绝缘层上。所述金属化结构包括设置在电介质材料堆叠体中的导电布线。所述半导体结构还包括设置在电介质材料堆叠体中并且围绕所述导电布线的第一金属保护环。所述第一金属保护环包括多个个体保护环段。所述半导体结构还包括设置在所述电介质材料堆叠体中并且围绕所述第一金属保护环的第二金属保护环。电测试特征设置在电介质材料堆叠体中、在所述第一金属保护环与所述第二金属保护环之间。

Description

使能对用于半导体封装的硅桥的在线测试的保护环设计
技术领域
本发明的实施例属于半导体封装的领域，并且具体而言，属于使能对用于半导体封装的硅桥的在线测试的保护环设计以及所得到的硅桥和半导体封装。
背景技术
如今的消费电子市场经常需要要求非常复杂的电路的复杂功能。缩放到越来越小的基础构建块(例如，晶体管)已经实现了随着每一代的进步而在单一芯片上并入更复杂的电路。半导体封装用于保护集成电路(IC)芯片或管芯，并且还用于为管芯通往提供外部电路的电接口。随着对更小的电子器件的需求日益增长，半导体封装被设计得更加紧凑，并且必须支持更大的电路密度。此外，对更高性能器件的需求引起了对改进的半导体封装的需要，该改进的半导体封装使能薄的封装外形和与后续组装处理兼容的低的整体翘曲。
多年来一直使用C4焊球连接来提供半导体器件和衬底之间的倒装芯片互连。倒装芯片或受控塌陷芯片连接(C4)是用于半导体器件(例如集成电路(IC)芯片、MEMS或部件)的安装类型，其利用焊料凸块而不是引线接合。焊料凸块沉积在位于衬底封装的顶部侧上的C4焊盘上。为了将半导体器件安装到衬底上，将其翻转——在安装区域上使有源侧面向下。焊料凸块用于将半导体器件直接连接到衬底。
处理倒装芯片与常规的IC制造类似，只需几个附加的步骤。在制造工艺快结束时，附接焊盘被金属化以使其更易于接受焊料。这通常由若干种处理组成。然后在每一个金属化焊盘上沉积一小点焊料。正常情况下，然后芯片被从晶片上切下来。为了将倒装芯片附接到电路中，将芯片倒置以使焊料点落到下层电子器件或电路板上的连接器上。然后典型地使用超声波或者替代地使用回流焊工艺将焊料重新熔化以产生电连接。这也在芯片的电路和下层安装之间留下了小空间。在大多数情况下，然后电绝缘粘合剂被“底部填充”，以提供更强的机械连接、提供热桥，并且确保由于对芯片和系统的其余部分的不同加热而使焊料接点不受应力。
较新的封装和管芯到管芯互连方法(例如穿硅过孔(TSV)、硅插入物和硅桥)正在得到设计人员的更多关注，以便实现高性能多芯片模块(MCM)和系统级封装(SiP)。然而，对于这种较新的封装方案而言需要另外的改进。
附图说明
图1A示出了根据本发明的实施例的具有连接两个管芯的嵌入式多管芯互连桥(EMIB)的半导体封装的横截面视图。
图1B示出了根据本发明的实施例的显示图1A的第一管芯和第二管芯的凸块阵列的平面视图。
图2示出了根据本发明的实施例的具有在其上制造的多个硅桥管芯的硅晶片的一部分的平面视图。
图3示出了根据本发明的实施例的用于图2的双保护环设计的放大布局，该双保护环设计突出显示了在双保护环结构内制造的测试结构。
图4示出了根据本发明的实施例的使能对硅桥管芯的在线测试的双保护环设计的第一实施方式。
图5示出了根据本发明的实施例的使能对硅桥管芯的在线测试的双保护环设计的第二实施方式。
图6示出了根据本发明的实施例的来自图2的硅晶片的一部分的平面视图，其突出显示了本文所描述的实施方式的制造物。
图7示出了根据本发明的实施例的用于硅桥管芯的可能的E测试布线布局的横截面视图。
图8是根据本发明的实施例的用于硅桥管芯的E测试样条(spline)的示意性布局。
图9示出了根据本发明的实施例的双保护环结构的保护环的横截面视图。
图10示出了根据本发明的实施例的双保护环结构的横截面视图。
图11示出了根据本发明的实施例的包括与嵌入式多管芯互连桥(EMIB)耦合的多个管芯的半导体封装的横截面视图。
图12示出了根据本发明的实施例的用于共同封装的高性能计算(HPC)管芯和高带宽存储器(HBM)布局的封装布局的平面视图。
图13是根据本发明的实施例的计算机系统的示意图。
具体实施方式
描述了使能对用于半导体封装的硅桥的在线测试的保护环设计、以及所得到的硅桥和半导体封装。在以下描述中，阐述了诸如封装和互连架构的许多具体细节，以便提供对本发明的实施例的全面理解。对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它情况下，诸如具体的半导体制造工艺之类的公知的特征未被详细描述，以免不必要地使本发明的实施例难以理解。此外，应当理解，附图中所示的各种实施例是说明性的表示，并且不一定按比例绘制。
本文描述的一个或多个实施例涉及用于使能在线测试的硅(Si)桥的保护环设计。应用对于所谓的2.5D封装设计而言可能特别有用。如通篇所使用的，术语“硅桥”用于指代为两个或更多个器件管芯提供布线的管芯。术语“嵌入式多管芯互连桥(EMIB)”指代将这种硅桥管芯包含在封装衬底或所得到的封装中。实施例可以被实施以解决使用代工厂(工厂)在线E测试焊盘检测嵌入式多管芯互连桥(EMIB)硅中的跨层泄漏的问题。应当理解，使用标准缺陷度量法难以检测到跨层泄漏，并且跨层泄漏通常只可以在Sort操作处被检测到。然而，针对被EMIB当作目标的精细焊盘间距，Sort技术通常随着开发测试芯片的Sort卡的工艺和可用性的其它方面而发展，或者主导产品的第一批可能是有挑战的。在这种情况下，可以使用在线E测试能力来提供覆盖以检测这种失效模式。
为了提供上下文，在现有技术的嵌入式多管芯互连桥(EMIB)技术中，跨层泄漏仅在Sort处被检测到，或者在Sort卡不可用的情况下在后续组装测试/故障分析(FA)之前根本未检测到跨层泄漏。另外，没有详细的FA，失效的接口难以确定。本发明的实施例可以被实施以提供另外的覆盖并且还在每一个工艺操作之后监控代工厂中的在线泄漏。这种方法可以使能对任何潜在问题的早期检测和根本原因识别，从而改进总体产量。也就是说，在硅桥制造期间进行在线监控提供了在Sort和FA之前很好的监控晶片质量的能力。对硅桥制造过程中的缺陷的测试使用代工厂中的与完成了代工厂工艺之后的测试相反的在线E测试工具来实施。此外，复杂产品的精细间距可能更适合在线测试。应当理解的是，现有技术产品目前具有一些E-测试焊盘，但不用于检测硅桥管芯的有源区中的故障模式。
解决上面所描述的问题中的一个或多个，本文描述的实施例涉及在划片(scribe)区域附近制造可测试的E测试焊盘。来自有源管芯的信号平面和接地平面可以被布线和测试，而不损害硅的整体质量。在实施例中，不论下面所描述的具体实施方式如何，使用交错的保护环以允许测试信号布线穿过保护环结构。在实施例中，同样不论下面所描述的具体实施方式如何，本文所描述的保护环设计被称为双保护环结构，因为它们至少包括在硅桥管芯的最外周边(即，靠近划片区)处的内部保护环和外部保护环。
提供本文所描述的概念的高级概述，图1A示出了根据本发明的实施例的具有连接两个管芯的嵌入式多管芯互连桥(EMIB)的半导体封装的横截面视图。参考图1A，半导体封装100包括第一管芯102(例如，存储器管芯)和第二管芯104(例如，逻辑、CPU或SoC管芯)。第一管芯102和第二管芯104分别通过第一管芯102和第二管芯104的凸块108A和110A耦合到硅桥106，以及例如通过热压接合(TCB)耦合到硅桥106的接合焊盘112A和112B(也被称为导电焊盘112A和112B)。
第一管芯102和第二管芯104设置在封装衬底114上。封装衬底114包括在绝缘层118中形成的金属化层116(例如，线和过孔的垂直布置)。金属化层116层可以是简单的或复杂的，并且可以用于耦合到其它封装，或者可以形成有机封装或印刷电路板(PCB)等中的部分或全部。如图1A所描绘的，第一管芯102和第二管芯104每者可以分别通过凸块108B和110B直接耦合到封装衬底114。图1B示出了显示图1A的第一管芯102和第二管芯104的凸块阵列108A、108B、110A和110B的平面视图。
再次参考图1A，所描绘的硅桥106由于被包括有封装衬底114的层而被称为嵌入式多管芯互连桥(EMIB)。在另一个实施例中，这种硅桥106不嵌入封装中，而是嵌入衬底或板的开放腔中。在任一情况下，在实施例中，并且如下面将更详细描述的，硅桥106包括具有设置在其上的绝缘层的硅衬底，硅衬底具有周边118。金属化结构设置在绝缘层上。金属化结构包括设置在电介质材料堆叠体中的导电布线。硅桥106还包括设置在电介质材料堆叠体中并且围绕导电布线的内部金属保护环。硅桥106的外部金属保护环设置在电介质材料堆叠体中并围绕第一金属保护环。用于信号线和用于VSS线的测试焊盘被包括并且被至少外部金属保护环围绕。在实施例中，硅桥106还包括电介质材料堆叠体的无金属区120。无金属区120围绕外部金属保护环并且被设置为与外部金属保护环相邻并与硅桥106的衬底的周边118相邻。
如下面结合图4更详细描述的，在一个实施例中，硅桥106的内部金属保护环是设置在电介质材料堆叠体中并且围绕导电布线的第一金属保护环。第一金属保护环具有多个个体保护环段。硅桥106的外部保护环是设置在电介质材料堆叠体中并且围绕第一金属保护环的第二金属保护环。硅桥106的测试焊盘设置在第一金属保护环与第二金属保护环之间。另外，测试焊盘通过穿过第一金属保护环的金属线耦合到硅桥106的导电布线。
如下面结合图5更详细描述的，在另一个实施例中，硅桥106的内部金属保护环是设置在电介质材料堆叠体中并且围绕导电布线的第一连续金属保护环。硅桥106的外部保护环是设置在电介质材料堆叠体中的第二连续金属保护环。外部保护环在与第一连续金属保护环相距第一距离处围绕第一连续金属保护环的第一部分。外部保护环还在小于第一距离的第二距离处围绕第一连续金属保护环的第二部分。硅桥106的测试焊盘设置在第一连续金属保护环的第二部分与金属化结构之间，测试焊盘耦合到导电布线。
再次参考图1A，第一102和第二104相邻半导体管芯设置在半导体封装衬底114上并且通过硅桥106的金属化结构的导电布线而彼此电耦合。在一个实施例中，第一半导体管芯102是存储器管芯，并且第二半导体管芯104是逻辑管芯。第一半导体管芯102附接到硅桥106的第一多个导电焊盘112A，并且第二半导体管芯104附接到硅桥106的第二多个导电焊盘112B。在一个实施例中，硅桥106的导电布线将第一多个导电焊盘112A与第二多个导电焊盘112B电耦合。
如上面所描述的，可以在公共硅晶片上制造多个硅桥管芯，该公共硅晶片最终需要切块以提供单一化的硅桥管芯。作为示例，图2示出了根据本发明的实施例的具有在其上制造的多个硅桥管芯的硅晶片的一部分的平面视图。
参考图2，硅晶片的一部分200在其上包括第一硅桥管芯202和第二硅桥管芯204。第一金属保护环206或208分别围绕第一硅桥管芯202和第二硅桥管芯204的有源区210或212。第二金属保护环214或216分别围绕第一金属保护环206或208。如将在下面更详细描述的，用于各种金属化特征(例如电测试(E测试)特征)的区218或220至少分别容纳(包括)在第二保护环214或216内。无金属划片线222分别在第二保护环214或216外部将第一硅桥管芯202和第二硅桥管芯204分离。注意到在图2中，仅描绘了两个硅桥管芯。然而，应当理解的是，取决于晶片或中间掩模(reticle)大小以及取决于管芯大小，晶片或中间掩模可以包括更大数量的硅桥管芯。
在实施例中，图2的有源管芯区210或212包括所有的信号和电源/接地互连，允许无金属划片线222在管芯之间的切块道中。作为更详细的示例，图3示出了根据本发明的实施例的图2的双保护环设计的放大布局，其突出显示了在双保护环结构内制造的测试结构。
参考图3，硅桥管芯的一部分300包括内部保护环302和外部保护环304。保护环302和304之间的区306用于放置所有的代工厂对齐/度量308和E测试/EM结构310。例如，区308表示用于代工厂对齐标记、E测试焊盘、管芯准备模块对齐标记、和金属虚设(dummification)的空间。区310表示使用用于工艺监控(例如在线工艺监控)的E测试焊盘进行测试的所有测试结构所使用的空间。
再次参考图3，硅桥管芯300的有源区域312被包括在内部保护环302内。划片区域314(其可以是无金属区段)被包括在外部保护环304的外部。在实施例中，E测试/EM结构完全包含在区306内并且它们不跨越到有源区312。如下面结合图9和图10更详细描述的，例如双保护环302/304可以基于金属1/过孔1/金属2/过孔2/金属3/过孔3/金属4(M1/V1/M2/V2/M3/V3/M4)。
再次参考图3，在实施例中，这种双保护环框架设计302/304使能了用于硅桥技术的仅锯切管芯单一化工艺。无金属划片线314的宽度适合于容许锯片在没有接触铜(Cu)金属特征的情况下切割硅和电介质层(例如氧化硅层)。在实施例中，内部金属保护环302和外部金属保护环304为包括在硅桥管芯300的有源区域312中的电布线提供气密密封。内部金属保护环302和外部金属保护环304的设计还可以防止在划片区域314中起始的裂纹传播到硅桥管芯300的有源区域312中。
根据本发明的一个或多个实施例，下面描述了使能对硅桥管芯的在线测试的双保护环设计的两个具体实施方式。这种实施方式使能了可以在硅桥管芯的制造期间跨越硅桥管芯的有源管芯区中的结构测试跨层泄漏的E测试焊盘。
在第一实施例中，内部保护环(即，最靠近硅桥管芯的有源管芯区的保护环)被分解。感兴趣的结构被布线到所选择的E测试焊盘。另外，不连续的金属/过孔沟槽的第二行以交错配置被包括以补偿断开的内部保护环。该方法增加了裂缝在其可以进入有源区之前必须传播跨过的长度。取决于哪些层被布线到E测试焊盘，可以选择性地在线测试跨越这些层的测试泄漏。例如，图4示出了根据本发明的实施例的使能了对硅桥管芯的在线测试的双保护环设计的第一实施方式。
参考图4，双保护环结构400基于具有E测试焊盘布线的交错的内部保护环，其中内部保护环被分解、交错，并且来自不同层的信号/VSS被布线到用于泄漏测试的测试焊盘。双保护环结构400包括外部保护环402、内部保护环404以及外部保护环402和内部保护环404之间的区406。划片区域408(其可以是无金属区段)在外部保护环402的外部。有源区域410在内部保护环404的内部。
在实施例中，内部保护环404包括多个个体保护环段。例如，在一个实施例中，内部保护环404包括交错的保护环部分416的两条线412和414。该布置可以被称为内部金属保护环404的被布置成交错的个体保护环段的两条相邻线的多个个体保护环段。在示例性实施方式中，信号1测试焊盘418包括在内部保护环404和外部保护环402之间，并且将焊盘418连接到有源区域410的线420穿过内部保护环404的交错的保护环部分416的两条线412和414。信号2测试焊盘422包括在内部保护环404和外部保护环402之间，并且将焊盘422连接到有源区域410的线424穿过内部保护环404的交错的保护环部分416的两条线412和414。信号3测试焊盘426包括在内部保护环404和外部保护环402之间，并且将焊盘426连接到有源区域410的线428穿过内部保护环404的交错的保护环部分416的两条线412和414。VSS测试焊盘430包括在内部保护环404和外部保护环402之间，并且将焊盘430连接到有源区域410的线432穿过内部保护环404的交错的保护环部分416的两条线412和414。
在实施例中，划片区域408是围绕外部金属保护环402的电介质材料堆叠体的无金属区。无金属区408被设置为与外部金属保护环402相邻并且与硅桥管芯的衬底的周边相邻。在一个实施例中，外部金属保护环402为有源区域410的金属化结构提供气密密封。在一个实施例中，衬底不具有设置在其中的半导体器件。在一个实施例中，衬底是单晶硅衬底。
在第二实施例中，与基于分解的内部保护环的图4的设计相比，替代分解内部保护环，而是内部保护环的一部分在E测试焊盘后方被回环，以提供“连续的”双保护环设计。作为示例，图5示出了根据本发明的实施例的使能对硅桥管芯的在线测试的双保护环设计的第二实施方式。
参考图5，双保护环结构500基于“回环”内部保护环，其中内部保护环既被分解又被缠绕在测试焊盘周围，例如，以改善气密密封，并且来自不同层的信号/VSS可以被布线到用于泄漏测试的测试焊盘。双保护环结构500包括外部保护环502、内部保护环504。内部保护环504可以被描述为具有在区506和有源区510之间的部分511的第一连续金属保护环。然而，为了保持连续性，内部保护环504在区506后方的某些在线测试特征被定位的位置处发生回环。外部保护环可以被描述为第二连续金属保护环，其在与第一连续金属保护环504相距第一距离处围绕第一连续金属保护环504的第一部分(在位置511)。外部保护环502在小于第一距离的第二距离处围绕第一连续金属保护环的第二部分(围绕区506回环的部分)。划片区域508(其可以是无金属区段)在外部保护环502的外部。有源区域510在内部保护环504的内部。
在一个实施例中，电测试特征设置在第一连续金属保护环504的第二部分和被布置成交错的个体保护环段516的两个相邻线512和514的多个个体保护环段516之间(即，电测试特征设置在区506中)。在示例性实施方式中，信号1测试焊盘518包括在区506中，并且将焊盘518连接到有源区域510的线520穿过交错的保护环部分516的两条线512和514。信号2测试焊盘522包括在区506中，并且将焊盘522连接到有源区域510的线524穿过交错的保护环部分516的两条线512和514。信号3测试焊盘526包括在区506中，并且将焊盘526连接到有源区域510的线528穿过内部保护环504的交错的保护环部分516的两条线512和514。VSS测试焊盘530包括在区506中，并且将焊盘530连接到有源区域510的线532穿过交错的保护环部分516的两条线512和514。
在实施例中，划片区域508是围绕外部金属保护环502的电介质材料堆叠体的无金属区。无金属区508被设置为与外部金属保护环502相邻并且与硅桥管芯的衬底的周边相邻。在一个实施例中，内部保护环504和外部金属保护环502中的一个或两个为有源区域510的金属化结构提供气密密封。在一个实施例中，衬底不具有设置在其中的半导体器件。在一个实施例中，衬底是单晶硅衬底。
根据本发明的实施例，使能对硅桥管芯的在线测试的双保护环设计将在锯切切割(单一化)之后保留其中存在e测试结构的区域。也就是说，单一化并不破坏双保护环区。作为示例，图6示出了根据本发明的实施例的来自图2的硅晶片的一部分的平面视图，其突出显示了本文所描述的实施方式的制造物。
参考图6，硅晶片的一部分200在其上包括第一硅桥管芯202和第二硅桥管芯204。第一金属保护环206或208分别围绕第一硅桥管芯202和第二硅桥管芯204的有源区210或212。第二金属保护环214或216分别围绕第一金属保护环206或208。如将在下面更详细描述的，用于各种金属化特征(例如电测试(E测试)特征)的区218或220至少分别容纳(包括)在第二保护环214或216内。无金属划片线222分别在第二保护环214或216的外部将第一硅桥管芯202和第二硅桥管芯204分离。E测试焊盘完全包括在双保护环结构内。因此，涉及穿过无金属区段222的锯片分割的单一化工艺使双保护环结构之间的区域保持完整。在锯切切割之后所得到的单一化的管芯包括处于双保护环结构内的这种E测试焊盘。
图7示出了根据本发明的实施例的用于硅桥管芯的可能的E测试布线布局700的横截面视图。在示例性布局700中，金属化区702利用金属1和金属3(M1/M3)来进行VSS接地布线。金属化区702还利用金属2和金属4(M2/M4)来进行信号布线。
图8是根据本发明的实施例的用于硅桥管芯的E测试样条800的示意性布局。在示例性样条800中，每一个E测试样条具有40个E测试焊盘，E测试焊盘具有41.68微米×49微米焊盘大小的尺寸、55.68微米的焊盘节距(基于14微米间距)。单元大小为2253.2微米×55微米。在实施例中，单元放置是水平的(基于晶片凹口向下取向)。
应当理解的是，双保护环结构可以由金属化结构的多个层制造，例如由多个交替的金属线和过孔制造。作为示例，图9示出了根据本发明的实施例的双保护环结构的保护环的横截面视图。图10示出了根据本发明的实施例的双保护环结构的横截面视图。
共同参考图9和图10，在实施例中，半导体结构900(例如硅桥)包括衬底902，衬底902具有在其上设置的绝缘层904。衬底具有周边906，其最外部分被描绘在图10的右侧。金属化结构908设置在绝缘层904上。金属化结构908包括设置在电介质材料堆叠体912中的导电布线910。
第一金属保护环914设置在电介质材料堆叠体912中，并围绕导电布线910。第二金属保护环916(仅在图10中示出)设置在电介质材料堆叠体912中并围绕第一金属保护环914。电介质材料堆叠体912的无金属区918围绕第二金属保护环916(仅在图10中示出)。无金属区918被设置为与第二金属保护环916相邻并且与衬底902的周边906相邻。
在实施例中，如图9所描绘的，第一金属保护环914或第二金属保护环916中的至少一个包括沿公共轴999对齐的交替的金属线和过孔的垂直堆叠体。在一个实施例中，金属化结构的最上层包括位于其上的第一多个导电焊盘和第二多个导电焊盘，例如图9中所示的焊盘922(尽管应当理解的是，焊盘可以从保护环结构中省略，即使其被包括在有源管芯区的金属化中)。在一个这种实施例中，导电布线将硅桥的第一多个导电焊盘与第二多个导电焊盘电耦合。在一个实施例中，第一多个导电焊盘和第二多个导电焊盘包括具有大于约5微米的厚度的铜层。
在一个实施例中，半导体结构在第一金属保护环914和第二金属保护环916之间包括设置在电介质材料堆叠体中的金属特征919。另外，如图10所描绘的，E测试焊盘920可以包括在第一金属保护环914和第二金属保护环916之间。在实施例中，衬底902不具有设置在其中的半导体器件。也就是说，硅桥管芯的主要功能是在耦合到硅桥管芯的两个管芯之间提供本地和直接通信。在一个实施例中，衬底是单晶硅衬底。
尽管上面描述的实施例涉及通过硅桥或EMIB彼此耦合的两个个体管芯，但是应当理解的是，复杂的结构也可以受益于本文所描述的实施例。在第一示例中，图11示出了根据本发明的实施例的包括与嵌入式多管芯互连桥(EMIB)耦合的多个管芯的半导体封装的横截面视图。参考图11，半导体封装1100包括第一管芯1152(例如逻辑管芯中央处理单元CPU)和存储器管芯堆叠体1154。第一管芯1152和存储器管芯堆叠体1154例如通过热压接合(TCB)分别通过第一管芯1152和存储器管芯堆叠体1154的凸块1158和1160耦合到EMIB1156。EMIB 1156被嵌入在衬底(例如，柔性有机衬底)或板(例如环氧树脂PCB材料)材料1170中。如图11所描绘的，底部填充材料1199可以包括在第一管芯1152和EMIB 1156/衬底1170界面之间以及存储器管芯堆叠体1154和EMIB 1156/1170界面之间。在实施例中，如上面所描述的，EMIB 1156包括由在最外面的金属保护环的外侧的无金属部分围绕的双金属保护环，具有容纳在最外面的金属保护环内的电测试特征。
在第二示例中，图12示出了根据本发明的实施例的用于共同封装的高性能计算(HPC)管芯和高带宽存储器(HBM)布局的封装布局的平面视图。参考图12，封装布局1200包括公共衬底1202。中央处理单元或片上系统(CPU/SoC)管芯1204以及八个存储器管芯1206由衬底1202支撑。多个EMIB 1208通过C4连接1210将存储器管芯1206桥接到CPU/SoC管芯1204。管芯到管芯间距1212大约为100-200微米。应当理解的是，从顶部向下的视角，管芯1204和1206设置在C4连接1210上方，C4连接1210设置在包括在衬底1202中的EMIB 1208上方。在实施例中，如上面所描述的，EMIB 1208中的一个或多个包括由在最外面的金属保护环的外侧的无金属部分围绕的双金属保护环，具有容纳在最外面的金属保护环内的电测试特征。
如上面所描述的，在实施例中，用于硅桥的衬底可以是单晶硅衬底。在其它实施例中，并且仍然在“硅桥”的上下文中，衬底可以由可以包括但不限于锗、硅-锗或III-V族的化合物半导体材料的多晶或单晶材料组成。在另一个实施例中，使用玻璃衬底。
参考上面关于硅桥技术的描述，在实施例中，绝缘、电介质或层间电介质(ILD)材料是例如但不限于硅的氧化物(例如，二氧化硅(SiO2))、硅的掺杂氧化物、硅的氟化氧化物、硅的碳掺杂氧化物、本领域已知的各种低k电介质材料及其组合的材料。可以通过常规技术(例如，化学气相沉积(CVD)、物理气相沉积(PVD))或通过其它沉积方法来形成绝缘、电介质或层间电介质(ILD)材料。
参考上面关于硅桥技术的描述，在实施例中，互连或导电布线材料由一个或多个金属或其它导电结构组成。常见的示例是对铜线和结构(例如过孔)的使用，这些铜线和结构可以或可以不在铜和周围的ILD材料之间包括阻挡层。如本文所使用的，术语金属包括多种金属的合金、堆叠体和其它组合。例如，金属互连线可以包括阻挡层、不同金属或合金的堆叠体等。互连线或导电布线在本领域中有时还被称为迹线、导线、线路、金属、或简单地称为互连。上面所描述的双金属保护环设计可以由与金属化结构和导电布线相同的材料制造。
根据本文所描述的一个或多个实施例，对于每个个体管芯，用于硅桥管芯的晶片的框架设计包括在切块期间提供初始保护的紧密靠近锯切切割区域的第一(外部)保护环。第二(内部)保护环位于管芯边缘的周围。在单一化工艺期间(或之后)传播通过外部保护环的一个或多个裂缝可以终止于内部保护环和外部保护环之间。
如上面所描述的，多个硅桥管芯可以由共同的晶片制造。制造多个硅桥管芯的方法包括提供在其上具有多个硅桥管芯的晶片。多个硅桥管芯中的每一个通过无金属划片线相互分离。制造多个硅桥管芯的方法包括通过锯切晶片的无金属划片线来将多个硅桥管芯单一化。根据本发明的实施例，在锯切期间，多个硅桥管芯中的每一个受到双金属保护环的保护。在实施例中，在锯切之前，在制造的较早阶段，可以使用包括在双保护环结构内的测试结构对硅桥管芯进行E测试。
在一个实施例中，将多个硅桥管芯单一化涉及留下无金属划片线的一部分作为单一化的多个硅桥管芯中的每一个的一部分。在一个实施例中，双金属保护环的金属保护环中的至少一个在锯切期间为多个硅桥管芯中的每一个提供了气密密封。在一个实施例中，在锯切晶片的无金属划片线期间形成了裂缝。在特定实施例中，裂缝传播通过双金属保护环的最外面的金属保护环，但不通过双金属保护环的最内侧的金属保护环，甚至在锯切工艺之后也是如此。这样，在实施例中，具有无金属最外区域的双金属保护环设计使能了用于硅桥技术的仅锯切管芯单一化工艺。
上面所描述的实施例，在硅桥管芯制造工艺中实施时，可以提供在组件构建之前检测跨层泄露的更鲁棒的在线方法。本文所描述的实施例的主要益处在于通过在代工厂中在线捕获跨层泄漏缺陷来提高EMIB硅工艺的总体产量，使得衬底供应商和/或客户接收已知的良好管芯。
图13是根据本发明的实施例的计算机系统1300的示意图。如所描绘的计算机系统1300(也称为电子系统1300)可以体现根据本公开中阐述的若干所公开的实施例及其等同物中的任一个的具有双保护环设计的硅桥。计算机系统1300可以是诸如上网本计算机之类的移动设备。计算机系统1300可以是诸如无线智能电话之类的移动设备。计算机系统1300可以是台式计算机。计算机系统1300可以是手持式阅读器。计算机系统1300可以是服务器系统。计算机系统1300可以是超级计算机或高性能计算系统。
在实施例中，电子系统1300是包括系统总线1320以电耦合电子系统1300的各种部件的计算机系统。系统总线1320是单个总线或根据各种实施例的总线的任何组合。电子系统1300包括向集成电路1310提供功率的电压源1330。在一些实施例中，电压源1330通过系统总线1320向集成电路1310供应电流。
集成电路1310电耦合到系统总线1320并且包括根据实施例的任何电路或电路的组合。在实施例中，集成电路1310包括可以是任何类型的处理器1312。如本文所使用的，处理器1312可以表示任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一个处理器。在实施例中，如本文所公开的，处理器1312包括具有双保护环设计的硅桥或者与其耦合。在实施例中，在处理器的存储器高速缓存中发现SRAM实施例。可以包括在集成电路1310中的其它类型的电路是定制电路或专用集成电路(ASIC)，例如用于无线设备(例如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电、和类似的电子系统)中的通信电路1314、或用于服务器的通信电路。在实施例中，集成电路1310包括诸如静态随机存取存储器(SRAM)之类的管芯上存储器1316。在实施例中，集成电路1310包括嵌入式管芯上存储器1316，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路1310由后续集成电路1311补充。有用的实施例包括双处理器1313和双通信电路1315以及诸如SRAM之类的双管芯上存储器1317。在实施例中，双集成电路1310包括诸如eDRAM之类的嵌入式管芯上存储器1317。
在实施例中，电子系统1300还包括外部存储器1340，外部存储器1340又可以包括适合于特定应用的一个或多个存储器元件，例如RAM形式的主存储器1342、一个或多个硬盘驱动1344、和/或处理可移除介质1346的一个或多个驱动，所述可移除介质1346例如软盘、压缩光盘(CD)、数字多用盘(DVD)、闪存存储器驱动以及本领域已知的其它可移除介质。根据实施例，外部存储器1340还可以是嵌入式存储器1348，例如管芯堆叠体中的第一管芯。
在实施例中，电子系统1300还包括显示设备1350、音频输出1360。在实施例中，电子系统1300包括诸如控制器的输入设备1370，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别设备或将信息输入电子系统1300中的任何其它输入设备。在实施例中，输入设备1370是相机。在实施例中，输入设备1370是数字录音机。在实施例中，输入设备1370是相机和数字录音机。
如本文所示，集成电路1310可以在多个不同实施例中实施，包括根据若干公开的实施例及其等同物中的任一个的具有带有双保护环设计的硅桥的封装衬底、电子系统、计算机系统，制造集成电路的一个或多个方法、以及制造电子组件的一个或多个方法，所述电子组件包括根据本文在各种实施例及本领域认可的其等同物中所阐述的若干公开的实施例中的任一个的具有带有双保护环设计的硅桥的封装衬底。操作的元件、材料、几何形状、尺寸、和序列都可以被改变，以适应特定I/O耦合需求，该特定I/O耦合需求包括嵌入在根据具有带有双保护环设计实施例及其等同物的硅桥的若干所公开的封装衬底中的任一个的处理器安装衬底中的微电子管芯的阵列接触部计数、阵列接触部配置。如由图13的虚线所表示的，可以包括基础衬底。如还在图13中所描绘的，还可以包括无源器件。
本发明的实施例包括使能对用于半导体封装的硅桥的在线测试的保护环设计、以及所得到的硅桥和半导体封装。
在实施例中，一种半导体结构包括具有在其上设置的绝缘层的衬底。金属化结构设置在绝缘层上。金属化结构包括设置在电介质材料堆叠体中的导电布线。所述半导体结构还包括设置在所述电介质材料堆叠体中并且围绕所述导电布线的第一金属保护环。所述第一金属保护环包括多个个体保护环段。所述半导体结构还包括设置在所述电介质材料堆叠体中并且围绕所述第一金属保护环的第二金属保护环。电测试特征设置在所述电介质材料堆叠体中、在所述第一金属保护环与所述第二金属保护环之间。所述电测试特征通过穿过所述第一金属保护环的金属线耦合到所述导电布线。
在一个实施例中，所述电测试特征包括用于信号线和用于VSS线的测试焊盘。
在一个实施例中，所述第一金属保护环的多个个体保护环段被布置成交错的个体保护环段的两条相邻线。
在一个实施例中，所述衬底具有周边，并且所述半导体结构还包括围绕所述第二金属保护环的所述电介质材料堆叠体的无金属区。所述无金属区被设置为与所述第二金属保护环相邻并且与所述衬底的周边相邻。
在一个实施例中，所述第二金属保护环为所述金属化结构提供气密密封。
在一个实施例中，所述第一金属保护环或所述第二金属保护环中的至少一个包括沿着公共轴对齐的交替的金属线和过孔的垂直堆叠体。
在一个实施例中，所述金属化结构的最上层包括位于其上的第一多个导电焊盘和第二多个导电焊盘。
在一个实施例中，所述导电布线将所述第一多个导电焊盘与所述第二多个导电焊盘电耦合。
在一个实施例中，所述衬底不具有设置在其中的半导体器件。
在一个实施例中，所述衬底是单晶硅衬底。
在实施例中，一种半导体结构包括具有设置在其上的绝缘层的衬底。金属化结构设置在所述绝缘层上，所述金属化结构包括设置在电介质材料堆叠体中的导电布线。第一连续金属保护环设置在所述电介质材料堆叠体中并且围绕所述导电布线。第二连续金属保护环设置在所述电介质材料堆叠体中并且在与所述第一连续金属保护环相距第一距离处围绕所述第一连续金属保护环的第一部分，并在比所述第一距离小的第二距离处围绕所述第一连续金属保护环的第二部分。电测试特征设置在所述电介质材料堆叠体中、在所述第一连续金属保护环的第二部分与所述金属化结构之间，所述电测试特征耦合到所述导电布线。
在一个实施例中，所述电测试特征包括用于信号线和用于VSS线的测试焊盘。
在一个实施例中，所述电测试特征设置在所述第一连续金属保护环的第二部分和布置成交错的个体保护环段的两条相邻线的多个个体保护环段之间，并且所述电测试特征通过穿过所述多个个体保护环段的金属线耦合到所述导电布线。
在一个实施例中，所述衬底具有周边，并且所述半导体结构还包括围绕所述第二连续金属保护环的所述电介质材料堆叠体的无金属区，所述无金属区被设置为与所述第二连续金属保护环相邻并且与所述衬底的周边相邻。
在一个实施例中，所述第一连续金属保护环和所述第二连续金属保护环中的一个或两者为所述金属化结构提供气密密封。
在一个实施例中，所述第一金属保护环或所述第二金属保护环中的至少一个包括沿公共轴对齐的交替的金属线和过孔的垂直堆叠体。
在一个实施例中，所述金属化结构的最上层包括位于其上的第一多个导电焊盘和第二多个导电焊盘。
在一个实施例中，所述导电布线将所述第一多个导电焊盘与所述第二多个导电焊盘电耦合。
在一个实施例中，所述衬底不具有设置在其中的半导体器件。
在一个实施例中，所述衬底是单晶硅衬底。
在实施例中，一种半导体封装包括嵌入式多管芯互连桥(EMIB)，其包括设置在半导体封装衬底内的硅桥。所述硅桥包括具有设置在其上的绝缘层的硅衬底。所述硅桥还包括设置在所述绝缘层上的金属化结构，所述金属化结构包括设置在电介质材料堆叠体中的导电布线。所述硅桥还包括设置在所述电介质材料堆叠体中并且围绕所述导电布线的内部金属保护环。所述硅桥还包括设置在所述电介质材料堆叠体中并且围绕所述第一金属保护环的外部金属保护环；以及用于信号线和VSS线的测试焊盘，所述测试焊盘至少由所述外部金属保护环围绕。所述半导体结构还包括设置在所述半导体封装衬底上并且由所述硅桥的所述金属化结构的所述导电布线而彼此电耦合的第一相邻半导体管芯和第二相邻半导体管芯。
在一个实施例中，所述第一半导体管芯是存储器管芯，并且所述第二半导体管芯是逻辑管芯。
在一个实施例中，所述硅桥的内部金属保护环是设置在电介质材料堆叠体中并围绕所述导电布线的第一金属保护环，所述第一金属保护环具有多个个体保护环段，其中，所述硅桥的外部保护环是设置在所述电介质材料堆叠体中并围绕所述第一金属保护环的第二金属保护环，并且其中，所述硅桥的测试焊盘设置在所述第一金属保护环与所述第二金属保护环之间，所述测试焊盘通过穿过所述第一金属保护环的金属线耦合到所述导电布线。
在一个实施例中，所述硅桥的所述内部金属保护环是设置在所述电介质材料堆叠体中并且围绕所述导电布线的第一连续金属保护环，其中，所述硅桥的外部保护环是第二连续金属保护环，其设置在所述电介质材料堆叠体中并在与所述第一连续金属保护环相距第一距离处围绕所述第一连续金属保护环的第一部分，并在比所述第一距离小的第二距离处围绕所述第一连续金属保护环的第二部分，并且其中，所述硅桥的测试焊盘设置在所述第一连续金属保护环的第二部分与所述金属化结构之间，所述测试焊盘耦合到所述导电布线。
在一个实施例中，所述硅桥的衬底具有周边，并且所述硅桥还包括围绕所述外部金属保护环的所述电介质材料堆叠体的无金属区，其中，所述无金属区被设置为与所述外部金属保护环相邻并且与衬底的周边相邻。

Claims (25)

1.一种半导体结构，包括：
衬底，所述衬底具有设置在其上的绝缘层；
金属化结构，所述金属化结构设置在所述绝缘层上，所述金属化结构包括设置在电介质材料堆叠体中的导电布线；
第一金属保护环，所述第一金属保护环设置在所述电介质材料堆叠体中并围绕所述导电布线，所述第一金属保护环包括多个个体保护环段；
第二金属保护环，所述第二金属保护环设置在所述电介质材料堆叠体中并围绕所述第一金属保护环；以及
电测试特征，所述电测试特征设置在所述电介质材料堆叠体中、在所述第一金属保护环与所述第二金属保护环之间，所述电测试特征通过穿过所述第一金属保护环的金属线耦合到所述导电布线。
2.根据权利要求1所述的半导体结构，其中，所述电测试特征包括用于信号线和用于VSS线的测试焊盘。
3.根据权利要求1所述的半导体结构，其中，所述第一金属保护环的所述多个个体保护环段被布置成交错的个体保护环段的两个相邻线。
4.根据权利要求1所述的半导体结构，其中，所述衬底具有周边，所述半导体结构还包括围绕所述第二金属保护环的所述电介质材料堆叠体的无金属区，所述无金属区被设置为与所述第二金属保护环相邻并与所述衬底的所述周边相邻。
5.根据权利要求1所述的半导体结构，其中，所述第二金属保护环为所述金属化结构提供气密密封。
6.根据权利要求1所述的半导体结构，其中，所述第一金属保护环或所述第二金属保护环中的至少一个包括沿着公共轴对齐的交替的金属线和过孔的垂直堆叠体。
7.根据权利要求1所述的半导体结构，其中，所述金属化结构的最上层包括位于其上的第一多个导电焊盘和第二多个导电焊盘。
8.根据权利要求7所述的半导体结构，其中，所述导电布线将所述第一多个导电焊盘与所述第二多个导电焊盘电耦合。
9.根据权利要求1所述的半导体结构，其中，所述衬底不具有设置在其中的半导体器件。
10.根据权利要求1所述的半导体结构，其中，所述衬底是单晶硅衬底。
11.一种半导体结构，包括：
衬底，所述衬底具有设置在其上的绝缘层；
金属化结构，所述金属化结构设置在所述绝缘层上，所述金属化结构包括设置在电介质材料堆叠体中的导电布线；
第一连续金属保护环，所述第一连续金属保护环设置在所述电介质材料堆叠体中并围绕所述导电布线；
第二连续金属保护环，所述第二连续金属保护环设置在所述电介质材料堆叠体中，并在与所述第一连续金属保护环相距第一距离处围绕所述第一连续金属保护环的第一部分，并在比所述第一距离小的第二距离处围绕所述第一连续金属保护环的第二部分；
电测试特征，所述电测试特征设置在所述电介质材料堆叠体中、在所述第一连续金属保护环的所述第二部分与所述金属化结构之间，所述电测试特征耦合到所述导电布线。
12.根据权利要求11所述的半导体结构，其中，所述电测试特征包括用于信号线和用于VSS线的测试焊盘。
13.根据权利要求11所述的半导体结构，其中，所述电测试特征设置在所述第一连续金属保护环的所述第二部分与被布置成交错的个体保护环段的两个相邻线的多个个体保护环段之间，并且其中，所述电测试特征通过穿过所述多个个体保护环段的金属线耦合到所述导电布线。
14.根据权利要求11所述的半导体结构，其中，所述衬底具有周边，所述半导体结构还包括围绕所述第二连续金属保护环的所述电介质材料堆叠体的无金属区，所述无金属区被设置为与所述第二连续金属保护环相邻并与所述衬底的所述周边相邻。
15.根据权利要求11所述的半导体结构，其中，所述第一连续金属保护环和所述第二连续金属保护环中的一个或两者为所述金属化结构提供气密密封。
16.根据权利要求11所述的半导体结构，其中，所述第一连续金属保护环或所述第二连续金属保护环中的至少一个包括沿着公共轴对齐的交替的金属线和过孔的垂直堆叠体。
17.根据权利要求11所述的半导体结构，其中，所述金属化结构的最上层包括位于其上的第一多个导电焊盘和第二多个导电焊盘。
18.根据权利要求17所述的半导体结构，其中，所述导电布线将所述第一多个导电焊盘与所述第二多个导电焊盘电耦合。
19.根据权利要求11所述的半导体结构，其中，所述衬底不具有设置在其中的半导体器件。
20.根据权利要求11所述的半导体结构，其中，所述衬底是单晶硅衬底。
21.一种半导体封装，包括：
嵌入式多管芯互连桥(EMIB)，所述嵌入式多管芯互连桥(EMIB)包括设置在半导体封装衬底内的硅桥，所述硅桥包括：
硅衬底，所述硅衬底具有设置在其上的绝缘层；
金属化结构，所述金属化结构设置在所述绝缘层上，所述金属化结构包括设置在电介质材料堆叠体中的导电布线；
内部金属保护环，所述内部金属保护环设置在所述电介质材料堆叠体中并围绕所述导电布线；
外部金属保护环，所述外部金属保护环设置在所述电介质材料堆叠体中并围绕所述第一金属保护环；以及
用于信号线和用于VSS线的测试焊盘，所述测试焊盘至少由所述外部金属保护环围绕；以及
第一相邻半导体管芯和第二相邻半导体管芯，所述第一相邻半导体管芯和所述第二相邻半导体管芯设置在所述半导体封装衬底上并通过所述硅桥的所述金属化结构的所述导电布线而彼此电耦合。
22.根据权利要求21所述的半导体封装，其中，所述第一半导体管芯是存储器管芯，并且所述第二半导体管芯是逻辑管芯。
23.根据权利要求21所述的半导体封装，其中，所述硅桥的所述内部金属保护环是设置在所述电介质材料堆叠体中并围绕所述导电布线的第一金属保护环，所述第一金属保护环包括多个个体保护环段，其中，所述硅桥的所述外部金属保护环是设置在所述电介质材料堆叠体中并围绕所述第一金属保护环的第二金属保护环，并且其中，所述硅桥的所述测试焊盘设置在所述第一金属保护环与所述第二金属保护环之间，所述测试焊盘通过穿过所述第一金属保护环的金属线而耦合到所述导电布线。
24.根据权利要求21所述的半导体封装，其中，所述硅桥的所述内部金属保护环是设置在所述电介质材料堆叠体中并围绕所述导电布线的第一连续金属保护环，其中，所述硅桥的所述外部金属保护环是第二连续金属保护环，所述第二连续金属保护环设置在所述电介质材料堆叠体中，并在与所述第一连续金属保护环相距第一距离处围绕所述第一连续金属保护环的第一部分，并在比所述第一距离小的第二距离处围绕所述第一连续金属保护环的第二部分，并且其中，所述硅桥的所述测试焊盘设置在所述第一连续金属保护环的第二部分与所述金属化结构之间，所述测试焊盘耦合到所述导电布线。
25.根据权利要求21所述的半导体封装，其中，所述硅桥的衬底具有周边，所述硅桥还包括围绕所述外部金属保护环的所述电介质材料堆叠体的无金属区，其中，所述无金属区被设置为与所述外部金属保护环相邻并与所述衬底的所述周边相邻。
CN201580083473.5A 2015-10-29 2015-10-29 使能对用于半导体封装的硅桥的在线测试的保护环设计 Active CN108140615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/058072 WO2017074391A1 (en) 2015-10-29 2015-10-29 Guard ring design enabling in-line testing of silicon bridges for semiconductor packages

Publications (2)

Publication Number Publication Date
CN108140615A true CN108140615A (zh) 2018-06-08
CN108140615B CN108140615B (zh) 2022-01-25

Family

ID=58631882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083473.5A Active CN108140615B (zh) 2015-10-29 2015-10-29 使能对用于半导体封装的硅桥的在线测试的保护环设计

Country Status (4)

Country Link
US (4) US10418312B2 (zh)
CN (1) CN108140615B (zh)
TW (1) TWI710070B (zh)
WO (1) WO2017074391A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332220A (zh) * 2022-07-15 2022-11-11 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
WO2022241993A1 (zh) * 2021-05-21 2022-11-24 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276441B2 (en) 2017-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Protected chip-scale package (CSP) pad structure
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
WO2019066909A1 (en) 2017-09-29 2019-04-04 Intel Corporation HORIZONTAL STEP TRANSLATION USING INTEGRATED BRIDGE CHIPS
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11538506B2 (en) 2020-07-21 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the semiconductor device
US11658081B2 (en) * 2021-05-21 2023-05-23 Renesas Electronics Corporation Semiconductor apparatus and semiconductor device
EP4374427A1 (en) * 2021-07-21 2024-05-29 Marvell Asia Pte, Ltd. Double seal ring and electrical connection of multiple chiplets

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194649A1 (en) * 2004-02-12 2005-09-08 Tomohiro Oki Semiconductor chip and method for testing semiconductor chip
CN1779469A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 探针卡、测试垫及保护结构
CN101246859A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 半导体结构与半导体芯片
CN102810528A (zh) * 2011-06-03 2012-12-05 台湾积体电路制造股份有限公司 插入件测试结构和方法
CN102881660A (zh) * 2011-07-11 2013-01-16 富士通半导体股份有限公司 半导体器件及测试方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518224B2 (en) 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US20070102791A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Structure of multi-layer crack stop ring and wafer having the same
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
US7498667B2 (en) 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
JP2008311455A (ja) 2007-06-15 2008-12-25 Nec Electronics Corp 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ
TWI421996B (zh) * 2008-01-10 2014-01-01 Ind Tech Res Inst 靜電放電防護架構
US8314476B2 (en) * 2010-05-07 2012-11-20 Hynix Semiconductor, Inc. Semiconductor chip and semiconductor wafer
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
ITMI20111418A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
JP2013120981A (ja) 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9583406B2 (en) * 2015-03-17 2017-02-28 Infineon Technologies Austria Ag System and method for dual-region singulation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194649A1 (en) * 2004-02-12 2005-09-08 Tomohiro Oki Semiconductor chip and method for testing semiconductor chip
CN1779469A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 探针卡、测试垫及保护结构
CN101246859A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 半导体结构与半导体芯片
CN102810528A (zh) * 2011-06-03 2012-12-05 台湾积体电路制造股份有限公司 插入件测试结构和方法
CN102881660A (zh) * 2011-07-11 2013-01-16 富士通半导体股份有限公司 半导体器件及测试方法
US20140097861A1 (en) * 2011-07-11 2014-04-10 Fujitsu Semiconductor Limited Semiconductor device and test method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022241993A1 (zh) * 2021-05-21 2022-11-24 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法
CN115332220A (zh) * 2022-07-15 2022-11-11 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法

Also Published As

Publication number Publication date
US20180226331A1 (en) 2018-08-09
TW201727842A (zh) 2017-08-01
US10418312B2 (en) 2019-09-17
TWI710070B (zh) 2020-11-11
US11257743B2 (en) 2022-02-22
US20190371719A1 (en) 2019-12-05
WO2017074391A1 (en) 2017-05-04
US20220130743A1 (en) 2022-04-28
CN108140615B (zh) 2022-01-25
US11676889B2 (en) 2023-06-13
US20230260884A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
CN108140615A (zh) 使能对用于半导体封装的硅桥的在线测试的保护环设计
US11626372B2 (en) Metal-free frame design for silicon bridges for semiconductor packages
US9893004B2 (en) Semiconductor interposer integration
US10600762B2 (en) Apparatuses comprising semiconductor dies in face-to-face arrangements
US7402442B2 (en) Physically highly secure multi-chip assembly
CN103839899B (zh) 半导体封装件及其制法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US20140141572A1 (en) Semiconductor assemblies with multi-level substrates and associated methods of manufacturing
US7411228B2 (en) Integrated circuit chip and manufacturing process thereof
US20110042806A1 (en) Multi-chip module and method of manufacturing the same
TWI506712B (zh) 半導體結構之測試方法
US20230013898A1 (en) Semiconductor wafer and test method
CN104538315B (zh) 一种低阻大电流dmos器件芯片级csp封装方法
KR20130011386A (ko) 반도체 소자 및 그 형성 방법
TWI529871B (zh) 半導體裝置及其製法
CN103681610A (zh) 芯片叠层结构及其制造方法
TWI762597B (zh) 接合墊結構及接合墊結構的製作方法
CN116417434A (zh) 载板结构
KR20140028947A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant