JP2003108949A - 認証システム及び半導体装置 - Google Patents
認証システム及び半導体装置Info
- Publication number
- JP2003108949A JP2003108949A JP2001299695A JP2001299695A JP2003108949A JP 2003108949 A JP2003108949 A JP 2003108949A JP 2001299695 A JP2001299695 A JP 2001299695A JP 2001299695 A JP2001299695 A JP 2001299695A JP 2003108949 A JP2003108949 A JP 2003108949A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- data
- connection pad
- connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 230000006870 function Effects 0.000 claims abstract description 27
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 6
- 230000001902 propagating effect Effects 0.000 claims 1
- 238000004458 analytical method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 14
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000007405 data analysis Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 101100004933 Arabidopsis thaliana CYP79F1 gene Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
- G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
- G06F21/34—User authentication involving the use of external additional devices, e.g. dongles or smart cards
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 秘匿しておくべき参照データが格納されるＩ
Ｃチップとデータ処理機能を含むＩＣチップを有する認
証システムにおいて、ＩＣチップに格納された参照デー
タの解析を困難にすること。 【解決手段】 不揮発性メモリを有して、参照データが
格納される第２ＩＣチップＣＨ２の接続用パッドと、デ
ータ処理機能を有する第１ＩＣチップＣＨ１の接続用パ
ッドとを、バンプを介してＣＯＣ接続して半導体装置４
１を構成する。そして、参照データに基づいて、認証さ
れたデータの認証結果を、制御装置４２から出力する。
Ｃチップとデータ処理機能を含むＩＣチップを有する認
証システムにおいて、ＩＣチップに格納された参照デー
タの解析を困難にすること。 【解決手段】 不揮発性メモリを有して、参照データが
格納される第２ＩＣチップＣＨ２の接続用パッドと、デ
ータ処理機能を有する第１ＩＣチップＣＨ１の接続用パ
ッドとを、バンプを介してＣＯＣ接続して半導体装置４
１を構成する。そして、参照データに基づいて、認証さ
れたデータの認証結果を、制御装置４２から出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子商取引に用い
られる認証システムや指紋認証システムなどのハイセキ
ュリティを必要とする認証システム及びその用途に適す
る半導体装置に関する。
られる認証システムや指紋認証システムなどのハイセキ
ュリティを必要とする認証システム及びその用途に適す
る半導体装置に関する。
【０００２】
【従来の技術】従来から、各種の認証システムが開発さ
れ、利用されてきている。この認証システムは、ＩＴ化
社会の進展に伴い益々その利用が拡大されてきており、
そのセキュリティを高度に確保することが必要である。
れ、利用されてきている。この認証システムは、ＩＴ化
社会の進展に伴い益々その利用が拡大されてきており、
そのセキュリティを高度に確保することが必要である。
【０００３】図１０は、そのような認証システムに従来
から採用されている半導体装置の構成を示す図である。
この従来の半導体装置は、個別コード、指紋データ、暗
号キーなどの秘匿データが格納された第２ＩＣチップＣ
Ｈ２をモールド樹脂封入パッケージした半導体装置１２
とデータ処理機能を含む第１ＩＣチップＣＨ１をモール
ド樹脂封入パッケージした半導体装置１１とを用い、半
導体装置１１のリードピンＬ１と半導体装置１２のリー
ドピンＬ２とをプリントパターンＷ１で接続する構成を
取っている。
から採用されている半導体装置の構成を示す図である。
この従来の半導体装置は、個別コード、指紋データ、暗
号キーなどの秘匿データが格納された第２ＩＣチップＣ
Ｈ２をモールド樹脂封入パッケージした半導体装置１２
とデータ処理機能を含む第１ＩＣチップＣＨ１をモール
ド樹脂封入パッケージした半導体装置１１とを用い、半
導体装置１１のリードピンＬ１と半導体装置１２のリー
ドピンＬ２とをプリントパターンＷ１で接続する構成を
取っている。
【０００４】このように、２パッケージ構成とし、両パ
ッケージの間をデータが通るプリントパターンＷ１で接
続しているから、メモリアクセス技術があれば、プリン
トパターンＷ１やリードピンＬ１、Ｌ２の電気信号を測
定することにより、半導体装置１２の第２ＩＣチップＣ
Ｈ２に格納されている秘匿データが容易に解析されてし
まうという問題があった。
ッケージの間をデータが通るプリントパターンＷ１で接
続しているから、メモリアクセス技術があれば、プリン
トパターンＷ１やリードピンＬ１、Ｌ２の電気信号を測
定することにより、半導体装置１２の第２ＩＣチップＣ
Ｈ２に格納されている秘匿データが容易に解析されてし
まうという問題があった。
【０００５】この従来例の問題点である、秘匿データが
容易に解析されてしまうことを防止するために、図１１
に示されるようなエンベデットＩＣチップを用いた半導
体装置１３や、図１２に示されるようなマルチチップ構
成の半導体装置１４を用いることが考えられる。
容易に解析されてしまうことを防止するために、図１１
に示されるようなエンベデットＩＣチップを用いた半導
体装置１３や、図１２に示されるようなマルチチップ構
成の半導体装置１４を用いることが考えられる。
【０００６】図１１の半導体装置１３では、データ処理
機能を含む第１ＩＣチップＣＨ１の一部分に、図中破線
で示されるように、秘匿データが格納される不揮発性メ
モリ部ＭＡを内蔵するようにエンベデット化して、モー
ルド樹脂で封入してパッケージングしている。また、図
１２の半導体装置１４では、データ処理機能を含む第１
ＩＣチップＣＨ１の接続用パッドＰ１と、秘匿データが
格納される第２ＩＣチップＣＨ２の接続用パッドＰ２と
を、ボンディングワイヤＷ２で接続し、全体をモールド
樹脂で封入してパッケージングしている。なお、Ｌ１
は、リードピンである。
機能を含む第１ＩＣチップＣＨ１の一部分に、図中破線
で示されるように、秘匿データが格納される不揮発性メ
モリ部ＭＡを内蔵するようにエンベデット化して、モー
ルド樹脂で封入してパッケージングしている。また、図
１２の半導体装置１４では、データ処理機能を含む第１
ＩＣチップＣＨ１の接続用パッドＰ１と、秘匿データが
格納される第２ＩＣチップＣＨ２の接続用パッドＰ２と
を、ボンディングワイヤＷ２で接続し、全体をモールド
樹脂で封入してパッケージングしている。なお、Ｌ１
は、リードピンである。
【０００７】しかし、これら半導体装置１３、１４で
は、そのままでは不揮発性メモリ部ＭＡや第２ＩＣチッ
プＣＨ２に格納された秘匿データを解析できないが、モ
ールド樹脂開封技術があれば、パッケージングしている
樹脂を開封し、プローブを不揮発性メモリ部ＭＡとの接
続配線やパッドなどにプロービングすることによって、
やはり図１０の従来例と同様に、不揮発性メモリ部ＭＡ
や第２ＩＣチップＣＨ２に格納されている秘匿データが
容易に解析されてしまう可能性がある。
は、そのままでは不揮発性メモリ部ＭＡや第２ＩＣチッ
プＣＨ２に格納された秘匿データを解析できないが、モ
ールド樹脂開封技術があれば、パッケージングしている
樹脂を開封し、プローブを不揮発性メモリ部ＭＡとの接
続配線やパッドなどにプロービングすることによって、
やはり図１０の従来例と同様に、不揮発性メモリ部ＭＡ
や第２ＩＣチップＣＨ２に格納されている秘匿データが
容易に解析されてしまう可能性がある。
【０００８】そこで、本発明は、秘匿すべき参照データ
が格納されるＩＣチップとデータ処理機能を含むＩＣチ
ップを有する認証システムにおいて、ＩＣチップに格納
された参照データの解析を困難にした認証システムを提
供することを目的とする。
が格納されるＩＣチップとデータ処理機能を含むＩＣチ
ップを有する認証システムにおいて、ＩＣチップに格納
された参照データの解析を困難にした認証システムを提
供することを目的とする。
【０００９】また、本発明は、秘匿すべきデータが格納
され得るＩＣチップとデータ処理機能を含むＩＣチップ
とを有し、格納されたデータを解析することが困難な半
導体装置を提供することを目的とする。
され得るＩＣチップとデータ処理機能を含むＩＣチップ
とを有し、格納されたデータを解析することが困難な半
導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の認証シス
テムは、一面に接続用パッドが形成され、不揮発性メモ
リを有して、参照データが格納される第２ＩＣチップ
と、前記第２ＩＣチップの接続用パッドに少なくとも対
応して一面に接続用パッドが形成され、データ処理機能
を有する第１ＩＣチップとが、突起電極（以下、バン
プ）を介してチップオンチップ接続（以下、ＣＯＣ接
続）されている半導体装置と、前記参照データに基づい
て認証されたデータの認証結果を出力する制御装置と、
を備えることを特徴とする。
テムは、一面に接続用パッドが形成され、不揮発性メモ
リを有して、参照データが格納される第２ＩＣチップ
と、前記第２ＩＣチップの接続用パッドに少なくとも対
応して一面に接続用パッドが形成され、データ処理機能
を有する第１ＩＣチップとが、突起電極（以下、バン
プ）を介してチップオンチップ接続（以下、ＣＯＣ接
続）されている半導体装置と、前記参照データに基づい
て認証されたデータの認証結果を出力する制御装置と、
を備えることを特徴とする。
【００１１】この請求項１記載の認証システムによれ
ば、秘匿しておくべき参照データが格納される第２ＩＣ
チップが、データ処理機能を有する第１ＩＣチップに、
バンプを介してＣＯＣ接続されているから、第２ＩＣチ
ップの接続用パッドなどにプロービングできず、参照デ
ータを解析することは困難である。したがって、認証シ
ステムの参照データの不当解析を防止することができ
る。
ば、秘匿しておくべき参照データが格納される第２ＩＣ
チップが、データ処理機能を有する第１ＩＣチップに、
バンプを介してＣＯＣ接続されているから、第２ＩＣチ
ップの接続用パッドなどにプロービングできず、参照デ
ータを解析することは困難である。したがって、認証シ
ステムの参照データの不当解析を防止することができ
る。
【００１２】また、第２ＩＣチップをＣＯＣ接続してい
る第１ＩＣから無理に剥がすと、チップ割れ、チップ欠
け、チップ配線の断線、接続用パッドの損傷などが生じ
ることが多く、この場合には、ＩＣチップ自体が故障す
るから、参照データを解析できず、したがって、認証シ
ステムのデータの不当解析を防止することができる。
る第１ＩＣから無理に剥がすと、チップ割れ、チップ欠
け、チップ配線の断線、接続用パッドの損傷などが生じ
ることが多く、この場合には、ＩＣチップ自体が故障す
るから、参照データを解析できず、したがって、認証シ
ステムのデータの不当解析を防止することができる。
【００１３】請求項２記載の半導体装置は、一面に接続
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、記憶
するデータを、少なくとも第１分離データ及び第２分離
データに分離処理し、前記第２ＩＣチップに第１分離デ
ータを格納し、前記第１ＩＣチップに第２分離データを
格納して、記憶し、前記第１分離データと、前記第２分
離データを統合する演算処理を行って、記憶したデータ
を得ることを特徴とする。
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、記憶
するデータを、少なくとも第１分離データ及び第２分離
データに分離処理し、前記第２ＩＣチップに第１分離デ
ータを格納し、前記第１ＩＣチップに第２分離データを
格納して、記憶し、前記第１分離データと、前記第２分
離データを統合する演算処理を行って、記憶したデータ
を得ることを特徴とする。
【００１４】この請求項２記載の半導体装置によれば、
データが格納され得る第２ＩＣチップが、データ処理機
能を有する第１ＩＣチップに、バンプを介してＣＯＣ接
続されているから、第２ＩＣチップにプロービングでき
ず、そのデータを解析することは困難である。また、第
２ＩＣチップをＣＯＣ接続している第１ＩＣから無理に
剥がすと、チップ割れ、チップ欠け、チップ配線の断
線、接続用パッドの損傷などが生じることが多く、この
場合にはＩＣチップ自体が故障するから、やはり、その
データを解析することは困難である。
データが格納され得る第２ＩＣチップが、データ処理機
能を有する第１ＩＣチップに、バンプを介してＣＯＣ接
続されているから、第２ＩＣチップにプロービングでき
ず、そのデータを解析することは困難である。また、第
２ＩＣチップをＣＯＣ接続している第１ＩＣから無理に
剥がすと、チップ割れ、チップ欠け、チップ配線の断
線、接続用パッドの損傷などが生じることが多く、この
場合にはＩＣチップ自体が故障するから、やはり、その
データを解析することは困難である。
【００１５】さらに、第２ＩＣチップを第１ＩＣチップ
から剥離することができたとしても、データは分離され
て両チップに記憶されているから、そのデータを解析す
ることは一層困難である。
から剥離することができたとしても、データは分離され
て両チップに記憶されているから、そのデータを解析す
ることは一層困難である。
【００１６】請求項３記載の半導体装置は、一面に接続
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップに、信号伝搬遅延時間を監視する遅延時
間監視手段を設け、前記第１ＩＣから前記第２ＩＣを経
由して再び前記第１ＩＣに伝搬する信号の伝搬遅延時間
を前記遅延時間監視手段により監視し、その伝搬遅延時
間が所定値以内かどうかを判定することを特徴とする。
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップに、信号伝搬遅延時間を監視する遅延時
間監視手段を設け、前記第１ＩＣから前記第２ＩＣを経
由して再び前記第１ＩＣに伝搬する信号の伝搬遅延時間
を前記遅延時間監視手段により監視し、その伝搬遅延時
間が所定値以内かどうかを判定することを特徴とする。
【００１７】この請求項３記載の半導体装置によれば、
第２ＩＣチップを第１ＩＣチップから剥離することがで
きたとしても、遅延時間監視手段を設けて伝搬遅延時間
が所定値以内かどうかを判定し、ＣＯＣ接続と同程度の
伝搬遅延時間の時のみ動作可能であるから、ワイヤー接
続などの再接続手段では、実質上データを解析すること
はできない。
第２ＩＣチップを第１ＩＣチップから剥離することがで
きたとしても、遅延時間監視手段を設けて伝搬遅延時間
が所定値以内かどうかを判定し、ＣＯＣ接続と同程度の
伝搬遅延時間の時のみ動作可能であるから、ワイヤー接
続などの再接続手段では、実質上データを解析すること
はできない。
【００１８】請求項４記載の半導体装置は、一面に接続
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップと前記第２ＩＣチップとの間のバンプ接
続箇所を信号伝達に要する数より多くし、前記第１ＩＣ
チップと前記第２ＩＣチップの１つの信号経路を、複数
の前記バンプ接続箇所を直列に介して形成することを特
徴とする。
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップと前記第２ＩＣチップとの間のバンプ接
続箇所を信号伝達に要する数より多くし、前記第１ＩＣ
チップと前記第２ＩＣチップの１つの信号経路を、複数
の前記バンプ接続箇所を直列に介して形成することを特
徴とする。
【００１９】この請求項４記載の半導体装置によれば、
両チップ間のバンプ接続箇所を信号伝達に要する数より
多くしているから、第２ＩＣチップを第１ＩＣチップか
ら剥離しにくくなり、また再接続も難しくなる。また、
１つの信号経路を、複数のバンプ接続箇所を直列に介し
て形成しているから、接続が冗長化され、データ解析は
一層困難になる。
両チップ間のバンプ接続箇所を信号伝達に要する数より
多くしているから、第２ＩＣチップを第１ＩＣチップか
ら剥離しにくくなり、また再接続も難しくなる。また、
１つの信号経路を、複数のバンプ接続箇所を直列に介し
て形成しているから、接続が冗長化され、データ解析は
一層困難になる。
【００２０】請求項５記載の半導体装置は、一面に接続
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップの接続用パッド及び又は前記第２ＩＣパ
ッドの接続用パッドの少なくとも１つの接続用パッドの
近傍に電源配線及び又はグランド配線が配置され、その
配線の一部分が露出されていることを特徴とする。
用パッドが形成され、不揮発性メモリを有して、データ
が格納され得る第２ＩＣチップと、前記第２ＩＣチップ
の接続用パッドに少なくとも対応して一面に接続用パッ
ドが形成され、データ処理機能を有する第１ＩＣチップ
とを備え、前記第２ＩＣチップの接続用パッドと前記第
１ＩＣパッドの接続用パッドとが、バンプを介してチッ
プオンチップ接続されている半導体装置において、前記
第１ＩＣチップの接続用パッド及び又は前記第２ＩＣパ
ッドの接続用パッドの少なくとも１つの接続用パッドの
近傍に電源配線及び又はグランド配線が配置され、その
配線の一部分が露出されていることを特徴とする。
【００２１】この請求項５記載の半導体装置によれば、
第２ＩＣチップを第１ＩＣチップから剥離することがで
きたとしても、極めて高精度な再接続技術がなければ、
再接続時に、接続用パッドが近傍に配置された電源配線
やグランド配線にショートし、正常動作しなくなるか
ら、データ解析を防止することができる。
第２ＩＣチップを第１ＩＣチップから剥離することがで
きたとしても、極めて高精度な再接続技術がなければ、
再接続時に、接続用パッドが近傍に配置された電源配線
やグランド配線にショートし、正常動作しなくなるか
ら、データ解析を防止することができる。
【００２２】
【発明の実施の形態】以下、図面を参照して本発明の認
証システム及びそのための半導体装置の実施の形態につ
いて説明する。
証システム及びそのための半導体装置の実施の形態につ
いて説明する。
【００２３】図１は本発明の認証システムを、指紋認証
システムに適用したシステム構成図であり、図２は、そ
のブロック図である。また、図３及び図４は、本発明の
認証システムに用いられるＣＯＣ半導体装置のＣＯＣ接
続前の状態を示す図及びＣＯＣ接続後の状態を示す図で
あり、図５はバンプ接続状態の一部拡大図である。
システムに適用したシステム構成図であり、図２は、そ
のブロック図である。また、図３及び図４は、本発明の
認証システムに用いられるＣＯＣ半導体装置のＣＯＣ接
続前の状態を示す図及びＣＯＣ接続後の状態を示す図で
あり、図５はバンプ接続状態の一部拡大図である。
【００２４】この実施の形態としては、指紋認証システ
ムに適用した例について説明するが、本発明の認証シス
テムは、その用途としては、例えば、衛星放送のスクラ
ンブルデコーダシステム、電子商取引に用いられる認証
システム、ＩＣカードとその認証システム、ゲームソフ
トのハードキーシステム、コンピュータソフトウエアの
ハードキーシステム、コンピュータユーザ認識システ
ム、建物入退室管理個別コードシステム、ＲＦ−ＩＤ認
証システム、Bluetooth個別コード認証システム、自動
車など乗り物のセキュリティシステム、金庫電子キーシ
ステムなどの幅広い分野に適用される。
ムに適用した例について説明するが、本発明の認証シス
テムは、その用途としては、例えば、衛星放送のスクラ
ンブルデコーダシステム、電子商取引に用いられる認証
システム、ＩＣカードとその認証システム、ゲームソフ
トのハードキーシステム、コンピュータソフトウエアの
ハードキーシステム、コンピュータユーザ認識システ
ム、建物入退室管理個別コードシステム、ＲＦ−ＩＤ認
証システム、Bluetooth個別コード認証システム、自動
車など乗り物のセキュリティシステム、金庫電子キーシ
ステムなどの幅広い分野に適用される。
【００２５】図１、図２の指紋認証システムにおいて、
４１は半導体装置であり、秘匿されるべき参照データと
しての登録された指紋データが格納された不揮発性メモ
リ５６を有している第２ＩＣチップＣＨ２と、ＣＰＵ５
１、ロジック回路５２，メモリ５３，Ｉ／Ｆ回路５４，
Ｉ／Ｆ回路５５等がＢＵＳ１により結合され、データ処
理機能を有する第１ＩＣチップＣＨ１とからなる。第１
ＩＣチップＣＨ１は、主として、微細ＣＭＯＳにより形
成されている。この第１ＩＣチップＣＨ１と第２ＩＣチ
ップＣＨ２とがバンプによりＣＯＣ接続されて、一体化
されている。
４１は半導体装置であり、秘匿されるべき参照データと
しての登録された指紋データが格納された不揮発性メモ
リ５６を有している第２ＩＣチップＣＨ２と、ＣＰＵ５
１、ロジック回路５２，メモリ５３，Ｉ／Ｆ回路５４，
Ｉ／Ｆ回路５５等がＢＵＳ１により結合され、データ処
理機能を有する第１ＩＣチップＣＨ１とからなる。第１
ＩＣチップＣＨ１は、主として、微細ＣＭＯＳにより形
成されている。この第１ＩＣチップＣＨ１と第２ＩＣチ
ップＣＨ２とがバンプによりＣＯＣ接続されて、一体化
されている。
【００２６】４２はこの指紋認証システムの主制御装置
であり、内部構成については図示省略しているが、主Ｃ
ＰＵ、プログラム用ＲＯＭ、ワークメモリ用ＲＡＭ、モ
ニタなど種々の制御要素を有している。半導体装置４１
が、主制御装置４２のスロットに図示矢印のように挿入
され、主制御装置４２と半導体装置４１とはＩ／Ｆ回路
により結合されている。４３は指紋センサであり、主制
御装置４２に接続されている。
であり、内部構成については図示省略しているが、主Ｃ
ＰＵ、プログラム用ＲＯＭ、ワークメモリ用ＲＡＭ、モ
ニタなど種々の制御要素を有している。半導体装置４１
が、主制御装置４２のスロットに図示矢印のように挿入
され、主制御装置４２と半導体装置４１とはＩ／Ｆ回路
により結合されている。４３は指紋センサであり、主制
御装置４２に接続されている。
【００２７】この指紋認証システムでは、予め第２ＩＣ
チップＣＨ２の不揮発性メモリ５６に参照データとして
の指紋データが登録されている。そして、指紋センサ４
３で読み取られた指紋データが、半導体装置４１に送ら
れる。半導体装置４１の第１ＩＣチップＣＨ１で、入力
された指紋センサ４３にタッチした人の指紋データと、
登録された指紋データとの一致性を認証する。その認証
の結果、即ち合否は、主制御装置４２に送られて、所要
の処理が行われ、その表示、音声、プリントなど種々の
形式で結果が出力される。したがって、この指紋認証シ
ステムの信頼性は、第２ＩＣチップＣＨ２の不揮発性メ
モリ５６に登録された参照データとしての指紋データの
秘匿性に依存する。
チップＣＨ２の不揮発性メモリ５６に参照データとして
の指紋データが登録されている。そして、指紋センサ４
３で読み取られた指紋データが、半導体装置４１に送ら
れる。半導体装置４１の第１ＩＣチップＣＨ１で、入力
された指紋センサ４３にタッチした人の指紋データと、
登録された指紋データとの一致性を認証する。その認証
の結果、即ち合否は、主制御装置４２に送られて、所要
の処理が行われ、その表示、音声、プリントなど種々の
形式で結果が出力される。したがって、この指紋認証シ
ステムの信頼性は、第２ＩＣチップＣＨ２の不揮発性メ
モリ５６に登録された参照データとしての指紋データの
秘匿性に依存する。
【００２８】なお、この実施の形態では、読み取られた
指紋データと、登録された指紋データとの一致性の認証
をも半導体装置４１で行うこととしているが、これに代
えて一致性の認証は主制御装置４２で行うようにしても
よい。この場合には、指紋センサ４３の読み取りデータ
は、直接主制御装置４２に入力され、半導体装置４１か
らの参照データとしての登録指紋データと、主制御装置
４２内の内部処理手段により比較検証されて、認証され
ることになる。
指紋データと、登録された指紋データとの一致性の認証
をも半導体装置４１で行うこととしているが、これに代
えて一致性の認証は主制御装置４２で行うようにしても
よい。この場合には、指紋センサ４３の読み取りデータ
は、直接主制御装置４２に入力され、半導体装置４１か
らの参照データとしての登録指紋データと、主制御装置
４２内の内部処理手段により比較検証されて、認証され
ることになる。
【００２９】さて、本発明では、半導体装置４１を、不
揮発性メモリ５６を有して、参照データが格納される第
２ＩＣチップＣＨ２の一面に形成された接続用パッド
と、データ処理機能を有する第１ＩＣチップＣＨ１の一
面に第２ＩＣチップＣＨ２の接続用パッドに対応して形
成された接続用パッドとが、バンプを介してＣＯＣ接続
されている。
揮発性メモリ５６を有して、参照データが格納される第
２ＩＣチップＣＨ２の一面に形成された接続用パッド
と、データ処理機能を有する第１ＩＣチップＣＨ１の一
面に第２ＩＣチップＣＨ２の接続用パッドに対応して形
成された接続用パッドとが、バンプを介してＣＯＣ接続
されている。
【００３０】この半導体装置４１の第１ＩＣチップＣＨ
１と第２ＩＣチップＣＨ２のＣＯＣ接続構成について図
３〜図５を参照して、さらに説明する。
１と第２ＩＣチップＣＨ２のＣＯＣ接続構成について図
３〜図５を参照して、さらに説明する。
【００３１】図３（ａ）は、第１ＩＣチップＣＨ１の一
面を示す図で、周辺部に外部との接続用パッドＰ１１が
形成されており、その内側に第２ＩＣチップＣＨ２に設
けられるパッドと対応する位置にＣＯＣ接続用パッドＰ
１２が形成されている。
面を示す図で、周辺部に外部との接続用パッドＰ１１が
形成されており、その内側に第２ＩＣチップＣＨ２に設
けられるパッドと対応する位置にＣＯＣ接続用パッドＰ
１２が形成されている。
【００３２】図３（ｂ）は、第２ＩＣチップＣＨ２の一
面を示す図で、ＣＯＣ接続用パッドＰ２が形成されてお
り、このパッドＰ２にはそれぞれバンプＢが形成されて
いる。
面を示す図で、ＣＯＣ接続用パッドＰ２が形成されてお
り、このパッドＰ２にはそれぞれバンプＢが形成されて
いる。
【００３３】第２ＩＣチップＣＨ２が図の状態から裏返
しされて、接続用パッドＰ１２に接続用パッドＰ２がそ
れぞれ対向するように位置合わせされる。この状態が図
５（ａ）に示されている。ここでバンプＢとしては例え
ば金（Ａｕ）が使用され、接続用パッドＰ１２側にも薄
い金（Ａｕ）層を設けてもよい。また、接続用パッドＰ
１１，Ｐ１２，Ｐ２は、アルミ等の配線材料で形成され
ている。
しされて、接続用パッドＰ１２に接続用パッドＰ２がそ
れぞれ対向するように位置合わせされる。この状態が図
５（ａ）に示されている。ここでバンプＢとしては例え
ば金（Ａｕ）が使用され、接続用パッドＰ１２側にも薄
い金（Ａｕ）層を設けてもよい。また、接続用パッドＰ
１１，Ｐ１２，Ｐ２は、アルミ等の配線材料で形成され
ている。
【００３４】この対向した状態で、加圧、加熱（例え
ば、２ｇ／バンプ、３５０℃）することにより、図５
（ｂ）のように、バンプＢによって接続用パッドＰ１２
と接続用パッドＰ２とが電気的に及び機械的にしっかり
と接続され、張り合わされている。
ば、２ｇ／バンプ、３５０℃）することにより、図５
（ｂ）のように、バンプＢによって接続用パッドＰ１２
と接続用パッドＰ２とが電気的に及び機械的にしっかり
と接続され、張り合わされている。
【００３５】この第１ＩＣチップＣＨ１と第２ＩＣチッ
プＣＨ２とが接続された状態が図４（ａ）、（ｂ）に示
されている。なお、この図４では図示省略しているが、
例えば外部リードフレームと接続用パッドＰ１１とがワ
イヤボンディングされ、モールドレジンなどにより樹脂
封入される。
プＣＨ２とが接続された状態が図４（ａ）、（ｂ）に示
されている。なお、この図４では図示省略しているが、
例えば外部リードフレームと接続用パッドＰ１１とがワ
イヤボンディングされ、モールドレジンなどにより樹脂
封入される。
【００３６】さて、このように本発明の認証システムに
用いられる半導体装置は、秘匿しておくべき参照データ
（登録指紋データ）が格納される第２ＩＣチップＣＨ２
が、データ処理機能を有する第１ＩＣチップＣＨ１に、
バンプを介してＣＯＣ接続されている。このため、モー
ルド樹脂開封技術を用いて樹脂を開封したとしても、第
２ＩＣチップＣＨ２のＣＯＣ接続パッドＰ２（同じく、
第１ＩＣチップＣＨ１のＣＯＣ接続パッドＰ１２）にプ
ロービングすることができないから、参照データを解析
することは困難である。
用いられる半導体装置は、秘匿しておくべき参照データ
（登録指紋データ）が格納される第２ＩＣチップＣＨ２
が、データ処理機能を有する第１ＩＣチップＣＨ１に、
バンプを介してＣＯＣ接続されている。このため、モー
ルド樹脂開封技術を用いて樹脂を開封したとしても、第
２ＩＣチップＣＨ２のＣＯＣ接続パッドＰ２（同じく、
第１ＩＣチップＣＨ１のＣＯＣ接続パッドＰ１２）にプ
ロービングすることができないから、参照データを解析
することは困難である。
【００３７】また、ＣＯＣ接続されている第１ＩＣチッ
プＣＨ１と第２ＩＣチップＣＨ２とを剥がすことが考え
られるが、接続用パッドＰ１２と接続用パッドＰ２とは
バンプＢによって機械的にもしっかりと張り合わされて
いるから、無理に剥がした場合には、第１ＩＣチップＣ
Ｈ１や第２ＩＣチップＣＨ２のチップ割れ、チップ欠
け、チップ配線の断線、接続パッドの損傷などが生じる
ことが多く、この場合には、ＩＣチップ自体が故障する
から、参照データを解析できない。したがって、本発明
の認証システムにおいては、秘匿すべき参照データの不
当解析を防止することができる。
プＣＨ１と第２ＩＣチップＣＨ２とを剥がすことが考え
られるが、接続用パッドＰ１２と接続用パッドＰ２とは
バンプＢによって機械的にもしっかりと張り合わされて
いるから、無理に剥がした場合には、第１ＩＣチップＣ
Ｈ１や第２ＩＣチップＣＨ２のチップ割れ、チップ欠
け、チップ配線の断線、接続パッドの損傷などが生じる
ことが多く、この場合には、ＩＣチップ自体が故障する
から、参照データを解析できない。したがって、本発明
の認証システムにおいては、秘匿すべき参照データの不
当解析を防止することができる。
【００３８】本発明の他の第２の実施の形態として、秘
匿すべき参照データの持たせ方を別の方法にすることが
できる。図１〜図５で説明した第１の実施の形態では、
参照データを不揮発性メモリを有する第２ＩＣチップＣ
Ｈ２のみに記憶させることとしている。
匿すべき参照データの持たせ方を別の方法にすることが
できる。図１〜図５で説明した第１の実施の形態では、
参照データを不揮発性メモリを有する第２ＩＣチップＣ
Ｈ２のみに記憶させることとしている。
【００３９】これに代えて、記憶する参照データを、第
１分離データ及び第２分離データに分離し、それぞれ第
２ＩＣチップＣＨ２に第１分離データを格納し、第１Ｉ
ＣチップＣＨ１に第２分離データを格納して、記憶させ
る。
１分離データ及び第２分離データに分離し、それぞれ第
２ＩＣチップＣＨ２に第１分離データを格納し、第１Ｉ
ＣチップＣＨ１に第２分離データを格納して、記憶させ
る。
【００４０】この場合、制御機能を有する第１ＩＣチッ
プＣＨ１に、さらに分離された参照データを記憶するた
めの不揮発性メモリ部を設けることがよい。この不揮発
性メモリ部は、第１ＩＣチップＣＨ１に内蔵させ、エン
ベデット化することが好適である。
プＣＨ１に、さらに分離された参照データを記憶するた
めの不揮発性メモリ部を設けることがよい。この不揮発
性メモリ部は、第１ＩＣチップＣＨ１に内蔵させ、エン
ベデット化することが好適である。
【００４１】また、参照データの分離の仕方としては１
つの方法として、加減算によることができる。簡単な例
として例えば、参照データを２つに分離し、第２ＩＣチ
ップＣＨ２に５４４，１１８を格納し、第１ＩＣチップ
ＣＨ１に２７２，０５９を格納したとすると、参照デー
タとしてはその和８１６，１７７が、真のデータとな
る。この分離の方法としては、その他の四則演算によっ
てもよいし、またスクランブルを掛けるなど種々の方法
を採ることができる。
つの方法として、加減算によることができる。簡単な例
として例えば、参照データを２つに分離し、第２ＩＣチ
ップＣＨ２に５４４，１１８を格納し、第１ＩＣチップ
ＣＨ１に２７２，０５９を格納したとすると、参照デー
タとしてはその和８１６，１７７が、真のデータとな
る。この分離の方法としては、その他の四則演算によっ
てもよいし、またスクランブルを掛けるなど種々の方法
を採ることができる。
【００４２】この第２の実施の形態では、第１ＩＣチッ
プＣＨ１から第２ＩＣチップＣＨ２を剥離することがで
きたとしても、参照データは分離されて両チップに記憶
されているから、そのデータを解析することは一層困難
である。
プＣＨ１から第２ＩＣチップＣＨ２を剥離することがで
きたとしても、参照データは分離されて両チップに記憶
されているから、そのデータを解析することは一層困難
である。
【００４３】本発明の他の第３の実施の形態を図６，図
７に示している。この実施の形態では、さらに、信号伝
搬に要した遅延時間を監視することにより、参照データ
の不当解析をさらに困難にしようとするものである。
７に示している。この実施の形態では、さらに、信号伝
搬に要した遅延時間を監視することにより、参照データ
の不当解析をさらに困難にしようとするものである。
【００４４】図６を参照すると、第１ＩＣチップＣＨ１
のあるポイントｉで信号が発生され、第２ＩＣチップＣ
Ｈ２を経由して、第１ＩＣチップＣＨ１の他のポイント
iiに信号が到達するまでには、それぞれの箇所での信号
遅延が発生し、所定の遅延時間ΔＴを要することが示さ
れている。この遅延時間ΔＴは、第１ＩＣチップＣＨ１
遅延Δｔ１、バンプ遅延Δｔ２、第２ＩＣチップＣＨ２
遅延Δｔ３、バンプ遅延Δｔ４、第１ＩＣチップＣＨ１
遅延Δｔ５の和となる。この遅延時間ΔＴは、ＣＯＣ半
導体装置４１が構成されれば、あまり変化なく、ほぼ一
定値である。
のあるポイントｉで信号が発生され、第２ＩＣチップＣ
Ｈ２を経由して、第１ＩＣチップＣＨ１の他のポイント
iiに信号が到達するまでには、それぞれの箇所での信号
遅延が発生し、所定の遅延時間ΔＴを要することが示さ
れている。この遅延時間ΔＴは、第１ＩＣチップＣＨ１
遅延Δｔ１、バンプ遅延Δｔ２、第２ＩＣチップＣＨ２
遅延Δｔ３、バンプ遅延Δｔ４、第１ＩＣチップＣＨ１
遅延Δｔ５の和となる。この遅延時間ΔＴは、ＣＯＣ半
導体装置４１が構成されれば、あまり変化なく、ほぼ一
定値である。
【００４５】そこで、図７に示すように、信号発生器６
１、時間差検出器６３を第１ＩＣチップＣＨ１の制御機
能の一部として設ける。信号発生器６１で発生された信
号Ｓｉを、ＣＯＣ信号遅延部６２（遅延時間ΔＴ′）と
時間差信号検出器６３に加え、時間差信号検出器６３で
信号Ｓｉと、ＣＯＣ信号遅延部６２を経て遅延された信
号Ｓiiとの時間差を所定値α・ΔＴ（但し、αは所定の
係数）と比較、検出する。つまり、Ｓｉ−Ｓii＜α・Δ
Ｔ （１） であるかどうかを検出する。
１、時間差検出器６３を第１ＩＣチップＣＨ１の制御機
能の一部として設ける。信号発生器６１で発生された信
号Ｓｉを、ＣＯＣ信号遅延部６２（遅延時間ΔＴ′）と
時間差信号検出器６３に加え、時間差信号検出器６３で
信号Ｓｉと、ＣＯＣ信号遅延部６２を経て遅延された信
号Ｓiiとの時間差を所定値α・ΔＴ（但し、αは所定の
係数）と比較、検出する。つまり、Ｓｉ−Ｓii＜α・Δ
Ｔ （１） であるかどうかを検出する。
【００４６】ここで、ＣＯＣ信号遅延部６２は、図６の
ポイントｉとポイントiiとの間の信号遅延であり、第１
ＩＣチップＣＨ１と第２ＩＣチップＣＨ２との接続状態
によって、その遅延時間が大きく変わる。
ポイントｉとポイントiiとの間の信号遅延であり、第１
ＩＣチップＣＨ１と第２ＩＣチップＣＨ２との接続状態
によって、その遅延時間が大きく変わる。
【００４７】第１ＩＣチップＣＨ１と第２ＩＣチップＣ
Ｈ２とがＣＯＣ接続されている状態では、上記（１）式
は常に成り立つが、例えば第２ＩＣチップＣＨ２が第１
ＩＣチップＣＨ１から剥がされ、代わりにワイヤ接続さ
れた場合には、ＣＯＣ信号遅延部６２の遅延時間ΔＴ′
が長くなるから、上記（１）式は成り立たなくなる。
Ｈ２とがＣＯＣ接続されている状態では、上記（１）式
は常に成り立つが、例えば第２ＩＣチップＣＨ２が第１
ＩＣチップＣＨ１から剥がされ、代わりにワイヤ接続さ
れた場合には、ＣＯＣ信号遅延部６２の遅延時間ΔＴ′
が長くなるから、上記（１）式は成り立たなくなる。
【００４８】この状態を時間差検出器６３で検出し、上
記（１）式が成り立たない場合には、第１ＩＣチップＣ
Ｈ１の制御機能を停止する。
記（１）式が成り立たない場合には、第１ＩＣチップＣ
Ｈ１の制御機能を停止する。
【００４９】この第３の実施の形態では、第２ＩＣチッ
プＣＨ２を第１ＩＣチップＣＨ１から剥離し、他の接続
手段、例えばワイヤー接続などで再接続したとしても、
実質上データを解析することはできないから、参照デー
タの不当解析を防止することができる。
プＣＨ２を第１ＩＣチップＣＨ１から剥離し、他の接続
手段、例えばワイヤー接続などで再接続したとしても、
実質上データを解析することはできないから、参照デー
タの不当解析を防止することができる。
【００５０】本発明の他の第４の実施の形態を図８に示
している。この実施の形態では、さらに、バンプ接続箇
所を信号伝達に要する数より多くし、かつ、信号経路を
冗長化して、参照データの不当解析をさらに困難にしよ
うとするものである。
している。この実施の形態では、さらに、バンプ接続箇
所を信号伝達に要する数より多くし、かつ、信号経路を
冗長化して、参照データの不当解析をさらに困難にしよ
うとするものである。
【００５１】図８を参照すると、第１ＩＣチップＣＨ１
から第２ＩＣチップＣＨ２に至る信号経路と、第２ＩＣ
チップＣＨ２から再び第１ＩＣチップＣＨ１に戻る信号
経路を形成するために、本来２個のバンプ接続ですむと
ころを、ｉ〜viの６個のバンプ接続を使用している。な
お、この図で、破線は第１ＩＣチップＣＨ１，ＣＨ２の
内部配線であり、保護膜により覆われている。また、一
点鎖線はバンプＢによる接続を示している。
から第２ＩＣチップＣＨ２に至る信号経路と、第２ＩＣ
チップＣＨ２から再び第１ＩＣチップＣＨ１に戻る信号
経路を形成するために、本来２個のバンプ接続ですむと
ころを、ｉ〜viの６個のバンプ接続を使用している。な
お、この図で、破線は第１ＩＣチップＣＨ１，ＣＨ２の
内部配線であり、保護膜により覆われている。また、一
点鎖線はバンプＢによる接続を示している。
【００５２】このように、第１ＩＣチップＣＨ１と第２
ＩＣチップＣＨ２間のバンプ接続箇所を信号伝達に要す
る数（２）より多い数（６）にしているから、第２ＩＣ
チップＣＨ２を第１ＩＣチップＣＨ１から剥し難くな
り、また再接続も難しくなる。
ＩＣチップＣＨ２間のバンプ接続箇所を信号伝達に要す
る数（２）より多い数（６）にしているから、第２ＩＣ
チップＣＨ２を第１ＩＣチップＣＨ１から剥し難くな
り、また再接続も難しくなる。
【００５３】また、１つの信号経路を、複数のバンプ接
続箇所を直列に介して形成しているから、第２ＩＣチッ
プＣＨ２を第１ＩＣチップＣＨ１から剥したとしても、
データを測定すべきパッドを特定しにくくなるから、デ
ータ解析は一層困難になる。
続箇所を直列に介して形成しているから、第２ＩＣチッ
プＣＨ２を第１ＩＣチップＣＨ１から剥したとしても、
データを測定すべきパッドを特定しにくくなるから、デ
ータ解析は一層困難になる。
【００５４】本発明の他の第５の実施の形態を図９に示
している。この実施の形態では、さらに、第１ＩＣチッ
プＣＨ１や第２ＩＣチップＣＨ２の接続用パッドＰ１
２，Ｐ２の近傍に、固定電位にある配線パターンの一部
を露出させたものである。
している。この実施の形態では、さらに、第１ＩＣチッ
プＣＨ１や第２ＩＣチップＣＨ２の接続用パッドＰ１
２，Ｐ２の近傍に、固定電位にある配線パターンの一部
を露出させたものである。
【００５５】図９を参照して、第１ＩＣチップＣＨ１の
接続用パッドＰ１２或いは、第２ＩＣチップＣＨ２の接
続用パッドＰ２の近傍に、保護膜により覆われている電
源配線（或いはグランド配線）７１を配置し、その一部
分、できるだけ接続用パッドに近い部分の電源配線（或
いはグランド配線）７１の保護膜を除去するなどして、
露出部７１Ｓを形成する。
接続用パッドＰ１２或いは、第２ＩＣチップＣＨ２の接
続用パッドＰ２の近傍に、保護膜により覆われている電
源配線（或いはグランド配線）７１を配置し、その一部
分、できるだけ接続用パッドに近い部分の電源配線（或
いはグランド配線）７１の保護膜を除去するなどして、
露出部７１Ｓを形成する。
【００５６】同様に、保護膜により覆われている電源配
線等７２を配置し、その一部分、できるだけ接続用パッ
ドに近い部分の電源配線等７２の保護膜を除去して露出
部７２Ｓを形成し、また、その接続用パッドＰ１２（Ｐ
２）に接続される配線７３の一部分で、できるだけ電源
配線等７２の露出部７２Ｓに近い箇所の保護膜を除去す
るなどして、露出部７３Ｓを形成する。また、他のデー
タ用の配線の一部分を接続用パッドＰ１２（Ｐ２）の近
傍で露出するようにしてもよい。
線等７２を配置し、その一部分、できるだけ接続用パッ
ドに近い部分の電源配線等７２の保護膜を除去して露出
部７２Ｓを形成し、また、その接続用パッドＰ１２（Ｐ
２）に接続される配線７３の一部分で、できるだけ電源
配線等７２の露出部７２Ｓに近い箇所の保護膜を除去す
るなどして、露出部７３Ｓを形成する。また、他のデー
タ用の配線の一部分を接続用パッドＰ１２（Ｐ２）の近
傍で露出するようにしてもよい。
【００５７】このように、接続用パッドＰ１２，Ｐ２の
近傍に、電源配線やグランド配線等の露出部７１Ｓ，７
２Ｓ、７３Ｓが形成されていても、第１ＩＣチップＣＨ
１、第２ＩＣチップＣＨ２の製造時や、そのバンプ接続
時には、コンピュータ制御により高精度に位置合わせを
行って加工されるから、それら露出部の存在は支障とな
らない。
近傍に、電源配線やグランド配線等の露出部７１Ｓ，７
２Ｓ、７３Ｓが形成されていても、第１ＩＣチップＣＨ
１、第２ＩＣチップＣＨ２の製造時や、そのバンプ接続
時には、コンピュータ制御により高精度に位置合わせを
行って加工されるから、それら露出部の存在は支障とな
らない。
【００５８】しかし、第１ＩＣチップＣＨ１から第２Ｉ
ＣチップＣＨ２を剥離することができたとしても、不正
にはんだ付けなどで接続しようとするときに、接続用パ
ッドＰ１２，Ｐ２の近傍に設けられた電源配線やグラン
ド配線等の露出部７１Ｓ，７２Ｓ、７３Ｓに短絡してし
まうから、その接続用パッドＰ１２，Ｐ２は特定の電位
に固定され、正常に動作させることができない。したが
って、参照データの不当な解析を防止することができ
る。
ＣチップＣＨ２を剥離することができたとしても、不正
にはんだ付けなどで接続しようとするときに、接続用パ
ッドＰ１２，Ｐ２の近傍に設けられた電源配線やグラン
ド配線等の露出部７１Ｓ，７２Ｓ、７３Ｓに短絡してし
まうから、その接続用パッドＰ１２，Ｐ２は特定の電位
に固定され、正常に動作させることができない。したが
って、参照データの不当な解析を防止することができ
る。
【００５９】なお、以上に説明した各実施の形態におけ
るデータの解析防止構成を複数組み合わせた半導体装置
を構成することができる。この場合、データの不当解析
はさらに困難になり、これらの不当解析防止構成を組み
込んだ半導体装置を用いた認証システムの秘匿データの
安全性はさらに向上する。
るデータの解析防止構成を複数組み合わせた半導体装置
を構成することができる。この場合、データの不当解析
はさらに困難になり、これらの不当解析防止構成を組み
込んだ半導体装置を用いた認証システムの秘匿データの
安全性はさらに向上する。
【００６０】
【発明の効果】請求項１記載の認証システムによれば、
秘匿しておくべき参照データが格納される第２ＩＣチッ
プが、データ処理機能を有する第１ＩＣチップに、バン
プを介してＣＯＣ接続されているから、第２ＩＣチップ
の接続用パッドなどにプロービングできず、参照データ
を解析することは困難である。したがって、認証システ
ムの参照データの不当解析を防止することができる。
秘匿しておくべき参照データが格納される第２ＩＣチッ
プが、データ処理機能を有する第１ＩＣチップに、バン
プを介してＣＯＣ接続されているから、第２ＩＣチップ
の接続用パッドなどにプロービングできず、参照データ
を解析することは困難である。したがって、認証システ
ムの参照データの不当解析を防止することができる。
【００６１】また、第２ＩＣチップをＣＯＣ接続してい
る第１ＩＣから無理に剥がすと、チップ割れ、チップ欠
け、チップ配線の断線、接続用パッドの損傷などが生じ
ることが多く、この場合には、ＩＣチップ自体が故障す
るから、参照データを解析できず、したがって、認証シ
ステムのデータの不当解析を防止することができる。
る第１ＩＣから無理に剥がすと、チップ割れ、チップ欠
け、チップ配線の断線、接続用パッドの損傷などが生じ
ることが多く、この場合には、ＩＣチップ自体が故障す
るから、参照データを解析できず、したがって、認証シ
ステムのデータの不当解析を防止することができる。
【００６２】請求項２記載の半導体装置によれば、デー
タが格納され得る第２ＩＣチップが、データ処理機能を
有する第１ＩＣチップに、バンプを介してＣＯＣ接続さ
れているから、第２ＩＣチップにプロービングできず、
そのデータを解析することは困難である。また、第２Ｉ
ＣチップをＣＯＣ接続している第１ＩＣから無理に剥が
すと、チップ割れ、チップ欠け、チップ配線の断線、接
続用パッドの損傷などが生じることが多く、この場合に
はＩＣチップ自体が故障するから、やはり、そのデータ
を解析することは困難である。
タが格納され得る第２ＩＣチップが、データ処理機能を
有する第１ＩＣチップに、バンプを介してＣＯＣ接続さ
れているから、第２ＩＣチップにプロービングできず、
そのデータを解析することは困難である。また、第２Ｉ
ＣチップをＣＯＣ接続している第１ＩＣから無理に剥が
すと、チップ割れ、チップ欠け、チップ配線の断線、接
続用パッドの損傷などが生じることが多く、この場合に
はＩＣチップ自体が故障するから、やはり、そのデータ
を解析することは困難である。
【００６３】さらに、第２ＩＣチップを第１ＩＣチップ
から剥離することができたとしても、データは分離され
て両チップに記憶されているから、そのデータを解析す
ることは一層困難である。
から剥離することができたとしても、データは分離され
て両チップに記憶されているから、そのデータを解析す
ることは一層困難である。
【００６４】請求項３記載の半導体装置によれば、第２
ＩＣチップを第１ＩＣチップから剥離することができた
としても、遅延時間監視手段を設けて伝搬遅延時間が所
定値以内かどうかを判定し、ＣＯＣ接続と同程度の伝搬
遅延時間の時のみ動作可能であるから、ワイヤー接続な
どの再接続手段では、実質上データを解析することはで
きない。
ＩＣチップを第１ＩＣチップから剥離することができた
としても、遅延時間監視手段を設けて伝搬遅延時間が所
定値以内かどうかを判定し、ＣＯＣ接続と同程度の伝搬
遅延時間の時のみ動作可能であるから、ワイヤー接続な
どの再接続手段では、実質上データを解析することはで
きない。
【００６５】請求項４記載の半導体装置によれば、両チ
ップ間のバンプ接続箇所を信号伝達に要する数より多く
しているから、第２ＩＣチップを第１ＩＣチップから剥
離しにくくなり、また再接続も難しくなる。また、１つ
の信号経路を、複数のバンプ接続箇所を直列に介して形
成しているから、接続が冗長化され、データ解析は一層
困難になる。
ップ間のバンプ接続箇所を信号伝達に要する数より多く
しているから、第２ＩＣチップを第１ＩＣチップから剥
離しにくくなり、また再接続も難しくなる。また、１つ
の信号経路を、複数のバンプ接続箇所を直列に介して形
成しているから、接続が冗長化され、データ解析は一層
困難になる。
【００６６】請求項５記載の半導体装置によれば、第２
ＩＣチップを第１ＩＣチップから剥離することができた
としても、極めて高精度な再接続技術がなければ、再接
続時に、接続用パッドが近傍に配置された電源配線やグ
ランド配線にショートし、正常動作しなくなるから、デ
ータ解析を防止することができる。
ＩＣチップを第１ＩＣチップから剥離することができた
としても、極めて高精度な再接続技術がなければ、再接
続時に、接続用パッドが近傍に配置された電源配線やグ
ランド配線にショートし、正常動作しなくなるから、デ
ータ解析を防止することができる。
【図１】本発明を、指紋認証システムに適用したシステ
ム構成図。
ム構成図。
【図２】本発明を、指紋認証システムに適用したブロッ
ク図。
ク図。
【図３】本発明の半導体装置のＣＯＣ接続前の状態を示
す図。
す図。
【図４】本発明の半導体装置のＣＯＣ接続後の状態を示
す図。
す図。
【図５】本発明の半導体装置のバンプ接続状態の一部拡
大図。
大図。
【図６】本発明の半導体装置の信号伝搬の遅延を説明す
る図。
る図。
【図７】本発明の半導体装置の信号伝搬遅延時間を監視
するブロック図。
するブロック図。
【図８】本発明の半導体装置のバンプ接続箇所を多く
し、信号経路を冗長化した接続構成を示す図。
し、信号経路を冗長化した接続構成を示す図。
【図９】本発明の半導体装置の接続用パッドの近傍に、
配線パターンの一部を露出させた構成図。
配線パターンの一部を露出させた構成図。
【図１０】従来の認証システムに採用されている半導体
装置の構成を示す図。
装置の構成を示す図。
【図１１】従来のエンベデットＩＣチップを用いた半導
体装置の構成を示す図。
体装置の構成を示す図。
【図１２】従来のマルチチップ構成の半導体装置の構成
を示す図。
を示す図。
ＣＨ１ 第１ＩＣチップ
ＣＨ２ 第２ＩＣチップ
Ｐ１１、Ｐ１２、Ｐ２ 接続用パッド
Ｂ バンプ（突起電極）
４１ ＣＯＣ半導体装置
４２ 主制御装置
４３ 指紋センサ
５１ ＣＰＵ
５２ ロジック回路
５３ メモリ
５４、５５ Ｉ／Ｆ回路
５６ 不揮発性メモリ
６１ 信号発生器
６２ ＣＯＣ信号遅延部
６３ 時間差検出器
７１、７２、７３ 配線パターン
７１Ｓ、７２Ｓ、７３Ｓ 配線パターンの露出部
Claims (5)
- 【請求項１】 一面に接続用パッドが形成され、不揮発
性メモリを有して、参照データが格納される第２ＩＣチ
ップと、前記第２ＩＣチップの接続用パッドに少なくと
も対応して一面に接続用パッドが形成され、データ処理
機能を有する第１ＩＣチップとが、突起電極を介してチ
ップオンチップ接続されている半導体装置と、 前記参照データに基づいて認証されたデータの認証結果
を出力する制御装置と、を備えることを特徴とする認証
システム。 - 【請求項２】 一面に接続用パッドが形成され、不揮発
性メモリを有して、データが格納され得る第２ＩＣチッ
プと、前記第２ＩＣチップの接続用パッドに少なくとも
対応して一面に接続用パッドが形成され、データ処理機
能を有する第１ＩＣチップとを備え、前記第２ＩＣチッ
プの接続用パッドと前記第１ＩＣパッドの接続用パッド
とが、バンプを介してチップオンチップ接続されている
半導体装置において、 記憶するデータを、少なくとも第１分離データ及び第２
分離データに分離処理し、前記第２ＩＣチップに第１分
離データを格納し、前記第１ＩＣチップに第２分離デー
タを格納して、記憶し、 前記第１分離データと、前記第２分離データを統合する
演算処理を行って、記憶したデータを得ることを特徴と
する半導体装置。 - 【請求項３】 一面に接続用パッドが形成され、不揮発
性メモリを有して、データが格納され得る第２ＩＣチッ
プと、前記第２ＩＣチップの接続用パッドに少なくとも
対応して一面に接続用パッドが形成され、データ処理機
能を有する第１ＩＣチップとを備え、前記第２ＩＣチッ
プの接続用パッドと前記第１ＩＣパッドの接続用パッド
とが、バンプを介してチップオンチップ接続されている
半導体装置において、 前記第１ＩＣチップに、信号伝搬遅延時間を監視する遅
延時間監視手段を設け、 前記第１ＩＣから前記第２ＩＣを経由して再び前記第１
ＩＣに伝搬する信号の伝搬遅延時間を前記遅延時間監視
手段により監視し、その伝搬遅延時間が所定値以内かど
うかを判定することを特徴とする半導体装置。 - 【請求項４】 一面に接続用パッドが形成され、不揮発
性メモリを有して、データが格納され得る第２ＩＣチッ
プと、前記第２ＩＣチップの接続用パッドに少なくとも
対応して一面に接続用パッドが形成され、データ処理機
能を有する第１ＩＣチップとを備え、前記第２ＩＣチッ
プの接続用パッドと前記第１ＩＣパッドの接続用パッド
とが、バンプを介してチップオンチップ接続されている
半導体装置において、 前記第１ＩＣチップと前記第２ＩＣチップとの間のバン
プ接続箇所を信号伝達に要する数より多くし、 前記第１ＩＣチップと前記第２ＩＣチップの１つの信号
経路を、複数の前記バンプ接続箇所を直列に介して形成
することを特徴とする半導体装置。 - 【請求項５】 一面に接続用パッドが形成され、不揮発
性メモリを有して、データが格納され得る第２ＩＣチッ
プと、前記第２ＩＣチップの接続用パッドに少なくとも
対応して一面に接続用パッドが形成され、データ処理機
能を有する第１ＩＣチップとを備え、前記第２ＩＣチッ
プの接続用パッドと前記第１ＩＣパッドの接続用パッド
とが、バンプを介してチップオンチップ接続されている
半導体装置において、 前記第１ＩＣチップの接続用パッド及び又は前記第２Ｉ
Ｃパッドの接続用パッドの少なくとも１つの接続用パッ
ドの近傍に電源配線及び又はグランド配線が配置され、
その配線の一部分が露出されていることを特徴とする半
導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299695A JP2003108949A (ja) | 2001-09-28 | 2001-09-28 | 認証システム及び半導体装置 |
| US10/246,226 US7389542B2 (en) | 2001-09-28 | 2002-09-18 | Authentication system having a semiconductor device containing data which are difficult to analyze through illegitimate access, and semiconductor device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299695A JP2003108949A (ja) | 2001-09-28 | 2001-09-28 | 認証システム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003108949A true JP2003108949A (ja) | 2003-04-11 |
Family
ID=19120401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299695A Pending JP2003108949A (ja) | 2001-09-28 | 2001-09-28 | 認証システム及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7389542B2 (ja) |
| JP (1) | JP2003108949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160148604A (ko) * | 2014-04-23 | 2016-12-26 | 노보마틱 아게 | 지문 인식을 위한 배열체 및 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468740C (zh) * | 2004-04-02 | 2009-03-11 | 株式会社半导体能源研究所 | 半导体器件及其驱动方法 |
| US8084643B2 (en) * | 2006-12-13 | 2011-12-27 | Intervet Inc. | Water-soluble prodrugs of florfenicol and its analogs |
| CN109210383B (zh) * | 2018-09-05 | 2020-10-23 | 广州市城市规划勘测设计研究院 | 基于nb-iot的城市燃气管线监测方法与系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5832534A (en) * | 1994-01-04 | 1998-11-03 | Intel Corporation | Method and apparatus for maintaining cache coherency using a single controller for multiple cache memories |
| US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
| US6151678A (en) * | 1997-09-09 | 2000-11-21 | Intel Corporation | Anti-theft mechanism for mobile computers |
| US6268796B1 (en) * | 1997-12-12 | 2001-07-31 | Alfred Gnadinger | Radio frequency identification transponder having integrated antenna |
| US20030001286A1 (en) * | 2000-01-28 | 2003-01-02 | Ryoichi Kajiwara | Semiconductor package and flip chip bonding method therein |
| JP3743246B2 (ja) * | 2000-02-03 | 2006-02-08 | 日本電気株式会社 | バイオメトリクス入力装置及びバイオメトリクス照合装置 |
| JP3831593B2 (ja) * | 2000-09-21 | 2006-10-11 | 三洋電機株式会社 | マルチチップモジュール |
-
2001
- 2001-09-28 JP JP2001299695A patent/JP2003108949A/ja active Pending
-
2002
- 2002-09-18 US US10/246,226 patent/US7389542B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160148604A (ko) * | 2014-04-23 | 2016-12-26 | 노보마틱 아게 | 지문 인식을 위한 배열체 및 방법 |
| KR102222169B1 (ko) | 2014-04-23 | 2021-03-03 | 노보마틱 아게 | 지문 인식을 위한 배열체 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030065939A1 (en) | 2003-04-03 |
| US7389542B2 (en) | 2008-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11610846B2 (en) | Protective elements for bonded structures including an obstructive element | |
| US11848284B2 (en) | Protective elements for bonded structures | |
| EP0815615B1 (en) | A package housing multiple semiconductor dies | |
| KR100946074B1 (ko) | 지문 인식용 반도체 장치 | |
| US7768005B2 (en) | Physically highly secure multi-chip assembly | |
| US20080251905A1 (en) | Package-on-package secure module having anti-tamper mesh in the substrate of the upper package | |
| US7868441B2 (en) | Package on-package secure module having BGA mesh cap | |
| KR100497054B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US8860197B2 (en) | Integrated circuits secure from invasion and methods of manufacturing the same | |
| JPH10294325A (ja) | 集積回路用いじり回し防止ボンドワイヤ | |
| JP6373690B2 (ja) | 半導体装置 | |
| TW201727842A (zh) | 用於半導體封裝體之致能矽橋線內測試的防護環設計 | |
| JP2003108949A (ja) | 認証システム及び半導体装置 | |
| JP3515012B2 (ja) | 半導体装置およびその製造方法 | |
| JP3315768B2 (ja) | 半導体装置 | |
| US6433439B1 (en) | Device with security integrated circuit | |
| JP4316287B2 (ja) | 半導体装置 | |
| JP2001357374A (ja) | Ｉｃカード | |
| JPH0676000B2 (ja) | Ｉｃカードの製造方法 | |
| JP2005134947A (ja) | Ｉｃカード用半導体装置及びｉｃカードモジュール | |
| JPH1126615A (ja) | 半導体装置及びその製造方法 | |
| JPH11296640A (ja) | 半導体装置 | |
| JP2023533547A (ja) | 悪意のある攻撃に対する保護を有する集積回路デバイス | |
| JP2002231892A (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090121 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20090519 |