KR100946074B1 - 지문 인식용 반도체 장치 - Google Patents

지문 인식용 반도체 장치 Download PDF

Info

Publication number
KR100946074B1
KR100946074B1 KR1020040005939A KR20040005939A KR100946074B1 KR 100946074 B1 KR100946074 B1 KR 100946074B1 KR 1020040005939 A KR1020040005939 A KR 1020040005939A KR 20040005939 A KR20040005939 A KR 20040005939A KR 100946074 B1 KR100946074 B1 KR 100946074B1
Authority
KR
South Korea
Prior art keywords
fingerprint recognition
semiconductor chip
substrate
fingerprint
circuit board
Prior art date
Application number
KR1020040005939A
Other languages
English (en)
Other versions
KR20040086160A (ko
Inventor
오까다아끼라
사또미쯔루
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20040086160A publication Critical patent/KR20040086160A/ko
Application granted granted Critical
Publication of KR100946074B1 publication Critical patent/KR100946074B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M37/00—Apparatus or systems for feeding liquid fuel from storage containers to carburettors or fuel-injection apparatus; Arrangements for purifying liquid fuel specially adapted for, or arranged on, internal-combustion engines
    • F02M37/04—Feeding by means of driven pumps
    • F02M37/18—Feeding by means of driven pumps characterised by provision of main and auxiliary pumps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K15/00—Arrangement in connection with fuel supply of combustion engines or other fuel consuming energy converters, e.g. fuel cells; Mounting or construction of fuel tanks
    • B60K15/03—Fuel tanks
    • B60K15/035—Fuel tanks characterised by venting means
    • B60K15/03519—Valve arrangements in the vent line
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M21/00—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form
    • F02M21/02—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form for gaseous fuels
    • F02M21/0218—Details on the gaseous fuel supply system, e.g. tanks, valves, pipes, pumps, rails, injectors or mixers
    • F02M21/0221—Fuel storage reservoirs, e.g. cryogenic tanks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M21/00—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form
    • F02M21/02—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form for gaseous fuels
    • F02M21/0218—Details on the gaseous fuel supply system, e.g. tanks, valves, pipes, pumps, rails, injectors or mixers
    • F02M21/0245—High pressure fuel supply systems; Rails; Pumps; Arrangement of valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K15/00—Arrangement in connection with fuel supply of combustion engines or other fuel consuming energy converters, e.g. fuel cells; Mounting or construction of fuel tanks
    • B60K15/03—Fuel tanks
    • B60K15/035—Fuel tanks characterised by venting means
    • B60K2015/03542—Mounting of the venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Human Computer Interaction (AREA)
  • Transportation (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 지문 인식용 반도체 소자의 지문 인식 영역 위를 손가락으로 스위핑함으로써(finger sweeping) 지문 인식을 행하는 지문 인식용 반도체 장치에 관한 것으로, 확실한 지문 인식 동작을 실현함과 함께 신뢰성의 향상을 도모하는 것을 과제로 한다.
지문 인식을 행하는 센서부(26)를 갖는 반도체 칩(22A)과, 센서부(26)와 대응하는 위치에 개구부(29)가 형성된 회로 기판(23A)을 설치하고, 센서부(26)가 개구부(29)와 대향하도록 반도체 칩(22A)을 회로 기판(23A)에 플립칩 접합(flip chip bonded)하고, 또한 반도체 칩(22A)과 회로 기판(23A)과의 사이에 개구부(29)의 형성 위치를 제외하고 언더필재(under-fill material)(38)를 배치한다.
지문 인식, 반도체 칩, 플립칩 접합, 밀봉 수지, 언더필재

Description

지문 인식용 반도체 장치{SEMICONDUCTOR DEVICE FOR FINGERPRINT RECOGNITION}
도 1은 종래의 일례인 지문 인식용 반도체 장치의 일례를 도시하는 단면도.
도 2는 종래의 일례인 지문 인식용 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 3은 종래의 지문 인식용 반도체 장치의 문제점을 설명하기 위한 도면.
도 4는 본 발명의 제1 실시예인 지문 인식용 반도체 장치의 단면도.
도 5는 본 발명의 제1 실시예인 지문 인식용 반도체 장치의 정면도.
도 6은 본 발명의 제1 실시예인 지문 인식용 반도체 장치의 저면도.
도 7은 본 발명의 제2 실시예인 지문 인식용 반도체 장치의 단면도.
도 8은 본 발명의 제3 실시예인 지문 인식용 반도체 장치의 단면도.
도 9는 본 발명의 제4 실시예인 지문 인식용 반도체 장치의 단면도.
도 10은 본 발명의 제5 실시예인 지문 인식용 반도체 장치의 단면도.
도 11은 본 발명의 제6 실시예인 지문 인식용 반도체 장치의 단면도.
도 12는 본 발명의 제7 실시예인 지문 인식용 반도체 장치의 단면도.
도 13은 본 발명의 제8 실시예인 지문 인식용 반도체 장치의 단면도.
도 14는 본 발명의 제9 실시예인 지문 인식용 반도체 장치의 단면도.
도 15는 본 발명의 제10 실시예인 지문 인식용 반도체 장치의 단면도.
도 16은 본 발명의 제11 실시예인 지문 인식용 반도체 장치의 단면도.
도 17은 본 발명의 제12 실시예인 지문 인식용 반도체 장치의 단면도.
도 18은 본 발명의 제13 실시예인 지문 인식용 반도체 장치의 단면도.
도 19는 본 발명의 제14 실시예인 지문 인식용 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20A∼20N : 지문 센서
22A, 22B : 반도체 칩
23A∼23F : 회로 기판
24 : 밀봉 수지
25 : 땜납 볼(solder ball)
26 : 센서부
27 : 금 와이어
29 : 개구부
30 : 회로 형성면
31 : 이면
32 : 유리 에폭시재
34 : 배선층
35 : 칩 탑재면
36 : 반대면
37 : 스터드 범프(stud bump)
38 : 언더필재(under-fill material)
39 : 폴리이미드 테이프
40 : 와이어용 개구부
42 : 땜납 범프(solder bump)
43 : 관통 비아
45A∼45H : 플렉시블 기판
46 : 절연 수지 테이프
47 : 프린트 배선
48 : 커넥터부
49 : 관통 구멍
50 : TAB(Tape Automated Bonding) 테이프
51 : 폴리이미드 테이프
54 : 재배선층(re-wiring layer)
55 : 절연층
본 발명은 지문 인식용 반도체 장치에 관한 것으로, 특히 지문 인식용 반도체 소자의 지문 인식 영역 위를 손가락으로 스위핑함으로써 지문 인식을 행하는 지 문 인식용 반도체 장치에 관한 것이다.
최근, 휴대 기기는 고성능화가 진행되고, 특히 휴대 전화에서는 기억 용량의 증대에 수반하여, 대량의 개인 정보가 저장되어 있어 프라이버시 보호의 관점에서 본인 이외의 사람이 휴대 전화 내에 저장되어 있는 개인 정보를 열람하지 못하도록 하는 요구가 높아지고 있다.
또한, 휴대 전화를 단말기로서 전자 결제를 행하는 시스템도 현실화되어 있어, 간단하고 확실하게 본인 확인이 가능한 지문에 의한 인증 디바이스인 지문 센서가 주목을 받고 있다.
상기한 지문 인식용 반도체 장치에서는 지문 인식을 높은 신뢰성을 갖고 행할 필요가 있다.
종래, 지문 대조 시스템을 이용하는 지문 검출 방법에는 광학식 검출법과, 정전 용량식 검출법이 있다. 그 중에서, 정전 용량식 검출법은 지문 인식용 반도체 소자의 지문 검출 영역에 형성된 전극과 손가락과의 사이의 정전 용량값을 검지하는 방법이다. 이 정전 용량식 검출법을 적용한 지문 인식용 반도체 장치는 소형화를 행하기 쉽기 때문에 소형 전자 기기 등으로의 적용이 진행되고 있다.
이 정전 용량식의 지문 인식용 반도체 장치는 손가락을 전극에 접촉시켜 한 방향으로 스위핑하기 때문에, 반도체 소자의 지문 검출 영역을 외부로 노출시킬 필요가 있다. 이 때문에, 반도체 소자를 밀봉하는 밀봉 수지에는 개구부가 형성되어 있고, 이 개구부를 통하여 상기 지문 검출 영역은 장치 외부로 노출된 구성으로 되어 있다.
또한, 지문 인식용 반도체 장치의 패키지 구조로서는, 일반 반도체 장치의 패키지 구조가 이용되고 있으며, 구체적으로는 BGA(Ball Grid Array) 타입의 패키지 구조가 많이 이용되고 있다.
도 1은 이 종류의 지문 인식용 반도체 장치(이하, 지문 센서라 함)의 일례를 나타내고 있다. 이 지문 센서(1)는 대략 반도체 칩(2), 회로 기판(3), 및 밀봉 수지(4) 등으로 구성되어 있다.
반도체 칩(2)은 회로 형성면(도면 중, 상면)에 지문 인식을 행하는 지문 인식 영역(이하, 센서부(6)라 함)이 형성되어 있다. 이 반도체 칩(2)은 센서부(6) 위를 스위핑함으로써 손가락과의 사이의 정전 용량값을 검지하고, 이에 의해 지문을 검출하는 구성으로 되어 있다.
회로 기판(3)은 유리 에폭시 기판이고, 유리 에폭시재로 이루어지는 절연 기재(基材)의 상하 양면에 배선층이 형성된 구성으로 되어 있다. 반도체 칩(2)은 이 회로 기판(3)에 다이 본딩재(8)를 이용하여 고정된다.
이 때, 손가락으로 스위핑되는 센서부(6)가 외부로 노출되도록, 반도체 칩(2)의 배면(센서부(6)가 형성된 면과 반대측 면)이 회로 기판(3)에 고정된다. 또한, 반도체 칩(2)과 회로 기판(3)은 금 와이어(7)를 이용하여 전기적으로 접속된다.
밀봉 수지(4)는 반도체 칩(2) 및 금 와이어(7)를 피복하도록 형성된다. 그러나, 상기한 바와 같이 손가락으로 스위핑되는 센서부(6)는 외부로 노출시킬 필요가 있기 때문에, 밀봉 수지(4)의 센서부(6)와 대향하는 위치에는 개구부(9)가 형성 되어 있다. 이에 의해, 밀봉 수지(4)를 형성해도 센서부(6)에 손가락이 닿을 수 있도록 구성되어 있다(예를 들면, 특허 문헌 1 참조).
도 2는 밀봉 수지(4)의 형성 방법을 도시하는 도면이다. 상기한 바와 같이 밀봉 수지(4)에는 센서부(6)와 대향하는 위치에 개구부(9)를 형성할 필요가 있다. 이 때문에 종래에는, 도시된 바와 같이 몰드 금형(10)에 센서부(6)를 피복하도록 스페이서(11)를 형성하는 것이 행해지고 있다.
이 스페이서(11)는 플라스틱 등의 유연한 재질에 의해 형성되어 있다. 그리고, 밀봉 수지(4)의 형성 시에 몰드 금형(10)을 클램프할 때, 이 스페이서(11)를 센서부(6)에 밀착시킴으로써, 센서부(6)로 밀봉 수지(4)가 유입되는 것을 방지하는 것이 행해지고 있었다.
특허 문헌 1 : 일본 특개평 9-289268호 공보(제6페이지, 도 11)
그러나, 상기한 종래의 지문 센서(1)에서는 밀봉 수지(4)의 형성 시에 반도체 칩(2)과 스페이서(11)와의 미소한 간극으로부터 수지가 누출될 우려가 있다. 수지가 누출된 경우에는, 도 3과 같이 센서부(6) 상에 수지가 부착된다(부착된 수지를 수지 플래시(flash)(12)라고 함). 이 수지 플래시(12)가 센서부(6)에 부착된 경우에는 반도체 칩(2)이 적정하게 동작하지 못하게 되어, 정확한 지문 인식을 행할 수 없다고 하는 문제점이 있었다.
또한, 밀봉 수지(4)의 형성 시에는 스페이서(11)가 센서부(6)에 직접 접촉하고, 이 스페이서(11)는 몰드 금형(10)에 의해 반도체 칩(2)을 향하여 가압된다. 스페이서(11)는 플라스틱 등의 유연한 재질에 의해 형성되고는 있지만, 주지와 같이 몰드 금형(10)의 클램프 시에는 큰 클램프력이 인가된다. 이 때문에, 스페이서(11)를 센서부(6)에 직접 접촉시키는 종래의 구성에서는 센서부(6)나 반도체 칩(2)에 크랙 등의 손상이 발생하여 신뢰성이 저하한다는 문제점도 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 확실한 지문 인식 동작을 행할 수 있음과 함께 신뢰성의 향상을 도모할 수 있는 지문 인식용 반도체 장치를 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해서, 본 발명에서는 다음에 설명하는 각 수단을 구비한 것을 특징으로 한다.
본 발명에 따른 지문 인식용 반도체 장치는,
지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 지문 인식 영역과 대응하는 위치에 개구부가 형성된 기판을 포함하고,
상기 지문 인식 영역이 상기 개구부와 대향하도록 상기 반도체 칩을 상기 기판에 플립칩 접합하고,
또한, 상기 반도체 칩과 상기 기판과의 사이에 상기 개구부의 형성 위치를 제외하고 언더필재를 배치한 것을 특징으로 한다.
상기 발명에 따르면, 기판의 지문 인식 영역과 대응하는 위치에는 미리 개구부가 형성되어 있고, 반도체 칩은 지문 인식 영역이 개구부와 대향하도록 기판에 플립칩 접합된다. 따라서, 종래와 같이 밀봉 수지를 이용하지 않기 때문에, 반도 체 칩의 지문 인식 영역에 밀봉 수지가 유입되는 것(수지 플래시하는 것)을 방지할 수 있다.
또한, 개구부의 형성 위치를 제외하고 반도체 칩과 기판과의 사이에는 언더필재가 배치되기 때문에, 밀봉 수지를 이용하지 않아도 반도체 칩과 기판과의 기계적 접합 및 전기적 접합 위치의 보호를 확실하게 행할 수 있고, 따라서 지문 인식용 반도체 장치의 신뢰성을 유지할 수 있다. 또한, 반도체 칩과 기판과의 전기적 접속에 와이어를 이용하지 않기 때문에, 와이어 루프를 형성하는 공간을 확보할 필요도 없어, 지문 인식용 반도체 장치의 박형화를 도모할 수 있다.
또한, 본 발명에 따른 지문 인식용 반도체 장치는,
지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 지문 인식 영역과 대응하는 위치에 개구부가 형성된 기판과,
상기 반도체 칩 및 기판을 보호하는 밀봉 수지를 포함하고,
상기 지문 인식 영역이 상기 개구부와 대향하도록 상기 반도체 칩을 상기 기판에 배치함과 함께, 상기 반도체 칩과 상기 기판을 상기 기판에 형성한 와이어용 개구부를 통하여 와이어 접속하고,
또한, 상기 기판의 반도체 칩 배치면에 대한 반대측면에 상기 밀봉 수지를 형성한 것을 특징으로 한다.
상기 발명에 따르면, 밀봉 수지가 기판의 반도체 칩 배치면에 대한 반대측면에 형성되기 때문에, 밀봉 수지가 반도체 칩 상에 유입되지 않고, 따라서 지문 인식 영역에 밀봉 수지가 유입되지 않는다.
또한, 반도체 칩과 기판을 와이어 접속해도 와이어는 기판에 형성된 와이어용 개구부를 통하여 반도체 칩과 기판을 전기적으로 접속한다. 따라서, 와이어 루프의 높이의 일부는, 기판의 두께와 중첩된 상태가 되기 때문에, 와이어를 이용해도 종래에 비하여 지문 인식용 반도체 장치의 박형화를 도모할 수 있다.
또한, 본 발명에 따른 지문 인식용 반도체 장치는,
지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 반도체 칩을 탑재하는 기판을 포함하고,
상기 반도체 칩에 관통 비아를 형성함으로써, 상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면이 상기 기판과 대향하도록, 상기 반도체 칩을 상기 기판에 플립칩 접합하고,
또한 상기 반도체 칩과 상기 기판과의 사이에 언더필재를 배치한 것을 특징으로 한다.
상기 발명에 따르면, 반도체 칩의 지문 인식 영역 형성면이 외측을 향하는 구성으로 되고, 또한 관통 비아에 의해 지문 인식 영역은 기판과 전기적으로 접속되기 때문에, 와이어를 형성할 필요가 없고, 따라서 반도체 칩의 지문 인식 영역 위에 밀봉 수지를 형성할 필요도 없다. 이 때문에, 지문 인식용 반도체 장치의 지문 인식 영역 형성면이 평평해지기 때문에, 지문 인식 시의 사용성을 높일 수 있다. 또한, 밀봉 수지를 이용하지 않기 때문에 반도체 칩의 지문 인식 영역에 밀봉 수지가 유입되는 것(수지 플래시하는 것)을 방지할 수 있다.
또한, 반도체 칩과 상기 기판과의 사이에는 언더필재가 배치되기 때문에, 밀 봉 수지를 이용하지 않아도 반도체 칩과 기판과의 기계적 접합 및 전기적 접합 위치의 보호를 확실하게 행할 수 있고, 따라서 지문 인식용 반도체 장치의 신뢰성을 유지할 수 있다.
또한, 본 발명의 지문 인식용 반도체 장치에서, 기판은 유리 에폭시재를 기재로 하고 있는 것을 특징으로 한다.
또한, 본 발명의 지문 인식용 반도체 장치에서, 기판은 폴리이미드 수지를 기재로 하고 있는 것을 특징으로 한다.
또한, 본 발명의 지문 인식용 반도체 장치에서, 기판은 플렉시블 기판인 것을 특징으로 한다.
또한, 본 발명의 지문 인식용 반도체 장치에서, 기판은 TAB 기판인 것을 특징으로 한다.
이상의 본 발명에 따르면, 기판은 여러가지의 재질 및 구성의 기판을 적용할 수 있다.
또한, 본 발명의 지문 인식용 반도체 장치에서, 기판에 형성되는 외부 접속 단자를 땜납 볼에 의해 구성한 것을 특징으로 한다.
또한 본 발명에서, 기판에 형성되는 외부 접속 단자로서는, 일반적으로 이용되고 있는 염가의 땜납 볼 및 커넥터를 이용할 수 있다.
또한, 본 발명에 따른 지문 인식용 반도체 장치는,
지문 인식을 행하는 지문 인식 영역을 가짐과 함께 관통 비아가 형성된 반도체 칩과,
상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면에 형성되어 있고, 상기 관통 비아에 의해 상기 지문 인식 영역과 전기적으로 접속되는 재배선과,
상기 재배선의 외부 접속 단자 형성 부위를 제외하여, 상기 반대측면을 피복하도록 형성된 절연층을 갖는 것을 특징으로 한다.
상기 발명에 따르면, 지문 인식 영역과 외부 접속 단자를 전기적 접속하는 인터포저(interposer)로서, 기판을 이용하지 않고, 반도체 칩에 관통 형성된 관통 비아와, 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면에 형성된 재배선을 이용한 구성으로 하고 있다. 이 때문에, 지문 인식용 반도체 장치를 반도체 칩과 대략 동등한 형상까지 박형화 및 소형화할 수 있다.
또한, 본 발명에 따른 지문 인식용 반도체 장치에서, 반도체 칩은 손가락으로 상기 지문 인식 영역을 스위핑함으로써 지문 인식을 행하는 정전 용량식의 반도체 칩인 것을 특징으로 한다.
상기 발명에 따르면, 지문 인식을 행하는 데 광학적 지문 인식 수단이 아니고, 정전 용량식의 반도체 칩에 의해 지문 인식을 행하는 구성으로 하고 있다. 정전 용량식의 반도체 칩은 광학적 지문 인식 수단에 비하여 소형화를 도모할 수 있기 때문에, 지문 인식에 정전 용량식의 반도체 칩을 이용함으로써 지문 인식용 반도체 장치의 소형화를 도모할 수 있다.
<발명의 실시 형태>
다음에, 본 발명의 실시 형태에 대하여 도면과 함께 설명한다.
도 4 내지 도 6은 본 발명의 제1 실시예인 지문 인식용 반도체 장치(20A)(이 하, 지문 인식용 반도체 장치를 지문 센서라고 약칭하는 것으로 함)를 나타내고 있다. 도 4는 지문 센서(20A)의 단면도(도 6에서의 A-A선을 따르는 단면도)이고, 도 5는 지문 센서(20A)의 정면도이고, 도 6은 지문 센서(20A)의 저면도이다.
지문 센서(20A)는 대략 반도체 칩(22A)과 회로 기판(23A)에 의해 구성되어 있다. 반도체 칩(22A)은 회로 형성면(30)에 지문 인식을 행하는 지문 인식 영역이 되는 센서부(26)가 형성되어 있다.
이 반도체 칩(22A)은 손가락으로 센서부(26)를 도 6 중 화살표 X 방향으로 스위핑함으로써, 지문 인식을 행하는 정전 용량식의 반도체 칩이다. 이 정전 용량식 반도체 칩(22A)은 Y 방향으로 짧고, 이것과 직교하는 화살표 X 방향으로는 긴 형상을 갖고 있다. 이 때문에, 다른 지문 인식 수단으로서 알려져 있는 광학적 지문 인식 수단에 비하여 소형화를 도모할 수 있어, 따라서 지문 인식에 정전 용량식의 반도체 칩(22A)을 이용함으로써 지문 센서(20A)의 소형화를 도모할 수 있다.
회로 기판(23A)은, 소위 유리 에폭시 기판이다. 도 4에 도시된 바와 같이, 이 회로 기판(23A)은 코어재가 되는 유리 에폭시재(32)의 양면에 배선층(34)을 형성함과 함께, 이 배선층(34)을 절연층(33)에 의해 보호한 구성으로 되어 있다. 또한, 유리 에폭시재(32)의 상면에 형성된 배선층(34)과 하면에 형성된 배선층(34)은 관통 홀 전극(44)에 의해 접속된 구성으로 되어 있다.
또한, 회로 기판(23A)에는 외부 접속 단자가 되는 땜납 볼(25)이 배치된다. 본 실시예에서는 땜납 볼(25)은 회로 기판(23A)의 칩 탑재면(35)에 배치되는 구성으로 되어 있다. 이 때문에, 회로 기판(23A)의 칩 탑재면(35)에서 땜납 볼(25)이 형성되는 위치는 절연층(33)이 제거된 구성으로 되어 있다.
또한, 땜납 볼(25)의 칩 탑재면(35A)으로부터의 높이는 반도체 칩(22A)의 칩 탑재면(35)으로부터의 높이보다도 높아지도록 설정되어 있다. 또한, 후술하는 반도체 칩(22A)이 와이어 본딩 접합되는 지문 센서에서도, 땜납 볼(25)의 칩 탑재면(35)으로부터의 높이는 반도체 칩(2A)의 칩 탑재면으로부터의 높이보다도 높아지도록 설정되어 있다.
또한, 회로 기판(23A)에는 미리 개구부(29)가 형성되어 있다. 이 개구부(29)는 회로 기판(23A)을 관통하여 형성되어 있고, 또한 그 형상 및 크기(면적)는 반도체 칩(22A)에 형성된 센서부(26)와 대응하도록 구성되어 있다.
상기한 반도체 칩(22A)은 회로 기판(23A)에 플립칩 접합된다. 구체적인 반도체 칩(22A)을, 회로 기판(23A)에 플립칩 접합하는 수순은 이하와 같다. 회로 기판(23A)의 칩 탑재면(35) 상에는 미리 언더필재(38)가 되는 수지 시트를 배치해 둔다. 이 언더필재(38)가 되는 수지 시트는 개구부(29)의 형성 위치를 둘러싸는 형상으로 되어 있다.
또한, 반도체 칩(22A)의 회로 형성면(30)에는 미리 스터드 범프(37)가 형성되어 있다. 이 스터드 범프(37)는 금 등의 금속에 의해 형성되어 있고, 와이어 본딩 기술을 이용하여 회로 형성면(30)의 소정 위치에 형성되어 있다.
반도체 칩(22A)을 회로 기판(23A)에 탑재할 때, 언더필재(38)가 되는 수지 시트가 연화하여 접착력을 발휘할 수 있는 온도까지 가열하고, 반도체 칩(22A)의 센서부(26)와 회로 기판(23A)의 개구부(29)가 일치하도록 위치 결정하고, 그 후에 반도체 칩(22A)을 회로 기판(23A)에 플립칩 접합한다.
이에 의해, 스터드 범프(37)는 배선층(34)에 전기적으로 접속되고, 따라서 반도체 칩(22A)은 회로 기판(23A)에 전기적으로 접속된다. 이 때, 배선층(34)과 스터드 범프(37)와의 접합은 언더필재(38)에 의해 보호되기 때문에, 반도체 칩(22A)과 회로 기판(23A)은 높은 신뢰성을 갖고 전기적으로 접속된다. 또한, 반도체 칩(22A)과 회로 기판(23A)은 언더필재(38)에 의해 접착된 상태가 된다. 이 때문에, 언더필재(38)에 의해 반도체 칩(22A)과 회로 기판(23A)은 기계적으로 접합(탑재)된다.
또한, 상기한 바와 같이 반도체 칩(22A)을 회로 기판(23A)에 접합할 때, 언더필재(38)가 되는 수지 시트는 가열되지만, 그 가열 온도는 언더필재(38)가 연화하여 접착력을 발휘할 수 있는 온도이며, 용융하는 온도까지는 가열하지 않는다. 이 때문에, 언더필재(38)가 되는 수지 시트를 가열해도, 이 수지 시트가 용융하여 센서부(26) 위에 누출되어 수지 플래시가 발생하지는 않는다.
상기한 바와 같이 반도체 칩(22A)이 회로 기판(23A)에 탑재된 상태에서 반도체 칩(22A)의 센서부(26)는, 도 4 및 도 6에 도시된 바와 같이 회로 기판(23A)에 형성된 개구부(29)로부터 노출된 상태가 된다. 따라서, 지문 검출 시에는 이 개구부(29)를 통하여 센서부(26) 위를 스위핑함으로써 지문 인식을 행할 수 있다.
상기한 본 실시예에 따른 지문 센서(20A)에 의하면, 회로 기판(23A)의 센서부(26)와 대응하는 위치에는 미리 개구부(29)가 형성되어 있고, 반도체 칩(22A)은 센서부(26)가 이 개구부(29)와 대향하도록 회로 기판(23A)에 플립칩 접합된다. 따 라서, 본 실시예에 따른 지문 센서(20A)는, 종래와 같이 몰드 금형에 의한 밀봉 수지(4)(도 1 내지 도 3 참조)를 이용하지 않기 때문에, 반도체 칩(22A)의 센서부(26)에 밀봉 수지가 유입되어 수지 플래시가 발생하는 것을 완전히 방지할 수 있다.
또한, 본 실시예의 구성에서는 반도체 칩(22A)과 회로 기판(23A)과의 전기적 접속에 와이어를 이용하지 않는다. 이 때문에, 지문 센서(20A) 내에 와이어 루프를 형성하는 공간을 확보할 필요가 없고, 따라서 지문 센서(20A)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제2 실시예에 대하여 설명한다.
도 7은 본 발명의 제2 실시예인 지문 센서(20B)를 도시하는 단면도이다. 또한, 도 7에서, 도 4 내지 도 6에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
상기한 제1 실시예에 따르는 지문 센서(20A)에서는 반도체 칩(22A)을 탑재하는 기판으로서 유리 에폭시 기판인 회로 기판(23A)을 이용하였다. 이에 대하여 본 실시예에 따른 지문 센서(20B)는 반도체 칩(22A)을 탑재하는 기판으로서 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23B)을 이용한 것을 특징으로 한다.
이 회로 기판(23B)은 칩 탑재면(35)에 소정의 패턴으로 배선층(34)이 형성되어 있고, 이 배선층(34)에 형성된 전극부에 반도체 칩(22A)의 스터드 범프(37)가 플립칩 접합된다. 또한, 회로 기판(23B)에는 개구부(29)가 형성되어 있고, 센서부(26)가 개구부(29)와 대향하도록, 반도체 칩(22A)은 회로 기판(23B)에 탑재 된다.
본 실시예에서 이용하고 있는 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23B)은 유리 에폭시 기판인 회로 기판(23A)에 비하여 박형화할 수 있다. 이 때문에, 본 실시예와 같이 반도체 칩(22A)을 탑재하는 기판으로서 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23B)을 이용함으로써, 지문 센서(20B)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제3 실시예에 대하여 설명한다.
도 8은 본 발명의 제3 실시예인 지문 센서(20C)를 도시하는 단면도이다. 또한, 도 8에서, 도 4 내지 도 6에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
상기한 제1 실시예에 따르는 지문 센서(20A)에서는 반도체 칩(22A)을 회로 기판(23A)에 스터드 범프(37)를 이용하여 플립칩 접합하였다. 이에 대하여 본 실시예에 따른 지문 센서(20C)는 반도체 칩(22A)과 회로 기판(23C)을 금 와이어(27)를 이용하여 와이어 접속한 것을 특징으로 한다. 또한, 본 실시예에서는 이 금 와이어(27)를 보호하기 위해서 밀봉 수지(24)를 형성하고 있는 것도 특징으로 한다.
본 실시예에서도 회로 기판(23C)에는 개구부(29)가 형성되어 있고, 반도체 칩(22A)은 센서부(26)가 개구부(29)와 대향하도록 회로 기판(23C)에 탑재된다. 본 실시예에서는 반도체 칩(22A)과 회로 기판(23C)과의 접합은 접착제(41)를 이용하여 행하고 있다.
이 때, 반도체 칩(22A)의 금 와이어(27)가 본딩되는 위치는 회로 형성면(30) 이고, 이 회로 형성면(30)은 회로 기판(23C)의 칩 탑재면(35)에 접착 고정된다. 이 때문에, 회로 기판(23C)에는 개구부(29)와 함께, 와이어용 개구부(40)가 형성되어 있다. 이 와이어용 개구부(40)는 반도체 칩(22A)의 금 와이어(27)가 본딩되는 위치와 대향하도록 구성되어 있다.
따라서, 금 와이어(27)는 그 일단이 반도체 칩(22A)의 회로 형성면(30)의 소정 본딩 위치에 접합되고, 타단은 와이어용 개구부(40)를 삽입 관통한 후에 회로 기판(23C)의 반대면(36)(회로 기판(23C)의 반도체 칩(22A)이 탑재되는 면과 반대측의 면)에 형성된 배선층(34)에 접합된다.
또한, 회로 기판(23C)의 반대면(36)에는 금 와이어(27)를 보호하기 위해서 밀봉 수지(24)가 형성되어 있다. 이 밀봉 수지(24)는 개구부(29)의 형성 위치를 제외하고, 회로 기판(23C)의 반대면(36)을 피복하도록 형성되어 있다. 또한, 이 밀봉 수지(24)는 와이어용 개구부(40) 내에도 형성되어 있고, 따라서 금 와이어(27)를 보호하고 있다.
이 밀봉 수지(24)는 몰드 금형(도시하지 않음. 도 2 참조)을 이용하여 형성되지만, 이 때에 몰드 금형과 회로 기판(23C)과의 사이에는 개구부(29)를 형성하기 위한 스페이서(56)(도면 중, 일점쇄선으로 나타냄)가 배치된다. 도 2에 도시한 종래의 지문 센서(1)에서는, 도 2에 도시한 바와 같이 스페이서(11)를 직접 반도체 칩(2)의 센서부(6)와 접촉하는 구성으로 하였다. 이 때문에, 반도체 칩(2) 및 센서부(6)에 손상이 생기는 경우가 있었다.
이에 대하여, 본 실시예에서는 밀봉 수지(24)의 형성 시에 이용되는 스페이 서(56)는 회로 기판(23C)의 반대면(36)에 접촉하는 구성으로 되어 있다. 이와 같이, 본 실시예에서는 스페이서(56)는 센서부(26)가 아니라 회로 기판(23C)에 접촉하기 위해, 밀봉 수지(24)의 형성 시에 반도체 칩(22A) 및 센서부(26)에 손상을 발생시키지 않고 지문 센서(20C)의 신뢰성을 높일 수 있다.
또한, 스페이서(56)와의 접촉부로부터 만일 수지 누출이 발생했다고 해도, 수지 플래시는 회로 기판(23C)의 반대면(36) 상에 발생하고, 센서부(26)에 발생하지는 않는다. 따라서, 반도체 칩(22A)의 적정 동작을 확보할 수 있고, 이에 의해서도 지문 센서(20C)의 신뢰성을 높일 수 있다.
또한, 본 실시예에서는 금 와이어(27)를 이용하고 있지만, 이 금 와이어(27)는 회로 기판(23A)에 형성한 와이어용 개구부(40)를 삽입 관통함으로써, 반도체 칩(22A)과 회로 기판(23C)을 전기적으로 접속하고 있다. 따라서, 와이어 루프의 높이의 일부는 회로 기판(23C)의 두께와 중첩된 상태가 되기 때문에, 금 와이어(27)를 이용하여도 종래의 지문 센서(1)(도 1 참조)에 비하여 지문 센서(20C)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제4 실시예에 대하여 설명한다.
도 9는 본 발명의 제4 실시예인 지문 센서(20D)를 도시하는 단면도이다. 또한, 도 9에서 도 4 내지 도 7 및 도 8에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
본 실시예에 따른 지문 센서(20D)는 도 8에 도시한 제3 실시예에 따르는 지문 센서(20C)에서 반도체 칩(22A)을 탑재하는 기판으로서, 폴리이미드 테이프(39) 를 기재로 하는 회로 기판(23D)을 이용한 것을 특징으로 한다.
이 회로 기판(23D)은 개구부(29)가 형성됨과 함께 와이어용 개구부(40)가 형성되어 있다. 반도체 칩(22A)은 회로 기판(23D)의 칩 탑재면(35)에 접착제(41)를 이용하여 접착 고정된다.
또한, 반도체 칩(22A)과 회로 기판(23D)은 금 와이어(27)를 이용하여 전기적으로 접속된다. 이 금 와이어(27)는 회로 기판(23D)에 형성된 와이어용 개구부(40)를 삽입 관통함으로써, 반도체 칩(22A)과 회로 기판(23D)을 전기적으로 접속한다. 또한, 회로 기판(23C)의 반대면(36) 상에는 금 와이어(27)를 보호하는 밀봉 수지(24)가 형성되어 있다.
상기한 바와 마찬가지로, 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23D)은, 유리 에폭시 기판인 회로 기판(23C)에 비하여 박형화할 수 있다. 이 때문에, 본 실시예와 같이 반도체 칩(22A)을 탑재하는 기판으로서 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23D)을 이용함으로써, 지문 센서(20D)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제5 실시예에 대하여 설명한다.
도 10은 본 발명의 제5 실시예인 지문 센서(20E)를 도시하는 단면도이다. 또한, 도 10에서, 도 4 내지 도 6에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
상기한 각 실시예에서는 반도체 칩(22A)의 회로 형성면(30)이 회로 기판(23A∼23D)의 칩 탑재면(35)과 대향하도록, 반도체 칩(22A)을 회로 기판(23A∼23D)에 탑재하는 구성으로 하였다. 이에 대하여 본 실시예에 따른 지문 센서(20E)는 반도체 칩(22B)의 회로 형성면이 아닌 이면(31)을 회로 기판(23E)의 칩 탑재면(35)과 대향하도록, 반도체 칩(22B)을 회로 기판(23E)에 탑재한 것을 특징으로 한다.
본 실시예에 따른 지문 센서(20E)에서는 반도체 칩(22B)의 회로 형성면(30) 및 센서부(26)는 외측(도면 중, 상측)을 향하는 구성이 된다. 이 때문에, 회로 형성면(30)에 형성된 전자 회로 및 센서부(26)를 회로 기판(23E)과 전기적으로 접속하기 위해서, 본 실시예에서는 반도체 칩(22B)에 관통 비아(43)를 형성하였다.
이 관통 비아(43)는 반도체 칩(22B)에 상하로 관통 형성된 구멍에 도전성 금속이 배치된 구성으로 되어 있다. 따라서, 관통 비아(43)는 반도체 칩(22B)의 회로 형성면(30)과 이면(31)을 전기적으로 접속하는 배선으로서 기능한다. 이 관통 비아(43)의 상단부는 회로 형성면(30)에 형성된 센서부(26) 및 다른 전자 회로에 접속되어 있고, 하단부에는 땜납 범프(42)가 배치되어 있다.
상기 구성으로 된 반도체 칩(22B)은 땜납 범프(42)가 회로 기판(23E)에 형성된 배선층(34)에 접합됨으로써 회로 기판(23E)에 탑재된다. 또한, 반도체 칩(22B)과 회로 기판(23E)과의 기계적 접합성을 높임과 함께, 관통 비아(43)와 배선층(34)의 접합 위치를 보호하기 위해서, 반도체 칩(22B)과 회로 기판(23E)과의 사이에는 언더필재(38)가 배치되어 있다. 또한, 상기 설명에서부터 밝힌 바와 같이, 본 실시예에서는 센서부(26)가 외측을 향하는 구성이 되기 때문에, 회로 기판(23E)에는 개구부(29)가 형성되어 있지 않다.
상기한 본 실시예에 따른 지문 센서(20E)에 따르면, 센서부(26)가 외측을 향 하는 구성으로 되고, 또한 반도체 칩(22B)과 회로 기판(23E)과의 전기적 접속은 관통 비아(43)를 이용하여 행해진다. 즉, 본 실시예에서는 센서부(26)를 외측을 향하는 구성으로 해도, 종래 구성의 지문 센서(1)(도 1 참조)와 같이, 와이어(7)를 이용하지 않고 반도체 칩(22B)과 회로 기판(23E)을 전기적으로 접속할 수 있다. 또, 금 와이어(7)를 이용할 필요가 없게 되기 때문에, 이 금 와이어(7)를 보호하는 밀봉 수지(4)를 형성할 필요도 없게 된다.
이 때문에, 본 실시예에 따른 지문 센서(20E)에서는 센서부(26)가 형성된 회로 형성면(30) 상에 밀봉 수지 등의 다른 구성 요소가 없어 평평하게 된다. 따라서, 지문 인식 시에 센서부(26) 위를 손가락으로 스위핑할 때, 손가락에 닿는 것이 없기 때문에 사용성을 높일 수 있다. 또한, 밀봉 수지를 이용하지 않기 때문에 수지 플래시의 발생을 억제할 수 있음과 함께, 지문 센서(20E)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제6 실시예에 대하여 설명한다.
도 11은 본 발명의 제6 실시예인 지문 센서(20F)를 도시하는 단면도이다. 또한, 도 11에서, 도 4 내지 도 7 및 도 10에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
본 실시예에 따른 지문 센서(20F)는 도 10에 도시한 제5 실시예에 따르는 지문 센서(20E)에 있어서, 반도체 칩(22B)을 탑재하는 기판으로서, 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23F)을 이용한 것을 특징으로 한다.
상기한 바와 마찬가지로, 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23F)은 유리 에폭시 기판인 회로 기판(23E)에 비하여 박형화할 수 있다. 이 때문에, 본 실시예와 같이 반도체 칩(22B)을 탑재하는 기판으로서 폴리이미드 테이프(39)를 기재로 하는 회로 기판(23F)을 이용함으로써 지문 센서(20F)의 박형화를 도모할 수 있다.
다음에, 본 발명의 제7 내지 제12 실시예에 대하여 설명한다.
도 12 내지 도 17은 본 발명의 제7 내지 제12 실시예인 지문 센서(20G∼20L)을 도시하는 단면도이다. 또한, 도 12 내지 도 17에서 도 4 내지 도 11에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
제7 내지 제12 실시예인 지문 센서(20G∼20L)는 도 4 내지 도 11에 도시한 제1 내지 제6 실시예에 따르는 20A∼20F에서, 반도체 칩(22A, 22B)을 탑재하는 기판으로서 플렉시블 기판(45A∼45F)을 이용한 것을 특징으로 한다. 이 각 플렉시블 기판(45A∼45F)은, 예를 들면 폴리이미드 등의 수지로 이루어지는 절연 수지 테이프(46) 상에, 프린트 배선(47)을 소정의 패턴으로 형성한 구성으로 되어 있다.
도 12 내지 도 15에 도시되는 지문 센서(20G∼20J)는 반도체 칩(22A)의 센서부(26)가 플렉시블 기판(45A∼45J)에 대향하도록 탑재되는 구성이다. 이 때문에, 플렉시블 기판(45A∼45J)의 개구부(29)의 형성 위치와 대응하는 위치에는 개구부(29)가 형성되어 있다.
또한, 도 12 및 도 13에 도시하는 제7 및 제8 실시예에 따르는 지문 센서(20G, 20H)는 스터드 범프(37)를 이용하여 플렉시블 기판(45A, 45B)에 반도체 칩(22A)이 플립칩 접합된다. 이에 대하여 도 14 및 도 15에 도시하는 제9 및 제10 실시예에 따르는 지문 센서(20I, 20J)에서는 반도체 칩(22A)은 금 와이어(27)를 이용하여 플렉시블 기판(45C, 45D)에 플립칩 접합된다. 이 때문에, 지문 센서(20I, 20J)는 밀봉 수지(24)가 형성된 구성으로 되어 있다.
또한, 도 16 및 도 17에 도시하는 지문 센서(20K, 20L)는 센서부(26)가 외측을 향한 상태에서 반도체 칩(22B)이 플렉시블 기판(45E, 45F)에 탑재된다. 이 때문에, 관통 비아(43)의 하단에 형성된 땜납 범프(42)를 이용하여 반도체 칩(22B)은 플렉시블 기판(45E, 45F)에 접속된다.
또한, 도 12, 도 14, 및 도 16에 도시하는 지문 센서(20G, 20I, 20K)에서는 플렉시블 기판(45A, 45C, 45E)에 배치되는 외부 접속 단자로서 땜납 볼(25)이 이용되어 있다. 이 땜납 볼(25)은 절연 수지 테이프(46)에 형성된 관통 구멍(49)을 통하여 프린트 배선(47)에 접합된 구성으로 되어 있다.
한편, 도 13, 도 15, 및 도 17에 도시하는 지문 센서(20H, 20J, 20L)에서는, 플렉시블 기판(45B, 45D, 45F)에 배치되는 외부 접속 단자로서 커넥터부(48)가 이용되고 있다. 이 커넥터부(48)는 플렉시블 기판(45B, 45D, 45F)의 각 도면에서의 우단부에 형성되어 있다. 또한, 도 13의 (b), 도 15의 (b), 및 도 17의 (c)는 커넥터부(48)를 평면에서 본 상태를 나타내고 있다.
상기한 바와 같이, 반도체 칩(22A, 22B)을 탑재하는 기판으로서 플렉시블 기판(45A∼45F)을 이용함으로써, 플렉시블 기판(45A∼45F)은 휘어질 수 있기 때문에, 지문 센서(20G∼20L)를 탑재하는 전자 기기의 형상에 의해 임의로 휘어지게 할 수 있다.
이 때문에, 전자 기기에 대한 지문 센서(20G∼20L)의 실장성을 높일 수 있다. 또한, 반도체 칩(22A, 22B)을 탑재하는 기판으로서 플렉시블 기판(45A∼45F)을 이용해도, 외부 접속 단자로서는 일반적으로 이용되고 있는 염가의 땜납 볼(25) 및 커넥터부(48)를 이용할 수 있기 때문에, 염가로 플렉시블 기판(45A∼45F)을 실현할 수 있다.
다음에, 본 발명의 제13 실시예에 대하여 설명한다.
도 18은 본 발명의 제13 실시예인 지문 센서(20M)를 도시하는 단면도이다. 또한, 도 18에서 도 4 내지 도 6에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
본 실시예에 따른 지문 센서(20M)는 반도체 칩(22A)을 탑재하는 기판으로서, TAB(Tape Automated Bonding) 테이프(50)를 이용한 것을 특징으로 한다.
이 TAB 테이프(50)는 중앙 부분에 개구부(29)를 갖는 폴리이미드 테이프(51)와, 이 폴리이미드 테이프(51) 상에 형성된 배선(52)에 의해 구성되어 있다. 또한, 배선(52)의 일부는 개구부(29) 내에 접속 단자(53)로서 연장되어 있고, 반도체 칩(22A)에 형성된 땜납 범프(42)가 이 접속 단자(53)에 플립칩 접합된 구성으로 되어 있다.
TAB 테이프(50)는 배선(52)을 미세하게 고밀도로 형성할 수 있기 때문에, 본 실시예와 같이, 반도체 칩(22A)을 탑재하는 기판으로서, TAB 테이프(50)를 이용함으로써, 반도체 칩(22A)의 단자수(땜납 범프(42)의 수)가 증가해도 이에 대응할 수 있다.
다음에, 본 발명의 제14 실시예에 대하여 설명한다.
도 19는 본 발명의 제14 실시예인 지문 센서(20N)을 도시하는 단면도이다. 또한, 도 19에서 도 4 내지 도 6에 도시한 구성과 동일 구성에 대해서는 동일 부호를 부여하며 그 설명은 생략한다.
본 실시예에 따른 지문 센서(20N)는, 소위 CSP(Chip Size Package) 구조로 된 것이다. 반도체 칩(22B)은 관통 비아(43)가 형성되어 있고, 회로 형성면(30)에 형성된 센서부(26) 및 전자 회로는 이 관통 비아(43)에 의해 반도체 칩(22B)의 이면(31)에 형성된 재배선층(54)에 접속되어 있다. 이 재배선층(54)의 일단부에는 외부 접속 단자가 되는 땜납 볼(25)이 배치된다.
본 실시예에 따른 지문 센서(20N)에 따르면, 센서부(26)와 땜납 볼(25)을 전기적 접속하는 인터포저로서, 상기한 다른 실시예와 같이 기판을 이용하지 않고, 반도체 칩(22B)에 관통 형성된 관통 비아(43)와, 반도체 칩(22B)의 이면(31)에 형성된 재배선층(54)을 이용한 구성으로 하고 있다.
이 때문에, 지문 센서(20N)를 반도체 칩(22B)과 대략 동등한 형상까지 박형화 및 소형화할 수 있어, 소형화 및 박형화된 전자 기기에 실장하는 것이 가능하게 된다. 또, 웨이퍼 레벨로 지문 센서(20N)를 제조하는 것이 가능해져, 생산성의 향상 및 비용 저감을 도모할 수 있다.
이상의 설명에 관한 것으로, 더욱 이하의 항을 개시한다.
(부기 1) 지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 지문 인식 영역과 대응하는 위치에 개구부가 형성된 기판을 포함하고,
상기 지문 인식 영역이 상기 개구부와 대향하도록 상기 반도체 칩을 상기 기판에 플립칩 접합하고,
또한, 상기 반도체 칩과 상기 기판과의 사이에, 상기 개구부의 형성 위치를 제외하고 언더필재를 배치한 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 2) 지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 지문 인식 영역과 대응하는 위치에 개구부가 형성된 기판과,
상기 반도체 칩 및 기판을 보호하는 밀봉 수지를 포함하며,
상기 지문 인식 영역이 상기 개구부와 대향하도록 상기 반도체 칩을 상기 기판에 배치함과 함께, 상기 반도체 칩과 상기 기판을 상기 기판에 형성한 와이어용 개구부를 통하여 와이어 접속하고,
또한, 상기 기판의 반도체 칩 배치면에 대한 반대측면에, 상기 밀봉 수지를 형성한 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 3) 지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
상기 반도체 칩을 탑재하는 기판을 포함하고,
상기 반도체 칩에 관통 비아를 형성함으로써, 상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면이 상기 기판과 대향하도록, 상기 반도체 칩을 상기 기판에 플립칩 접합하고,
또한, 상기 반도체 칩과 상기 기판과의 사이에 언더필재를 배치한 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 4) 부기 1 내지 3 중 어느 한 항에 기재된 지문 인식용 반도체 장치에 있어서,
상기 기판은 유리 에폭시재를 기재로 하고 있는 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 5) 부기 1 내지 3 중 어느 한 항에 기재된 지문 인식용 반도체 장치에있어서,
상기 기판은 폴리이미드 수지를 기재로 하고 있는 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 6) 부기 1 내지 3 중 어느 한 항에 기재된 지문 인식용 반도체 장치에있어서,
상기 기판은 플렉시블 기판인 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 7) 부기 1 내지 3 중 어느 한 항에 기재된 지문 인식용 반도체 장치에있어서,
상기 기판은 TAB 기판인 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 8) 부기 1 내지 7 중 어느 한 항에 기재된 지문 인식용 반도체 장치에있어서,
상기 기판에 형성되는 외부 접속 단자를 땜납 볼에 의해 구성한 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 9) 부기 1 내지 7 중 어느 한 항에 기재된 지문 인식용 반도체 장치에있어서,
상기 기판에 형성되는 외부 접속 단자를 커넥터에 의해 구성한 것을 특징으 로 하는 지문 인식용 반도체 장치.
(부기 10) 지문 인식을 행하는 지문 인식 영역을 가짐과 함께 관통 비아가 형성된 반도체 칩과,
상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면에 형성되어 있고, 상기 관통 비아에 의해 상기 지문 인식 영역과 전기적으로 접속되는 재배선과,
상기 재배선의 외부 접속 단자 형성 부위를 제외하여, 상기 반대측면을 피복하도록 형성된 절연층을 갖는 것을 특징으로 하는 지문 인식용 반도체 장치.
(부기 11) 부기 1 내지 10 중 어느 한 항에 기재된 지문 인식용 반도체 장치에 있어서,
상기 반도체 칩은 손가락으로 상기 지문 인식 영역을 스위핑함으로써 지문 인식을 행하는 정전 용량식의 반도체 칩인 것을 특징으로 하는 지문 인식용 반도체 장치.
상술한 바와 같이 본 발명에 따르면, 다음에 설명하는 여러가지의 효과를 실현할 수 있다.
본 발명에 따르면, 종래와 같이 밀봉 수지를 이용하지 않기 때문에, 반도체 칩의 지문 인식 영역에 밀봉 수지가 유입되는 것(수지 플래시하는 것)을 방지할 수 있고, 또한 밀봉 수지를 이용하지 않아도 지문 인식용 반도체 장치의 신뢰성을 유지할 수 있다. 또한, 와이어를 이용하지 않기 때문에, 와이어 루프를 형성하는 공간을 확보할 필요도 없어, 지문 인식용 반도체 장치의 박형화를 도모할 수 있다.
또한, 본 발명에 따르면, 밀봉 수지가 기판의 반대측면에 형성되기 때문에, 밀봉 수지가 반도체 칩 상에 유입되지 않고, 따라서 지문 인식 영역에 밀봉 수지가 유입되지는 않는다. 또한, 와이어 루프의 높이의 일부는 기판의 두께와 중첩된 상태가 되기 때문에, 와이어를 이용하여도 종래에 비하여 지문 인식용 반도체 장치의 박형화를 도모할 수 있다.
또한, 본 발명에 따르면, 지문 인식용 반도체 장치의 지문 인식 영역 형성면이 평평하게 되기 때문에, 지문 인식 시의 사용성을 높일 수 있다. 또한, 밀봉 수지를 이용하지 않기 때문에, 반도체 칩의 지문 인식 영역에 밀봉 수지가 유입되는 것을 방지할 수 있다.
또한, 본 발명과 같이, 기판은 여러가지의 재질 및 구성의 기판을 적용할 수 있다.
또한, 본 발명과 같이, 기판에 형성되는 외부 접속 단자로서는, 일반적으로 이용되고 있는 염가의 땜납 볼 및 커넥터를 이용할 수 있다.
또한, 본 발명에 따르면, 지문 인식용 반도체 장치를 반도체 칩과 대략 동등한 형상까지 박형화 및 소형화할 수 있다.
또한, 본 발명에 따르면, 지문 인식을 행하는 데 광학적 지문 인식 수단이 아니고, 정전 용량식의 반도체 칩에 의해 지문 인식을 행하는 구성으로 하고 있기 때문에, 지문 인식용 반도체 장치의 소형화를 도모할 수 있다.

Claims (10)

  1. 삭제
  2. 지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
    상기 지문 인식 영역과 대응하는 위치에 개구부가 형성된 기판과,
    상기 반도체 칩 및 기판을 보호하는 밀봉 수지를 포함하고,
    상기 지문 인식 영역이 상기 개구부와 대향하도록 상기 반도체 칩을 상기 기판에 배치함과 함께, 상기 반도체 칩과 상기 기판을 상기 기판에 형성한 와이어용 개구부를 통하여 와이어 접속하고,
    상기 기판의 반도체 칩 배치면에 대한 반대측면에, 상기 밀봉 수지를 형성하고,
    상기 반도체 칩은 손가락으로 상기 지문 인식 영역을 스위핑함으로써 지문 인식을 행하는 정전 용량식의 반도체 칩인 것을 특징으로 하는 지문 인식용 반도체 장치.
  3. 지문 인식을 행하는 지문 인식 영역을 갖는 반도체 칩과,
    상기 반도체 칩을 탑재하는 기판을 포함하고,
    상기 반도체 칩에 관통 비아를 형성함으로써, 상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면이 상기 기판과 대향하도록, 상기 반도체 칩을 상기 기판에 플립칩 접합하고,
    상기 반도체 칩과 상기 기판과의 사이에 언더필재를 배치하고,
    상기 반도체 칩은 손가락으로 상기 지문 인식 영역을 스위핑함으로써 지문 인식을 행하는 정전 용량식의 반도체 칩인 것을 특징으로 하는 지문 인식용 반도체 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 기판은 유리 에폭시재를 기재(基材)로 하고 있는 것을 특징으로 하는 지문 인식용 반도체 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 기판은 폴리이미드 수지를 기재로 하고 있는 것을 특징으로 하는 지문 인식용 반도체 장치.
  6. 제2항 또는 제3항에 있어서,
    상기 기판은 플렉시블 기판인 것을 특징으로 하는 지문 인식용 반도체 장치.
  7. 제2항 또는 제3항에 있어서,
    상기 기판은 TAB(Tape Automated Bonding) 기판인 것을 특징으로 하는 지문 인식용 반도체 장치.
  8. 제2항 또는 제3항에 있어서,
    상기 기판에 형성되는 외부 접속 단자를 땜납 볼(solder ball)에 의해 구성한 것을 특징으로 하는 지문 인식용 반도체 장치.
  9. 지문 인식을 행하는 지문 인식 영역을 가짐과 함께 관통 비아가 형성된 반도체 칩과,
    상기 반도체 칩의 지문 인식 영역 형성면에 대한 반대측면에 형성되어 있고, 상기 관통 비아에 의해 상기 지문 인식 영역과 전기적으로 접속되는 재배선(re-wiring)과,
    상기 재배선의 외부 접속 단자 형성 부위를 제외하고, 상기 반대측면을 피복하도록 형성된 절연층을 갖고,
    상기 반도체 칩은 손가락으로 상기 지문 인식 영역을 스위핑함으로써 지문 인식을 행하는 정전 용량식의 반도체 칩인 것을 특징으로 하는 지문 인식용 반도체 장치.
  10. 삭제
KR1020040005939A 2003-03-31 2004-01-30 지문 인식용 반도체 장치 KR100946074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00097095 2003-03-31
JP2003097095A JP4160851B2 (ja) 2003-03-31 2003-03-31 指紋認識用半導体装置

Publications (2)

Publication Number Publication Date
KR20040086160A KR20040086160A (ko) 2004-10-08
KR100946074B1 true KR100946074B1 (ko) 2010-03-10

Family

ID=32985507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005939A KR100946074B1 (ko) 2003-03-31 2004-01-30 지문 인식용 반도체 장치

Country Status (4)

Country Link
US (3) US7015579B2 (ko)
JP (1) JP4160851B2 (ko)
KR (1) KR100946074B1 (ko)
CN (2) CN100413068C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172609A1 (ko) * 2012-05-15 2013-11-21 크루셜텍(주) 지문센서 패키지 및 그 제조방법
WO2017090898A1 (ko) * 2015-11-26 2017-06-01 (주)파트론 센서 패키지 및 그 제조 방법
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
US6979902B2 (en) * 2004-03-10 2005-12-27 Micron Technology, Inc. Chip size image sensor camera module
US8447077B2 (en) 2006-09-11 2013-05-21 Validity Sensors, Inc. Method and apparatus for fingerprint motion tracking using an in-line array
TWI250655B (en) * 2004-08-03 2006-03-01 Ind Tech Res Inst Wafer level package structure of image sensor and method for making the same
EP1800243B1 (en) 2004-10-04 2010-08-11 Validity Sensors, Inc. Fingerprint sensing assemblies comprising a substrate
JP4196937B2 (ja) * 2004-11-22 2008-12-17 パナソニック株式会社 光学装置
JP4379360B2 (ja) * 2005-03-22 2009-12-09 株式会社日立製作所 力学量測定装置
DE102005036824A1 (de) * 2005-08-04 2007-03-29 Siemens Ag Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls
US8358816B2 (en) * 2005-10-18 2013-01-22 Authentec, Inc. Thinned finger sensor and associated methods
EP2196944B1 (en) * 2005-10-18 2014-10-01 Authentec Inc. Finger sensor including flexible circuit and associated methods
JP2007165749A (ja) * 2005-12-16 2007-06-28 Acme System Technologies Corp 内側へボンディングされた映像検知チップと回路板とのアセンブリ
EP1643556A3 (en) * 2006-01-16 2006-11-22 Elec Vision Inc. Contact image capturing structure
JP2007258199A (ja) * 2006-03-20 2007-10-04 Nec Electronics Corp 撮像素子
TW200805682A (en) * 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
TWI328776B (en) * 2006-12-26 2010-08-11 Egis Technology Inc Sweep-type fingerprint sensing device and method of packaging the same
TWI325618B (en) * 2007-01-02 2010-06-01 Chipmos Technologies Inc Film type package for fingerprint sensor
US20080169556A1 (en) * 2007-01-16 2008-07-17 Xin Tec Inc. Chip package module heat sink
CN100547774C (zh) * 2007-01-17 2009-10-07 南茂科技股份有限公司 指纹辨识器的薄膜封装构造
CN101378046B (zh) * 2007-08-29 2010-09-08 飞信半导体股份有限公司 触滑式薄型指纹辨识器封装构造、封装方法及其封装基板
KR100914615B1 (ko) * 2007-09-10 2009-09-02 주식회사 유니온커뮤니티 생체지문을 구별하여 인식하는 지문인식장치 및 방법
TWI365525B (en) * 2007-12-24 2012-06-01 Ind Tech Res Inst An ultra thin package for a sensor chip of a micro electro mechanical system
KR100895820B1 (ko) 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
US8116540B2 (en) 2008-04-04 2012-02-14 Validity Sensors, Inc. Apparatus and method for reducing noise in fingerprint sensing circuits
TWI384602B (zh) * 2008-06-13 2013-02-01 Unimicron Technology Corp 嵌埋有感光半導體晶片之封裝基板及其製法
GB2474999B (en) 2008-07-22 2013-02-20 Validity Sensors Inc System and method for securing a device component
TWI408609B (zh) * 2008-10-17 2013-09-11 Egis Technology Inc 平面式半導體指紋感測裝置
JP2010103240A (ja) * 2008-10-22 2010-05-06 Fujitsu Ltd 接触センサユニット、電子装置及び接触センサユニットの製造方法
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
CN101751164B (zh) * 2008-12-01 2014-03-26 周正三 具多输入信息的微型触控装置
US8278946B2 (en) 2009-01-15 2012-10-02 Validity Sensors, Inc. Apparatus and method for detecting finger activity on a fingerprint sensor
US8600122B2 (en) 2009-01-15 2013-12-03 Validity Sensors, Inc. Apparatus and method for culling substantially redundant data in fingerprint sensing circuits
US8374407B2 (en) * 2009-01-28 2013-02-12 Validity Sensors, Inc. Live finger detection
WO2010113712A1 (ja) * 2009-03-31 2010-10-07 アルプス電気株式会社 容量型湿度センサ及びその製造方法
TW201044284A (en) * 2009-06-09 2010-12-16 Egis Technology Inc Image sensing device adapted to flat surface design
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
TWM377018U (en) * 2009-09-09 2010-03-21 Azurewave Technologies Inc Flip chip type image capturing module
US9336428B2 (en) * 2009-10-30 2016-05-10 Synaptics Incorporated Integrated fingerprint sensor and display
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US9666635B2 (en) 2010-02-19 2017-05-30 Synaptics Incorporated Fingerprint sensing circuit
US8716613B2 (en) 2010-03-02 2014-05-06 Synaptics Incoporated Apparatus and method for electrostatic discharge protection
US9001040B2 (en) 2010-06-02 2015-04-07 Synaptics Incorporated Integrated fingerprint sensor and navigation device
KR101195264B1 (ko) 2010-07-12 2012-11-14 에스케이하이닉스 주식회사 이미지 센서 패키지
EP2600397B1 (en) * 2010-07-26 2019-08-21 Hamamatsu Photonics K.K. Method for manufacturing interposer
US8538097B2 (en) 2011-01-26 2013-09-17 Validity Sensors, Inc. User input utilizing dual line scanner apparatus and method
US8594393B2 (en) 2011-01-26 2013-11-26 Validity Sensors System for and method of image reconstruction with dual line scanner using line counts
US9406580B2 (en) 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
US9324586B2 (en) * 2011-08-17 2016-04-26 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8836478B2 (en) 2011-09-25 2014-09-16 Authentec, Inc. Electronic device including finger sensor and related methods
US9195877B2 (en) 2011-12-23 2015-11-24 Synaptics Incorporated Methods and devices for capacitive image sensing
US9137438B2 (en) 2012-03-27 2015-09-15 Synaptics Incorporated Biometric object sensor and method
US9251329B2 (en) 2012-03-27 2016-02-02 Synaptics Incorporated Button depress wakeup and wakeup strategy
US9600709B2 (en) 2012-03-28 2017-03-21 Synaptics Incorporated Methods and systems for enrolling biometric data
US9740343B2 (en) * 2012-04-13 2017-08-22 Apple Inc. Capacitive sensing array modulation
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
US9030440B2 (en) 2012-05-18 2015-05-12 Apple Inc. Capacitive sensor packaging
KR102204765B1 (ko) * 2012-10-14 2021-01-19 시냅틱스 인코포레이티드 지문 센서와 버튼 조합들 및 그 제조 방법들
US9665762B2 (en) 2013-01-11 2017-05-30 Synaptics Incorporated Tiered wakeup strategy
US10296773B2 (en) 2013-09-09 2019-05-21 Apple Inc. Capacitive sensing array having electrical isolation
JP2015082217A (ja) * 2013-10-23 2015-04-27 セイコーエプソン株式会社 指紋センサー及びそれを用いた認証カード
CN104733414A (zh) * 2013-12-18 2015-06-24 相丰科技股份有限公司 芯片构件与芯片封装体
TWI527177B (zh) * 2013-12-18 2016-03-21 相豐科技股份有限公司 晶片構件與晶片封裝體
TWI538113B (zh) * 2014-02-14 2016-06-11 南茂科技股份有限公司 微機電晶片封裝及其製造方法
DE102014204722A1 (de) * 2014-03-14 2015-09-17 Robert Bosch Gmbh Elektronisches Modul sowie Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
CN104050445B (zh) * 2014-04-08 2018-10-16 南昌欧菲生物识别技术有限公司 指纹识别装置、指纹识别装置的封装方法和智能终端
US20150296622A1 (en) * 2014-04-11 2015-10-15 Apple Inc. Flexible Printed Circuit With Semiconductor Strain Gauge
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104102902B (zh) 2014-07-04 2017-07-04 京东方科技集团股份有限公司 一种半导体指纹识别传感器及其制造方法
KR20160028356A (ko) * 2014-09-03 2016-03-11 크루셜텍 (주) 지문센서 모듈 및 이의 제조방법
CN105468186A (zh) * 2014-09-11 2016-04-06 宸鸿科技(厦门)有限公司 触控装置
CN104201116B (zh) * 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
EP3001186B1 (en) * 2014-09-26 2018-06-06 Sensirion AG Sensor chip
JP6314070B2 (ja) 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
CN105742253B (zh) * 2014-12-10 2018-08-07 旭景科技股份有限公司 安装影像传感器的印刷电路板总成
CN104553113A (zh) * 2014-12-11 2015-04-29 业成光电（深圳）有限公司 声波式指纹识别组件及其制造方法
KR20160091493A (ko) 2015-01-23 2016-08-03 삼성전기주식회사 지문센서 모듈 및 이의 제조방법
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
KR101942141B1 (ko) 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN105047621A (zh) * 2015-06-26 2015-11-11 华天科技（西安）有限公司 一种传感芯片封装结构及其制备方法
CN105023003A (zh) * 2015-07-24 2015-11-04 广东欧珀移动通信有限公司 一种指纹识别装置、终端及其设置方法
TWI554933B (zh) * 2015-07-31 2016-10-21 速博思股份有限公司 指紋辨識裝置
JP6580689B2 (ja) * 2015-09-04 2019-09-25 シャープ株式会社 集積回路センサおよびセンサ基板
CN105205473A (zh) * 2015-10-19 2015-12-30 深圳市欧菲投资控股有限公司 指纹识别传感器及其制作方法
US10055631B1 (en) 2015-11-03 2018-08-21 Synaptics Incorporated Semiconductor package for sensor applications
CN105447453A (zh) * 2015-11-16 2016-03-30 深圳市国显科技股份有限公司 一种提高指纹识别辨的结构
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
WO2017127995A1 (en) * 2016-01-25 2017-08-03 Schott Glass Technologies (Suzhou) Co. Ltd. Article with high capacity per area and use of such article in finger-print sensors
CN107437046B (zh) * 2016-05-25 2020-12-01 讯芯电子科技（中山）有限公司 指纹传感器封装结构及其制作方法
CN105956583B (zh) * 2016-06-29 2017-11-17 广东欧珀移动通信有限公司 指纹识别装置及移动终端
CN106295590A (zh) * 2016-08-16 2017-01-04 广东欧珀移动通信有限公司 指纹模组、指纹模组制作方法及移动终端
CN106127195B (zh) * 2016-08-30 2017-11-17 广东欧珀移动通信有限公司 指纹模组、指纹模组制作方法及移动终端
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
CN106601701B (zh) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构
CN110463168B (zh) * 2017-01-24 2021-04-27 傲迪司威生物识别公司 可配置的封装传感器模块及其制造方法
US20200060939A1 (en) 2017-02-22 2020-02-27 Longevity Health Corp. Medication compliance platforms, systems, and devices
EP3401835A1 (en) * 2017-05-12 2018-11-14 Nxp B.V. Fingerprint sensor module
CN108962868B (zh) * 2017-05-25 2020-07-03 矽品精密工业股份有限公司 封装结构及其制法
JP7036554B2 (ja) * 2017-08-29 2022-03-15 積水化学工業株式会社 シート材、二次電池および二次電池の製造方法
TWI705384B (zh) 2017-09-19 2020-09-21 挪威商藝達思公司 適合集成於電子裝置的雙面感測器模組
CN107997753A (zh) * 2017-11-15 2018-05-08 惠州市桑莱士智能科技股份有限公司 一种心率佩戴检测传感器模块
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
CN108347872B (zh) * 2017-12-29 2020-11-03 江西合力泰科技有限公司 一种可减少生产两次工序指纹识别的工艺
CN109299605A (zh) * 2018-11-19 2019-02-01 珠海实跃科技有限公司 一种印章保护器的使用方法和系统
WO2022134090A1 (zh) * 2020-12-25 2022-06-30 深圳市汇顶科技股份有限公司 一种电容指纹封装结构、模组、电子设备及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516957A (ja) * 1997-09-09 2001-10-02 アムコール・テクノロジー・インコーポレイテッド フリップチップ光集積回路装置用の接着材固着手段を備えたアパーチャカバーを有する実装具
JP2003083708A (ja) * 2001-09-10 2003-03-19 Nec Corp 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024335B2 (ja) 1996-01-26 2007-12-19 ハリス コーポレイション 集積回路のダイを露出させる開口部を有する集積回路装置とその製造方法
US5867368A (en) * 1997-09-09 1999-02-02 Amkor Technology, Inc. Mounting for a semiconductor integrated circuit device
EP0941696A1 (de) * 1998-03-03 1999-09-15 Siemens Aktiengesellschaft Fingertippsensor mit integriertem Tastschalter
BR9911059A (pt) 1998-05-19 2001-02-06 Infineon Technologies Ag Dispositivo de sensor, para detecção de caracterìsticas biométricas, particularmente minúcias digitais
DE19831570A1 (de) * 1998-07-14 2000-01-20 Siemens Ag Biometrischer Sensor und Verfahren zu dessen Herstellung
AT3295U1 (de) * 1998-11-06 1999-12-27 E & E Elektronik Gmbh Anordnung zur feuchtemessung
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6482700B2 (en) * 2000-11-29 2002-11-19 Taiwan Semiconductor Manufacturing Co., Ltd Split gate field effect transistor (FET) device with enhanced electrode registration and method for fabrication thereof
JP3738824B2 (ja) * 2000-12-26 2006-01-25 セイコーエプソン株式会社 光学装置及びその製造方法並びに電子機器
WO2002095801A2 (en) 2001-05-22 2002-11-28 Atrua Technologies, Inc. Improved connection assembly for integrated circuit sensors
JP2003282791A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
JP2004172467A (ja) 2002-11-21 2004-06-17 Sony Corp 半導体パッケージ及びその実装構造
US20040183179A1 (en) * 2003-03-20 2004-09-23 Wen-Lo Shieh Package structure for a multi-chip integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516957A (ja) * 1997-09-09 2001-10-02 アムコール・テクノロジー・インコーポレイテッド フリップチップ光集積回路装置用の接着材固着手段を備えたアパーチャカバーを有する実装具
JP2003083708A (ja) * 2001-09-10 2003-03-19 Nec Corp 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172609A1 (ko) * 2012-05-15 2013-11-21 크루셜텍(주) 지문센서 패키지 및 그 제조방법
KR101362348B1 (ko) 2012-05-15 2014-02-13 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
WO2017090898A1 (ko) * 2015-11-26 2017-06-01 (주)파트론 센서 패키지 및 그 제조 방법
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Also Published As

Publication number Publication date
CN1533741A (zh) 2004-10-06
US20040188838A1 (en) 2004-09-30
JP2004304054A (ja) 2004-10-28
US7989938B2 (en) 2011-08-02
US7015579B2 (en) 2006-03-21
CN100413068C (zh) 2008-08-20
US20090184408A1 (en) 2009-07-23
CN1828880A (zh) 2006-09-06
CN1259024C (zh) 2006-06-14
JP4160851B2 (ja) 2008-10-08
KR20040086160A (ko) 2004-10-08
US20060108686A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
KR100946074B1 (ko) 지문 인식용 반도체 장치
KR102468554B1 (ko) 지문 인식 모듈 및 지문 인식 모듈의 제조 방법
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US5867368A (en) Mounting for a semiconductor integrated circuit device
JP3648053B2 (ja) 半導体装置
US7728422B2 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
TWI301588B (en) Semiconductor module and production method therefor and module for ic cards and the like
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
US7936032B2 (en) Film type package for fingerprint sensor
TW200830483A (en) Film type package for fingerprint sensor
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
KR20160028356A (ko) 지문센서 모듈 및 이의 제조방법
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
JP2003092375A (ja) 半導体装置、その製造方法およびその検査方法
JP2003086724A (ja) 半導体装置および指紋検知装置
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2004319678A (ja) 指紋センサ装置及びその製造方法
US11646257B2 (en) Electronic device module and manufacturing method thereof
KR20190046082A (ko) 지문 센서 패키지 및 그 제조 방법
KR19980027872A (ko) 칩 카드
JP2001339037A (ja) 半導体素子の実装構造体
JP2004172467A (ja) 半導体パッケージ及びその実装構造
JP2005338980A (ja) 指紋センサ装置および指紋センサ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 10