CN104733414A - 芯片构件与芯片封装体 - Google Patents

Abstract

本发明提供一种芯片封装体，包括基板、芯片、至少一个电连接件与焊料层。基板具有至少一个接点；芯片设置于基板上，且具有至少一个接垫；电连接件包括铜凸块与抗氧化层；铜凸块设置于接垫上，抗氧化层设置于铜凸块不与接垫连接的外表面的至少一部份上；焊料层设置于铜凸块与接点之间。接垫藉由电连接件与焊料层而电连接至接点。此外，本发明还提供一种芯片构件。

Description

芯片构件与芯片封装体

技术领域

本发明涉及一种芯片构件（chip element），特别涉及一种芯片封装体（chip package）。

背景技术

在半导体产业中，集成电路（integrated circuits，IC）的生产主要可分为三个阶段：集成电路的设计（IC design）、集成电路的制作（IC process）及集成电路的封装（ICpackage）。

在集成电路的制作中，芯片（chip）是由晶片（wafer）制作、形成集成电路以及切割晶片（wafer sawing）等步骤而完成。晶片具有主动面（active surface），主动面为晶片的具有主动组件（active element）的表面。当晶片内部的集成电路完成之后，晶片的主动面上设置有多个接垫（pad），以使最终由晶片切割所形成的芯片可通过接垫向外与承载器（carrier）电连接。承载器可为导线架（leadframe）或基板（substrate）。芯片的接垫可以通过打线接合技术（wire bonding technology）或覆晶接合技术（flip-chipbonding technology）与承载器的多个接点（contact）电连接，从而构成芯片封装体。

就覆晶接合技术而言，首先，在设置在晶片的主动面上的多个接垫上，分别形成多个导电凸块（conductive bump）；在晶片切割后，通过将芯片的主动面朝向基板的方式将芯片设置在基板上，并且利用这些导电凸块将芯片的接垫分别与基板的接点电连接。由于这些导电凸块通常以面数组（area array）的方式排列于芯片的主动面上，因此覆晶接合技术适用于高接点数及高接点密度的芯片封装体。此外，相较于打线接合技术，由于各个导电凸块可为芯片与基板间提供较短的电性传输路径，因此覆晶接合技术可提升芯片封装体的电性效能（electrical performance）。

然而，导电凸块的材质通常为金或锡铅合金。导电凸块的材质若为金，则芯片与基板通常以热压合的方式连接，使得芯片与基板间的连接强度较差，且金的价格较贵。在此必须说明的是，导电凸块的材质若为金，则无法以使用焊锡（soldering tin）作为焊料（solder）的焊接方式让金凸块与基板的接点电连接，因为焊锡中的锡最终会完全取代金凸块中的金。而导电凸块的材质若为锡铅合金，则导电凸块彼此之间的间距（pitch）较大且导电性与导热性较差。

发明内容

本发明的目的在于提供一种芯片封装体，其中外表面的一部分设置有抗氧化层（anti-oxidation layer）的铜凸块（copper bump）用于将芯片与基板电连接。

本发明的目的在于提供一种芯片构件，其具有外表面设置有抗氧化层的铜凸块。

本发明提供一种芯片封装体，包括基板、芯片、至少一个电连接件（electricalconnecting element）与焊料层（solder layer）；基板具有至少一个接点；芯片设置于基板上，且具有至少一个接垫；电连接件包括铜凸块与抗氧化层，铜凸块设置于接垫上，抗氧化层设置于铜凸块不与接垫连接的外表面的至少一部份上；焊料层设置于铜凸块与接点之间；接垫通过电连接件与焊料层与接点电连接。

进一步地，抗氧化层的材质为锡、金、银、或有机保焊剂（organic solderabilitypreservative，OSP）。

优选地，抗氧化层以化学电镀、浸泡、或喷涂的方式形成。

进一步地，芯片为指纹辨识芯片（fingerprint identification chip），其具有二维感测区域，并且基板具有贯穿口（through opening），其对应于二维感测区域。

优选地，芯片封装体更包括保护层（protective layer），设置于二维感测区域上。此外，保护层的材质可包括奈米钻石（nanodiamond）。

进一步地，基板更包括至少一个应力释放孔（stress-releasing hole），该应力释放孔连接贯穿口的角落。

本发明提供一种芯片构件，包括芯片与至少一个电连接件；芯片具有至少一个接垫；电连接件包括铜凸块与抗氧化层；铜凸块设置于接垫上，抗氧化层设置于铜凸块不与接垫连接的外表面上。

进一步地，抗氧化层的材质为锡、金、银、或有机保焊剂。

优选地，抗氧化层是以化学电镀、浸泡、或喷涂的方式形成。

进一步地，芯片为指纹辨识芯片，且具有二维感测区域。

相对于现有技术所使用的金凸块，本发明的芯片构件或芯片封装体的铜凸块在价格上较为便宜，且芯片封装体的芯片与基板间通过焊接（通常使用焊料的材质为锡）连接的强度较强。此外，相对于现有技术所使用的锡铅凸块，本发明的铜凸块具有较好的散热与导电特性，并且铜凸块彼此之间的间距可较小。另外，由于在本发明的芯片构件或芯片封装体的制作过程中，在铜凸块不与接垫连接的外表面上设置抗氧化层，因此铜凸块较不容易在芯片构件或芯片封装体的制作过程中氧化。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下。

附图说明

下面将结合附图介绍本发明。

图1A显示本发明第一实施例的一种芯片封装体的俯视示意图。

图1B显示图1A的芯片封装体沿着线I-I的剖面示意图。

图2显示本发明第二实施例的一种芯片封装体的剖面示意图。

图3A显示本发明第三实施例的一种芯片封装体的剖面示意图。

图3B显示图3A的基板的俯视示意图。

元件标号说明

200、400、600      芯片封装体

210、410、610      基板

212                介电层

212a、212b         表面

214                线路层

214a、414a、614a   接点

216、616           贯穿口

220、420、620      芯片

222、422           接垫

224、624           二维感测区域

230、430、630      电连接件

232、432           铜凸块

232a、432a         外表面

234、434           抗氧化层

240、440           焊料层

250                底胶

300                芯片构件

616a               角落

618                应力释放孔

660                保护层

B2、B4             底面部分

S2、S4             侧面部分

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

第一实施例

图1A显示本发明第一实施例的一种芯片封装体的俯视示意图，图1B显示图1A的芯片封装体沿着线I-I的剖面示意图。请参考图1A与图1B，本实施例的芯片封装体200包括基板210、芯片220、至少一个电连接件230（图1A与图1B示意性地显示多个）与焊料层240；基板210包括介电层212与至少一个线路层214（图1B示意性地显示一层且图1A省略显示），其具有至少一个接点214a（图1B示意性地显示多个）；介电层212的材质可为玻璃、聚酰亚胺树脂（polyimide，PI）或其他合适的介电材料；线路层214设置于介电层212的表面212a上。本实施例的线路层214除了上述接点214a之外还可包含其他线路，但是并未于图中显示。此外，在另一实施例中，基板210可包括另一线路层，其可设置于介电层212的另一表面212b上，然而上述另一实施例并未以附图形式显示。

芯片220设置于基板210的介电层212的表面212a上，且芯片220具有至少一个接垫222（图1B为示意性显示多个，且图1A省略显示）。本实施例中，芯片220可为指纹辨识芯片，其具有二维感测区域224。就位置关系而言，芯片220的二维感测区域224与基板210的贯穿口216相对应。在此必须说明的是，在芯片220的设置这些接垫222的表面（即主动面）上，可设置保护层（passivation layer）（其暴露出各个接垫222的一部分与二维感测区域224），以及在保护层所暴露出的各个接垫222上，可设置凸块下金属层（under bump metallayer，UBM layer），上述保护层与凸块下金属层并未在附图中显示。

各个电连接件230包括铜凸块232与抗氧化层234。在各个电连接件230中，铜凸块232设置于接垫222的其中之一上，抗氧化层234设置于铜凸块232的外表面232a上，并且此铜凸块232的外表面232a不与该铜凸块232所设置的接垫222连接。本实施例各个抗氧化层234的材质优选为锡或银。若各个抗氧化层234的材质为锡，则各个抗氧化层234可以化学电镀或喷涂的方式形成；若各个抗氧化层234的材质为银，则各个抗氧化层234可以化学电镀的方式形成。芯片220与这些电连接件230可视为芯片构件300，且芯片220与基板210间可设置底胶（underfill）250，用以包覆与保护电连接件230。

焊料层240设置于各个铜凸块232与对应的接点214a之间，各个接垫222通过电连接件230的其中之一与焊料层240而电连接至接点214a的其中之一。在此必须说明的是，若各个抗氧化层234的材质为锡，且焊料层240的材料为锡，则各个抗氧化层234在对应的铜凸块232的外表面232a的底面部分B2上的那部分的与焊料层240之间接合的界线将不明显。然而，在各个铜凸块232的外表面232a的侧面部分S2（即各个铜凸块232的外表面232a不用来与对应的接垫222以及对应的接点214a连接的部分）上仍可明显识别对应的抗氧化层234的存在。若各个抗氧化层234的材质为银，则各个抗氧化层234与焊料层240之间接合的界线将较为明显。因此，本实施例中，为了示意性地显示上述状况，图1B中各个抗氧化层234与焊料层240之间接合的界线以虚线表示。

在此简述本实施例芯片封装体的制作方法。在切割晶片（附图中未显示）以形成各个芯片220之前，铜凸块232分别形成于晶片的接垫222上，且各个抗氧化层234形成于对应的铜凸块232的暴露在外的外表面232a上，从而使得多个电连接件230得以形成。接着，将设置有这些电连接件230的晶片进行切割，形成单体化的各个芯片构件300（包括对应的芯片220与对应的这些电连接件230）。接着，在数组基板（附图中未显示）的所有接点214a上形成焊料层240。然后，将这些芯片构件300通过覆晶接合技术与焊接技术而分别设置于数组基板的多个预定区域，使得芯片220的接垫222与数组基板的接点214a通过焊料层240与电连接件230电连接。接着，这些芯片220与数组基板之间可形成底胶250，以包覆与保护这些电连接件230。最后，切割数组基板以分离出多个基板210，使得包含对应的芯片构件300与对应的基板210的各个芯片封装体200得以形成。

相较于现有技术所使用的金凸块，本实施例的芯片封装体200的铜凸块232在价格上较为便宜，且芯片220与基板210之间通过焊接（通常使用焊料的材质为锡）相连接，强度较强。此外，相较于现有技术所使用的锡铅凸块，铜凸块232具有较好的散热与导电特性，并且铜凸块232彼此之间的间距较小。另外，在芯片构件300或芯片封装体200的制作过程中，在铜凸块232不与接垫222连接的外表面232a上设置抗氧化层234，所以铜凸块232较不容易在芯片构件300或芯片封装体200的制作过程中氧化。

第二实施例

图2显示本发明第二实施例的一种芯片封装体的剖面示意图。如图2所示，本实施例的芯片封装体400与第一实施例的芯片封装体200的不同之处在于，本实施例的芯片封装体400的抗氧化层434的材质为金或有机保焊剂。若各个抗氧化层434的材质为金，则各个抗氧化层434可以化学电镀的方式形成；若各个抗氧化层434的材质为绝缘的有机保焊剂，则各个抗氧化层434可以浸泡的方式形成。

在此必须说明的是，若各个抗氧化层434的材质为金或有机保焊剂，且焊料层440的材料为锡，则各个电连接件430中，抗氧化层434通常只在铜凸块432的外表面432a的侧面部分S4（即各个铜凸块432的外表面432a不用来与对应的接垫422以及对应的接点414a连接的那部分）上。在此必须说明的是，在将芯片420与基板410接合之前，各个电连接件430中抗氧化层434形成于铜凸块432不与对应的接垫422连接的整个外表面432a上。然而，芯片420与基板410的接合后，各个电连接件430中，例如为锡的焊料层440通常会取代或去除位于铜凸块432的外表面432a的底面部分B4的部分抗氧化层434，使得残留的抗氧化层434通常只在铜凸块432的外表面432a的侧面部分S4上。

第三实施例

图3A显示本发明第三实施例的一种芯片封装体的剖面示意图。图3B显示图3A的基板的俯视示意图。请参考图3A与图3B，本实施例的芯片封装体600与第一实施例的芯片封装体200的不同之处在于，本实施例的芯片封装体600更包括设置于芯片620的二维感测区域624上的保护层（protective layer）660，且基板610更具有至少一个应力释放孔618（图3B示意性地显示多个）。保护层660的材质可包括奈米钻石（nanodiamond），具有高效防水防污的功能。

各个应力释放孔618连接贯穿口616的角落616a。本实施例中，就图3B的视角而言，贯穿口616例如为矩形，其四个角落616a通常为应力集中区域。四个应力释放孔618分别连接至贯穿孔616的四个角落616a，使得这些电连接件630通过焊料层（附图未显示）在高温（若焊料层为锡，则焊接温度约为摄氏200度）下分别焊接至基板610的接点614a（图3B省略显示）后，基板610仍可保持预定的平整度而不会过于翘曲。

包括奈米钻石的保护层与应力释放孔也可应用于第二实施例，在此不再赘述。

本发明实施例的芯片构件与芯片封装体具有以下其中之一或其他的优点。相较于现有技术所使用的金凸块，本发明实施例的芯片构件或芯片封装体的铜凸块在价格上较为便宜，且芯片封装体的芯片与基板之间通过焊接（通常使用焊料的材质为锡）相连接，强度较强。此外，相较于现有技术所使用的锡铅凸块，本发明实施例的铜凸块具有较好的散热与导电特性，并且铜凸块彼此之间的间距较小。另外，在本发明实施例的芯片构件或芯片封装体的制作过程中，由于在铜凸块不与接垫连接的外表面上设置抗氧化层，所以铜凸块较不容易在芯片构件或芯片封装体的制作过程中氧化。

即使本发明已基于特定具体实施例加以说明，但本领域专业人员若通过个别具体实施例的特征的组合及/或交换，可明显看出许多变化及替代性具体实施例。因此，对于本领域专业人员，本发明亦涵盖此类变化及替代性具体实施例，及本发明范畴仅限制在随附申请专利范围及其等效物的意义内。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片封装体，其特征在于，包括：

基板，具有至少一个接点；

芯片，设置于所述基板上，且具有至少一个接垫；以及

至少一个电连接件，包括：

铜凸块，设置于所述接垫上；以及

抗氧化层，设置于所述铜凸块不与所述接垫连接的外表面的至少一部份上；以及

焊料层，设置于所述铜凸块与所述接点之间；

其中，所述接垫通过所述电连接件与所述焊料层而电连接至所述接点。

2.如权利要求1所述的芯片封装体，其特征在于，其中所述抗氧化层的材质为锡、金、银、或有机保焊剂。

3.如权利要求1所述的芯片封装体，其特征在于，其中所述抗氧化层是以化学电镀、浸泡、或喷涂的方式形成。

4.如权利要求1所述的芯片封装体，其特征在于，其中所述芯片为指纹辨识芯片，其具有二维感测区域；并且所述基板具有贯穿口，其对应于所述二维感测区域。

5.如权利要求4所述的芯片封装体，其特征在于，更包括保护层，设置于所述二维感测区域上。

6.如权利要求5所述的芯片封装体，其特征在于，其中所述保护层的材质包括奈米钻石。

7.如权利要求4所述的芯片封装体，其特征在于，其中所述基板更具有至少一个应力释放孔，并连接所述贯穿口的角落。

8.一种芯片构件，其特征在于，包括：

芯片，具有至少一个接垫；以及

至少一个电连接件，包括：

铜凸块，设置于所述接垫上；以及

抗氧化层，设置于所述铜凸块不与所述接垫连接的外表面上。

9.如权利要求8所述的芯片构件，其特征在于，其中所述抗氧化层的材质为锡、金、银、或有机保焊剂。

10.如权利要求8所述的芯片构件，其特征在于，其中所述芯片为指纹辨识芯片，其具有二维感测区域。