CN100547774C - 指纹辨识器的薄膜封装构造 - Google Patents

指纹辨识器的薄膜封装构造 Download PDF

Info

Publication number
CN100547774C
CN100547774C CNB2007100024152A CN200710002415A CN100547774C CN 100547774 C CN100547774 C CN 100547774C CN B2007100024152 A CNB2007100024152 A CN B2007100024152A CN 200710002415 A CN200710002415 A CN 200710002415A CN 100547774 C CN100547774 C CN 100547774C
Authority
CN
China
Prior art keywords
mentioned
fingerprint identifier
film
virtual
packaging construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100024152A
Other languages
English (en)
Other versions
CN101226909A (zh
Inventor
黄铭亮
李耀荣
李明勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CNB2007100024152A priority Critical patent/CN100547774C/zh
Publication of CN101226909A publication Critical patent/CN101226909A/zh
Application granted granted Critical
Publication of CN100547774C publication Critical patent/CN100547774C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本发明是有关于一种指纹辨识器的薄膜封装构造，包含一指纹辨识器芯片、复数个凸块、复数个虚拟凸块、一电路薄膜以及一封胶体。该指纹辨识器芯片的一有源面上是形成有一感测区。上述这些凸块是设置于该有源面上并位于该感测区的一侧端；上述这些虚拟凸块亦设置于该有源面上并位于该感测区的另一相对侧端。该电路薄膜是具有一贯通开口，以显露该感测区，并包含有复数个引脚与复数个虚拟引脚，以分别接合至上述这些凸块与上述这些虚拟凸块，其中上述这些引脚的外端是汇合在该电路薄膜的同一侧。该封胶体是密封上述这些凸块与上述这些虚拟凸块。藉以达到热压合接合的平衡性并有利封胶体的形成。

Description

指纹辨识器的薄膜封装构造
技术领域
本发明涉及一种指纹辨识器封装构造(fingerprint sensor package)，特别是有关于一种指纹辨识器的薄膜封装构造。
背景技术
指纹辨识器封装构造能附加装设于各式的电子产品，例如行动电话、笔记型电脑、个人数位助理器(PDA，或称掌上型电脑)等等，用以辨认使用者的指纹。目前指纹辨识器已可利用半导体制程制作并加以封装，不同于传统的IC封装，指纹辨识器芯片应具有一外露的感测区，方可辨识指纹。然以往的指纹辨识器封装构造是采用传统基板与模封的封装技术，机械固定与电性连接的介面皆位于基板的底面，不易控制指纹辨识的水平面。
图1是为一种习知指纹辨识器封装构造的截面示意图。图2是为该指纹辨识器封装构造的底面示意图。如图1与图2所示，一种指纹辨识器封装构造100主要包含一基板110、一指纹辨识器芯片120、复数个焊线130以及一封胶体140。该指纹辨识器芯片120的一有源面121上是形成有一感测区123。其中，该指纹辨识器芯片120的背面122是粘贴在该基板110的上表面111，并以上述这些焊线130电性连接该指纹辨识器芯片120的单侧焊垫至该基板110。该封胶体140是形成于该基板110的上表面111，以密封上述这些焊线130与该指纹辨识器芯片120的部份，但必须显露该感测区123。该基板110的下表面112是设有复数个如锡球的外接端子150，上述这些外接端子150是可进行对外的机械结合与电性连接。因此，该指纹辨识器封装构造100在应用时是表面接合(SMT)至一外部印刷电路板，其机械结合方向与电性连接路径皆在该基板110的下表面112，习知表面接合方式会增加封装外形厚度，并且在指纹辨识的使用上施加于该指纹辨识器芯片120的外应力传递至该基板110，会引起上述这些外接端子150电性连接断路的问题。
中国台湾专利证号I243437号“薄型触滑式指纹辨识器封装构造”揭示一种指纹辨识器封装构造，将以一模封的保护层包倒装芯片的背面，一软性电路板是压设于该芯片其中一侧边上的导电元件。其技术手段是为先封胶再于芯片的单侧边压贴一软板，会有溢胶污染感测区的缺点，且无法沿用既有卷带式传输的封装制程与设备。
由此可见，上述现有的指纹辨识器的封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决指纹辨识器的封装构造存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的指纹辨识器的薄膜封装构造，便成了当前业界极需改进的目标。
有鉴于上述现有的指纹辨识器的封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的指纹辨识器的薄膜封装构造，能够改进一般现有的指纹辨识器的封装构造，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的指纹辨识器的封装构造存在的缺陷，而提供一种新型结构的指纹辨识器的薄膜封装构造，所要解决的技术问题是使其可使具有单侧凸块的指纹辨识器芯片亦能均匀热压合，并提供薄膜两侧与芯片凸块接合的平衡性，以利封胶体的形成与指纹辨识水平面的控制，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种指纹辨识器的薄膜封装构造包含一指纹辨识器芯片、复数个凸块、复数个虚拟凸块、一电路薄膜以及一封胶体。该指纹辨识器芯片的一有源面上是形成有一感测区；上述这些凸块是设置于该有源面上并位于该感测区的一侧端；上述这些虚拟凸块是设置于该有源面上并位于该感测区的另一相对侧端；该电路薄膜是具有一贯通开口，以显露该感测区，该电路薄膜包含有复数个引脚与复数个虚拟引脚，上述这些引脚的内端是接合至上述这些凸块，上述这些虚拟引脚的内端是接合至上述这些虚拟凸块，其中上述这些引脚的外端是汇合在该电路薄膜的同一侧；该封胶体是密封上述这些凸块与上述这些虚拟凸块。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的指纹辨识器的薄膜封装构造中，上述这些虚拟引脚是可为无电性传递功能且较短于上述这些引脚。
在前述的指纹辨识器的薄膜封装构造中，该封胶体是可为一点涂胶体(potting resin)。
在前述的指纹辨识器的薄膜封装构造中，该电路薄膜的该贯通开口是可为一槽孔，该电路薄膜的开口长度是小于该指纹辨识器芯片的有源面的一长度，但大于该感测区的长度，并且该电路薄膜的开口宽度是大于该指纹辨识器芯片的有源面的感测区的一宽度。
在前述的指纹辨识器的薄膜封装构造中，该电路薄膜是可为一薄膜倒装(COF)封装的卷带。
在前述的指纹辨识器的薄膜封装构造中，该电路薄膜是可为一卷带承载封装(TCP)的卷带。
在前述的指纹辨识器的薄膜封装构造中，每一引脚的外端是可连接有一外接指。
在前述的指纹辨识器的薄膜封装构造中，上述这些外接指是可为多排交错排列。
在前述的指纹辨识器的薄膜封装构造中，上述这些外接指是为同一直线排列。
在前述的指纹辨识器的薄膜封装构造中，上述这些外接指的排列方向是可与该感测区为平行。
在前述的指纹辨识器的薄膜封装构造中，上述这些外接指的排列方向是可与该感测区为垂直。
在前述的指纹辨识器的薄膜封装构造中，上述这些凸块与上述这些虚拟凸块是可为金凸块或结线凸块。
综上所述，本发明特殊结构的指纹辨识器的薄膜封装构造，能够使具有单侧凸块的指纹辨识器芯片亦能均匀热压合，并提供薄膜两侧与芯片凸块接合的平衡性，利于封胶体的形成与指纹辨识水平面的控制，从而更加适于实用。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的指纹辨识器的薄膜封装构造具有增进的多项功效，从而更加适于实用，而具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是习知指纹辨识器封装构造的截面示意图。
图2是习知指纹辨识器封装构造的底面示意图。
图3是依据本发明的第一具体实施例，一种指纹辨识器的薄膜封装构造的顶面示意图。
图4是依据本发明的第一具体实施例，该指纹辨识器的薄膜封装构造的局部顶面示意图。
图5是依据本发明的第一具体实施例，该指纹辨识器的薄膜封装构造的截面示意图。
图6是依据本发明的第二具体实施例，另一种指纹辨识器的薄膜封装构造的顶面示意图。
图7是依据本发明的第二具体实施例，该指纹辨识器的薄膜封装构造的截面示意图。
100：指纹辨识器封装构造        110：基板
111：上表面                    112：下表面
120：指纹辨识器芯片            121：有源面
122：背面                      123：感测区
130：焊线                      140：封胶体
150：外接端子                  200：指纹辨识器的薄膜封装构造
210：指纹辨识器芯片            211：有源面
212：感测区                    213：焊垫
220：凸块                      230：虚拟凸块
240：电路薄膜                  241：贯通开口
242：引脚                      242A：内端
242B：外端                     243：虚拟引脚
243A：内端                     244：侧
245：外接指                    250：封胶体
260：底座                      300：指纹辨识器的薄膜封装构造
310：指纹辨识器芯片            311：有源面
312：感测区                    320：凸块
330：虚拟凸块                  340：电路薄膜
341：贯通开口                  342：引脚
342A：内端                     342B：外端
343：虚拟引脚                  343A：内端
344：侧                        345：外接指
350：封胶体                    Lo：开口长度
Wo：开口宽度                   Lc：芯片长度
Ws：芯片感测区宽度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的指纹辨识器的薄膜封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
本发明的第一具实体实施例，揭示一种指纹辨识器的薄膜封装构造。图3是为该指纹辨识器的薄膜封装构造的顶面示意图。图4是为该指纹辨识器的薄膜封装构造于虚拟引脚处的局部顶面示意图。图5是为该指纹辨识器的薄膜封装构造的截面示意图。
请参阅图3、图4及图5，该指纹辨识器的薄膜封装构造200主要包含一指纹辨识器芯片210、复数个凸块220、复数个虚拟凸块230、一电路薄膜240以及一封胶体250。
如图5所示，该指纹辨识器芯片210是具有一有源面211，在该有源面211上是形成有一感测区212，用以辨识指纹。在该有源面211上另形成有复数个焊垫213，作为对外传输的电极。
上述这些凸块220是设置于该有源面211上并位于该感测区212的一侧端，其是接合于上述这些焊垫213的上方并突出于该有源面211，具有电性传输的功能。换言之，该指纹辨识器芯片210仅单侧边具有电性传输的设计。
上述这些虚拟凸块230是设置于该有源面211上并位于该感测区212的另一相对侧端。上述这些虚拟凸块230是可与上述这些凸块220具有相同材质，如金，譬如上述这些凸块220与上述这些虚拟凸块230是可为金凸块或结线凸块，当然，于其他实施例当中，虚拟凸块230是可与上述这些凸块220具有不相同材质。然上述这些虚拟凸块230不具有电性传输的功能。上述这些虚拟凸块230的设置目的是在于提供该指纹辨识器芯片210对该电路薄膜240的另一侧机械接合。
如图3及图4所示，该电路薄膜240是具有一贯通开口241，以显露该感测区212，该电路薄膜240包含有复数个引脚242与复数个虚拟引脚243，上述这些引脚242的内端242A是接合至上述这些凸块220，上述这些虚拟引脚243的内端243A是接合至上述这些虚拟凸块230，其中上述这些引脚242的外端242B是汇合在该电路薄膜240的同一侧244。其中，上述这些虚拟引脚243是可为无电性传递功能且较短于上述这些引脚242，以不影响上述这些引脚242的外端242B的线路布局。再如图3所示，每一引脚242的外端242B是可连接有一外接指245。较佳地，上述这些外接指245是可为多排交错排列。在本实施例中，上述这些外接指245的排列方向是可与该感测区212为平行。
如图5所示，该封胶体250是密封上述这些凸块220与上述这些虚拟凸块230。在本实施例中，该封胶体250是可为一点涂胶体(potting resin)。此外，该指纹辨识器芯片210是可结合在一底座260上，以供机械结合。
请特别参阅图4，该电路薄膜240的该贯通开口241是可为一槽孔。此外，在本实施例中，该电路薄膜240是可为一薄膜倒装(COF)封装的卷带。该电路薄膜240的开口长度Lo是小于该指纹辨识器芯片210的有源面211的一长度Lc，但大于该感测区212的长度，以使得上述这些引脚242的内端242A与上述这些虚拟引脚243的内端243A贴附在该电路薄膜240的介电载膜上。或者，该电路薄膜240的开口长度Lo亦可小于或等于该感测区212的长度(这样感测区212会被该电路薄膜240阻挡，这样可以运作吗？)。并且，该电路薄膜240的开口宽度Wo是大于该指纹辨识器芯片210的有源面211的感测区212的一宽度Ws。
因此，本发明的指纹辨识器的薄膜封装构造200适用于封装具有单侧电性传输的指纹辨识器芯片210，亦能以凸块接合方式进行接合，并提供薄膜240两侧与芯片凸块接合的平衡性，以利封胶体250的形成与指纹辨识水平面的控制。
本发明的第二具体实施例揭示另一种指纹辨识器的薄膜封装构造。请参阅图6及图7，该指纹辨识器的薄膜封装构造300包含一指纹辨识器芯片310、复数个凸块320、复数个虚拟凸块330、一电路薄膜340以及一封胶体350。在该指纹辨识器芯片310的一有源面311上是形成有一感测区312。上述这些凸块320是设置于该有源面311上并位于该感测区312的一侧端；上述这些虚拟凸块330是设置于该有源面311上并位于该感测区312的另一相对侧端。该电路薄膜340是具有一贯通开口341，以显露该感测区312。此外，该电路薄膜340包含有复数个引脚342与复数个虚拟引脚343，上述这些引脚342的内端342A是接合至上述这些凸块320，上述这些虚拟引脚343的内端343A是接合至上述这些虚拟凸块330，其中上述这些引脚342的外端342B是汇合在该电路薄膜340的同一侧344。该封胶体350是密封上述这些凸块320与上述这些虚拟凸块330。在本实施例中，该电路薄膜340是可为一卷带承载封装(TCP)的卷带，而使上述这些引脚342的内端342A与上述这些虚拟引脚343的内端343A为悬空于该贯通开口341。此外，至少一引脚342的外端342B是可连接有一外接指345，可排列在同一直线。在本实施例中，该外接指345的排列方向是可与该感测区312为垂直。
因此，在上述的指纹辨识器的薄膜封装构造300中，利用上述这些虚拟凸块330与该电路薄膜340的虚拟引脚343的内端343A在单一侧边的机械接合，使得原本具有单侧凸块的指纹辨识器芯片310亦能进行接合，并提供该电路薄膜340两侧与该芯片310凸块接合的平衡性，更有利该封胶体350的形成与指纹辨识水平面的控制。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种指纹辨识器的薄膜封装构造，其特征在于其包含：
一指纹辨识器芯片，其在一有源面上是形成有一感测区；
复数个凸块，其是设置于该有源面上并位于该感测区的一侧端；
复数个虚拟凸块，其是设置于该有源面上并位于该感测区的另一相对侧端；
一电路薄膜，其是具有一贯通开口，以显露该感测区，该电路薄膜包含有复数个引脚与复数个虚拟引脚，上述这些引脚的内端是接合至上述这些凸块，上述这些虚拟引脚的内端是接合至上述这些虚拟凸块，其中上述这些引脚的外端是汇合在该电路薄膜的同一侧；以及
一封胶体，其是密封上述这些凸块与上述这些虚拟凸块。
2、根据权利要求1所述的指纹辨识器的薄膜封装构造，其特征在于其中上述虚拟引脚是为无电性传递功能且具有更短于上述引脚的长度。
3、根据权利要求1所述的指纹辨识器的薄膜封装构造，其特征在于其中该封胶体是为一点涂胶体。
4、根据权利要求3所述的指纹辨识器的薄膜封装构造，其特征在于其中该电路薄膜的该贯通开口是为一槽孔，该电路薄膜的开口长度是小于该指纹辨识器芯片的有源面的一长度，并且该电路薄膜的开口宽度是大于该指纹辨识器芯片的有源面的感测区的一宽度。
5、根据权利要求4所述的指纹辨识器的薄膜封装构造，其特征在于其中该电路薄膜是为一薄膜倒装封装的卷带。
6、根据权利要求1所述的指纹辨识器的薄膜封装构造，其特征在于其中该电路薄膜是为一卷带承载封装的卷带。
7、根据权利要求1所述的指纹辨识器的薄膜封装构造，其特征在于其中至少一引脚的外端是连接有一外接指。
8、根据权利要求7所述的指纹辨识器的薄膜封装构造，其特征在于其中上述外接指是为多排交错排列。
9、根据权利要求7所述的指纹辨识器的薄膜封装构造，其特征在于其中上述外接指是为同一直线排列。
10、根据权利要求1所述的指纹辨识器的薄膜封装构造，其特征在于其中上述凸块与上述虚拟凸块是为金凸块或结线凸块。
CNB2007100024152A 2007-01-17 2007-01-17 指纹辨识器的薄膜封装构造 Expired - Fee Related CN100547774C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100024152A CN100547774C (zh) 2007-01-17 2007-01-17 指纹辨识器的薄膜封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100024152A CN100547774C (zh) 2007-01-17 2007-01-17 指纹辨识器的薄膜封装构造

Publications (2)

Publication Number Publication Date
CN101226909A CN101226909A (zh) 2008-07-23
CN100547774C true CN100547774C (zh) 2009-10-07

Family

ID=39858796

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100024152A Expired - Fee Related CN100547774C (zh) 2007-01-17 2007-01-17 指纹辨识器的薄膜封装构造

Country Status (1)

Country Link
CN (1) CN100547774C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016065618A1 (zh) * 2014-10-31 2016-05-06 方丽文 一种具有弧边指纹识别芯片的封装设备及封装和切割方法
CN108288590B (zh) * 2017-01-09 2020-03-10 中芯国际集成电路制造(上海)有限公司 凸块封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533741A (zh) * 2003-03-31 2004-10-06 ��ʿͨ��ʽ���� 用于指纹识别的半导体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533741A (zh) * 2003-03-31 2004-10-06 ��ʿͨ��ʽ���� 用于指纹识别的半导体装置

Also Published As

Publication number Publication date
CN101226909A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
TW523894B (en) Semiconductor device and its manufacturing method
US6337510B1 (en) Stackable QFN semiconductor package
CN100590643C (zh) 指纹辨识器的薄膜封装构造
TWI325618B (en) Film type package for fingerprint sensor
US7936032B2 (en) Film type package for fingerprint sensor
TWI631632B (zh) 封裝結構及其製法
CN108962840A (zh) 电子封装件及其制法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
US20140374901A1 (en) Semiconductor package and method of fabricating the same
CN100547774C (zh) 指纹辨识器的薄膜封装构造
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
WO2024067569A1 (zh) 芯片组件、电子设备以及芯片组件的制备方法
JP2009099905A5 (zh)
CN100514659C (zh) 指纹辨识器的薄膜封装构造
CN213878086U (zh) 一种能增强芯片封装稳定性的局部区域粗化的引线框架
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN205845930U (zh) 一种芯片封装结构及终端设备
CN209691748U (zh) 半导体封装结构
CN208819875U (zh) 指纹封装模组、显示模组
CN207834270U (zh) 一种封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN215416697U (zh) 一种生物信息感应芯片的封装结构及电子产品
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
CN218333753U (zh) 一种芯片扇出型低厚度封装结构
CN217955843U (zh) 多种类多数量芯片三维堆叠集成封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20200117