JP3831593B2 - マルチチップモジュール - Google Patents

マルチチップモジュール Download PDF

Info

Publication number
JP3831593B2
JP3831593B2 JP2000286322A JP2000286322A JP3831593B2 JP 3831593 B2 JP3831593 B2 JP 3831593B2 JP 2000286322 A JP2000286322 A JP 2000286322A JP 2000286322 A JP2000286322 A JP 2000286322A JP 3831593 B2 JP3831593 B2 JP 3831593B2
Authority
JP
Japan
Prior art keywords
cell
digital
chip
analog
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000286322A
Other languages
English (en)
Other versions
JP2002100729A (ja
Inventor
廣之 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000286322A priority Critical patent/JP3831593B2/ja
Priority to TW090120458A priority patent/TW567602B/zh
Priority to KR10-2001-0058263A priority patent/KR100447066B1/ko
Priority to US09/957,155 priority patent/US6630744B2/en
Priority to CNB011372907A priority patent/CN1314118C/zh
Publication of JP2002100729A publication Critical patent/JP2002100729A/ja
Application granted granted Critical
Publication of JP3831593B2 publication Critical patent/JP3831593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの上に別の半導体チップを装着する、いわゆるマルチチップモジュールに関し、特にアナログセルを含む半導体チップに別の半導体チップを装着する技術に関する。
【０００２】
【従来の技術】
半導体集積回路は年々集積度を向上させるとともに、様々な回路を集積し、多機能化が進んでいる。より多機能化した半導体チップを実現するために、半導体チップ（本明細書では特にマザーチップと称する）に別の半導体チップ（本明細書ではスタックチップと称する）を装着する、いわゆるマルチチップモジュールが実用化されている。マルチチップモジュールは全く異なる機能を有するチップを重ねることによって実装面積を縮小するとともに、基板に実装するチップの個数を減らすことによって回路の製造コストを低減することができる。
【０００３】
マルチチップモジュールの代表的な適用例としては、アナログ、デジタル混載の演算回路やある特定の機器を制御するための制御回路が形成されたマザーチップ上に、この回路が使用するデータを格納するためのＤＲＡＭ（ダイナミックランダムアクセスメモリ）のスタックチップを装着する場合が挙げられる。
【０００４】
ところで、現在の半導体チップはアナログセルとデジタルセルの混載である場合が多い。アナログセルは、アナログ値の信号をデータとして用いる回路の総称であり、例えば位相ロックループ（ＰＬＬ）や、アナログ／デジタル変換回路、デジタル／アナログ変換回路、位相比較回路等が含まれる。デジタルセルとはデジタル値の信号をデータとして用いる回路の総称であり、各種の論理回路によって構成される演算回路やメモリなどが含まれる。一般的にデジタル回路はデジタル信号を扱うため、ノイズに強く、また微弱な信号で動作できるので高速、低消費電力である。通常のCDプレイヤーやディスプレイなどの電子機器の制御は、例えばモータのトルク制御などのように、アナログ信号によって動作制御されるので、例えば電子機器の動作を制御する制御回路の入出力はアナログ信号である必要がある。そこで、そのような制御回路には、アナログ信号が入力され、アナログ信号をデジタルに変換し、各種の演算処理を行い、その結果を再度アナログに変換して外部に出力する。従って、電子機器の制御回路にはアナログ・デジタル混載の半導体チップが多用されるのである。
【０００５】
図５は従来のマルチチップモジュールを示し、図５（ａ）はその平面図、図５（ｂ）はその断面図をそれぞれ示している。マザーチップ１０１は基板１０２上に回路領域１０３が形成されており、回路領域１０３は、一部分がアナログセル１０４、別の部分がデジタルセル１０５となっている。マザーチップ１０１の周辺部分はチップ外部との信号授受を行うインプット／アウトプット用のセル（以降I/Oセルと称する）を並べて配置したI/Oセル領域１０６が配置されている。I/Oセル領域１０６は複数のI/Oセルの集合体であって、それぞれのI/Oセルは、アナログセル１０４やデジタルセル１０５の所定の回路に接続される配線と、バッファトランジスタ１０７、及びそれらを外部と接続するためのボンディングパッド１０８を有する。バッファトランジスタ１０７は、内部で扱う微弱な信号を外部回路に出力するために増幅（バッファリング）したり、外部から入力される信号に混ざるノイズから内部回路を保護するために設けられており、回路領域１０３を構成する素子に比較して例えば数百倍というように非常に大きなサイズを有するトランジスタである。ボンディングパッド１０８は図示しないリードフレームにワイヤボンディングするための電極である。半導体チップ内で扱う全ての信号はI/Oセル領域１０６を介して外部回路と授受される。
【０００６】
そして、回路領域１０３上に絶縁膜１０９がコーティングされ、その上にスタックチップ１１０が装着されている。スタックチップ１１０もボンディングパッド１１１を有し、I/Oセル領域１０６のボンディングパッド１０８とワイヤ１１２で接続され、スタックチップ１１０と回路領域１０３の所定の回路とが接続されている。
【０００７】
回路領域１０３のアナログセル１０４は、例えば図６に示すように、デジタルセル１０５のデジタル値の出力をデジタル／アナログ変換回路１２１によってアナログ変換し、I/Oセル１２３を介して外部へ出力するなど、アナログ値、例えば電圧値や電流値を信号として扱う。その際の信号授受を正確に行うために、回路同士のインピーダンスや信号遅延などが調整され、配線１２４、１２６の長さや幅が最適化されて設計されている。
【０００８】
そのようなアナログセル１０４や配線１２４、１２６に、スタックチップ１１０のワイヤ１１２が交差すると、ワイヤ１１２が発する電界がノイズとなってアナログセル１０４に乗ってしまい、アナログセル１０４の動作に不具合が生じたり特性が悪化する恐れがある。またスタックチップ１１０に接続されるI/Oセル１２３からは、多くの場合デジタルセル１０５に接続される配線１２５が配置されるので、配線１２５からのノイズも同様の問題を起こす恐れがある。そこで、通常のマルチチップモジュールでは、図５に示したように、アナログセル４を回路領域３の四隅に分割して配置するなどして、スタックチップのワイヤ１１２が交差しない位置に配置する必要があった。
【０００９】
【発明が解決しようとする課題】
上述したような、スタックチップとI/Oバスとの間にはアナログセル１０４が配置できないということは、マザーチップのレイアウト設計上の重大な制約となっており、より設計自由度を高めることが求められている。特に、配置すべきアナログセルの面積が大きく、四隅に分割して配置することができない場合、マルチチップモジュール化を断念せざるを得ないこともあった。
【００１０】
また、スタックチップのワイヤボンディングの接続先は、ほとんどの場合マザーチップ内部の所定回路であり、マザーチップ外部との接続は、電源などごく一部に限られている場合が多い。それにもかかわらず、ワイヤボンディングのためのワイヤは、交差して接続することができず、ワイヤ同士の角度を均等に割り付ける必要性から、全てのワイヤがI/Oバス上のボンディングパッドに接続され、I/Oバスの面積増大の要因となっていた。I/Oバスの面積は、I/Oセルを所定数並べて配置する必要からマルチチップモジュールの外周の長さを必要とする。従って、回路領域の部分をいくら縮小しても、I/Oセルの長さを短くしない限り、マザーチップの面積をそれ以上縮小できないという問題が生じていた。
【００１１】
そこで本発明は、より設計の自由度が高く、より面積の小さいマルチチップモジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するために成されたものであり、回路領域と複数のボンディングパッドを有する第１の半導体チップと、複数のボンディングパッドを有し第１の半導体チップに装着される第２の半導体チップと、を有し、第１及び第２の半導体チップのボンディングパッドをワイヤボンディングによって接続してなるマルチチップモジュールにおいて、第１の半導体チップのボンディングパッドの少なくとも一部は、回路領域の内部に配置されているマルチチップモジュールである。
【００１３】
更に、前記回路領域はアナログセルとデジタルセルを有し、この回路領域の内部に配置されているボンディングパッドの少なくとも１つはアナログセルとデジタルセルとの間に配置されている。
【００１４】
更に、第１の半導体チップ上のデジタルセルに重畳して装着されている。
【００１５】
また、回路領域と複数のI/Oセルからなる第１のI/Oセル群と複数のI/Oセルからなる第２のI/Oセル群とを有する第１の半導体チップと、複数のI/Oセルからなる第３のI/Oセル群を有し、第１の半導体チップに装着される第２の半導体チップとを有し、第１のI/Oセル群の少なくとも一部は、外部回路と接続されるために用いられ、第２のI/Oセル群と第３のI/Oセル群とを接続してなるマルチチップモジュールにおいて、第２のI/Oセル群の少なくとも一部は、回路領域の内部に配置されている。
【００１６】
更に、回路領域はアナログセルとデジタルセルを有し、回路領域の内部に配置されているI/Oセルの少なくとも１つはアナログセルとデジタルセルとの間に配置されている。
【００１７】
更に、第１の半導体チップ上のデジタルセルに重畳して装着されている。
【００１８】
更に、I/Oセルはバッファトランジスタを有し、第２のI/Oセル群に含まれるバッファトランジスタは、第１のI/Oセル群に含まれるバッファトランジスタに比較してサイズが小さい。
【００１９】
【発明の実施の形態】
図１は本発明の第１の実施形態にかかるマルチチップモジュールを示し、図１（ａ）はその平面図、図１（ｂ）はその断面図を示す。マザーチップ１は基板２上に回路領域３が形成されており、回路領域３は、一部分がアナログセル４、異なる一部分がデジタルセル５となっている。マザーチップ１の周辺部分は外部との信号授受を行うI/Oセル領域６が配置されている。I/Oバスはアナログセル４やデジタルセル５の所定の回路に接続される配線と、バッファトランジスタ７、及びそれらを外部と接続するためのボンディングパッド８からなる複数のI/Oセルとを有する。そして、回路領域３上に絶縁膜９がコーティングされ、その上にスタックチップ１０が装着されている。スタックチップ１０は複数のボンディングパッド１１を有する。以上は従来のマルチチップモジュールと同様の構成である。そして、本実施形態のマルチチップモジュールは電子機器の制御回路であり、スタックチップ１０はＤＲＡＭである。
【００２０】
本実施形態の特徴とするところは、マザーチップ１上の回路領域３内部に所定以上の間隔をあけてボンディングパッド２０とバッファトランジスタ２１が配置されたI/Oセル群２２がスタックチップ１０の四方に配置され、このボンディングパッド２０とスタックチップ１０のボンディングパッド１１が互いにワイヤ２３で接続されている点である。
【００２１】
このように、回路領域３の内部にスタックチップと接続するためのI/Oセルを配置したI/Oセル群２２を設けることで、I/Oセル領域６に配置されるI/Oセルの数を減らしてI/Oセルの長さを短くし、I/Oセル領域６の面積を縮小した。これによって、従来のマルチチップモジュールに比較して、マザーチップ１の面積、即ちマルチチップモジュールの面積を縮小した。
【００２２】
次に、本実施形態におけるマザーチップ１上の回路配置について説明する。図２は本実施形態のマルチチップモジュールのうち、スタックチップ１０とワイヤ２３を取り外した、マザーチップ１のみの回路配置を示している。本実施形態の回路領域３は、その中心付近にデジタルセル５が集中的に配置され、回路領域３の周辺部、即ち、I/Oセル領域６とデジタルセル５との間にアナログセル４が配置されている。I/Oセル群２２は、そのデジタルセル５とアナログセル４との間に配置されている。そして、図１（ａ）に示したように、スタックチップ１０がデジタルセル５に重畳する位置に配置され、ワイヤ２３によってデジタルセル５に接続されている。デジタルセル５は、その中心付近に少なくともスタックチップ１０を重畳して配置できるように広い部分を有するように回路配置されている。
【００２３】
本実施形態のマルチチップモジュールは、I/Oセル群２２がアナログセル４とデジタルセル５の間に配置され、かつスタックチップ１０がデジタルセル５に重畳して設置されているので、I/Oセル群２２を回路領域３内に配置しても、スタックチップ１０とI/Oセル群２２とを接続するワイヤ２３や、図６に示したようにI/Oセル１２３とデジタルセル１０５とを結ぶ配線１２５が、アナログセル４に交差することはない。
【００２４】
ところで、本実施形態のスタックチップ１０は、この演算回路が使用するＤＲＡＭであって、デジタル回路５に接続されている。即ち、スタックチップ１０がマザーチップ１と授受するデータは全てデジタルデータであり、アナログデータの授受は行わない。このような場合であっても、I/Oセル群２２は、デジタルセル５の内部ではなくアナログセル４とデジタルセル５の間に配置することが望ましい。なぜならば、I/Oセル群２２の周囲をデジタルセル５が囲って配置すると、I/Oセル群２２を挟んでデジタルセル５内部の素子を接続する必要が生じる場合がある。もちろんI/Oセル群２２を迂回して配線すれば良いのだが、その場合、当然配線長が長くなる。また、自動的に配線設計をするCADソフトを使用する場合、そのような迂回に最適化して設計ができないので、手作業で設計せねばならず、非効率的になってしまう。I/Oセル群２２をアナログセル４とデジタルセル５との間に配置すれば、デジタルセル５の回路設計を最適化しやすい。
【００２５】
また、スタックチップ１０は、デジタルセル５に重畳して装着すると良い。スタックチップ１０の動作によって生じる電界や磁界は、アナログセル４にとってノイズ源となるが、デジタルセル５はデジタルデータを扱うのでノイズの影響を受けにくいためである。
【００２６】
本実施形態のI/Oセル群２２に配置されるI/Oセルは、マザーチップ１の周辺部分に配置されるI/Oセル領域６に配置されるI/Oセルと同様、バッファトランジスタ２１とボンディングパッド２０からなるが、I/Oセル群２２に配置されるバッファトランジスタ２１は、I/Oセル領域６のバッファトランジスタ７に比較して小さいサイズとすることができる。これは、I/Oセル領域６の信号がマザーチップ１外部と授受されるのに比較して、I/Oセル群２２が扱う信号は、マルチチップモジュール内部に封止されるスタックチップ１０と授受されるだけであり、I/Oセル群２２のバッファトランジスタは駆動能力が小さくてよいからである。また、外部と接続するワイヤと異なり、マザーチップ１とスタックチップ１０との間のワイヤ２３で回路に損傷を与えるほどのノイズを拾う確率も低く、保護素子としてのバッファトランジスタも小さいサイズで充分である。従って、I/Oセル群２２のI/Oセルは、I/Oセル領域６に設けられるI/Oセルに比較して面積を小さくすることができる。従って、本実施形態のI/Oセル領域６とI/Oセル群２２とを足した面積は、従来のI/Oセル領域１０６の面積よりも小さい。
【００２７】
また、I/Oセル群２２に配置されるI/Oセルは、デジタルセル５側にバッファトランジスタ２１が、アナログセル４側にボンディングパッド２０がそれぞれ配置されている。スタックチップ１０に接続されるワイヤ２３は、バッファトランジスタ２１の上を越えてボンディングパッド２０に接続される。これは、本実施形態のスタックチップ１０がＤＲＡＭであって、バッファトランジスタ２１を介して専らデジタルセル５に接続されているためであって、バッファトランジスタ２１をデジタルセル５側に配置すれば、配線長をより短くできるからである。
【００２８】
図３に本発明の第２の実施形態にかかるマルチチップモジュールを示す。図３（ａ）は平面図、図３（ｂ）はその断面図である。第１の実施形態と同様の構成については同一の番号を付し、説明を省略する。
【００２９】
本実施形態の第１の実施形態との差違は、I/Oセル群２２は、スタックチップ１０の左右に２個所設置されており、スタックチップ１０の上下方向には配置されていない点である。本実施形態は、第１の実施形態に比較してデジタルセル５の面積をより大きく確保する必要がある場合である。スタックチップ１０に接続されるワイヤの一部２３’は、I/Oセル領域６に配置されたボンディングパッド２０’に接続され、バッファトランジスタ２１’を介してデジタルセル５に接続されている。
【００３０】
本実施形態は、I/Oセル領域２３が少ないため、回路領域３の領域をアナログセル４、デジタルセル５により多く振り分けることができ、回路領域３を縮小している。その上で、一部のI/OセルはI/Oセル領域２３に配置されている。このように、I/OセルをI/Oセル領域２３に配置したり、I/Oセル領域６に配置したりして、回路領域３の面積と、I/Oセル領域６の長さを最適化することによって、マザーチップ１を最小に設計することができる。
【００３１】
もちろんI/Oセル２３をどのように配置するかは、設計時の都合で任意に配置することができる。例えば図４に示したように、スタックチップ１０の２辺に対応するI/Oセル領域２５を合体させて配置しても良い。また、任意の辺に対応するI/OセルをI/Oセル領域６に配置しても良い。
【００３２】
【発明の効果】
以上に説明したように、本発明のマルチチップモジュールは、マザーチップのボンディングパッドの少なくとも一部が、回路領域の内部に配置されているので、I/Oバスの面積を縮小、即ちマザーチップの外周長さを短くすることができるので、より小型のマルチチップモジュールとすることができる。また、スタックチップのワイヤ２３がマザーチップ外周部のI/Oセル領域６まで延びていないので、アナログセル４を分割して配置するなどの必要はなく、アナログセル４の設計を高い自由度で行うことができる。
【００３３】
更に、前記ボンディングパッドはアナログセルとデジタルセルとの間に配置されているので、アナログセル内部、デジタルセル内部に配置するのに比較して、回路の配線長を短くすることができ、かつ回路配置を設計ソフトを用いて自動で最適化することができる。
【００３４】
更に、スタックチップは、マザーチップのデジタルセルに重畳して装着されているので、スタックチップの動作によって生じるノイズがアナログセルにのることを防止できる。
【００３５】
更に、回路領域内のI/Oセル領域に配置されるI/Oセルのバッファトランジスタは、マザーチップ周囲のI/Oバスに配置されるI/Oセルのバッファトランジスタに比較して小さくできるので、マザーチップをより小型化できる。
【図面の簡単な説明】
【図１】第１の実施形態のマルチチップモジュールを示す図である。
【図２】第１の実施形態のマザーチップを示す平面図である。
【図３】第２の実施形態のマルチチップモジュールを示す図である。
【図４】第３の実施形態のマルチチップモジュールを示す図である。
【図５】従来のマルチチップモジュールを示す図である。
【図６】マルチチップモジュールの部分拡大図である。
【符号の説明】
１：マザーチップ
４：アナログセル
５：デジタルセル
６：I/Oバス
１０：スタックチップ
２２：I/Oセル領域

Claims (6)

  1. アナログセルとデジタルセルを含む回路領域と複数のボンディングパッドを有する第１の半導体チップと、
    複数のボンディングパッドを有し前記第１の半導体チップに装着される第２の半導体チップと、を有し、
    前記第１及び第２の半導体チップのボンディングパッドをワイヤボンディングによって接続してなるマルチチップモジュールにおいて、
    前記第１の半導体チップのボンディングパッドの少なくとも一部は、前記回路領域の内部に配置され、前記第１の半導体チップと前記第２の半導体チップとを接続するワイヤが、前記アナログセルに交差しないことを特徴とするマルチチップモジュール。
  2. 前記第２の半導体チップは、
    前記第１の半導体チップ上の前記デジタルセルに重畳して装着されていることを特徴とする請求項１に記載のマルチチップモジュール。
  3. アナログセルとデジタルセルを含む回路領域、複数のＩ／Ｏセルからなる第１のＩ／Ｏセル群、複数のＩ／Ｏセルからなる第２のＩ／Ｏセル群とを有する第１の半導体チップと、
    複数のＩ／Ｏセルからなる第３のＩ／Ｏセル群を有し、前記第１の半導体チップの前記デジタルセル上に装着される第２の半導体チップと、を有し、
    前記第１のＩ／Ｏセル群の少なくとも一部は、外部回路と接続されるために用いられ、
    前記第２のＩ／Ｏセル群と前記第３のＩ／Ｏセル群とを接続してなるマルチチップモジュールにおいて、
    前記第２のＩ／Ｏセル群は、前記アナログセルと前記デジタルセルとの間に配置されていることを特徴とするマルチチップモジュール。
  4. 前記アナログセルと前記デジタルセルとの間に配置された前記第２のＩ／Ｏセル群のＩ／Ｏセルは、前記デジタルセル側にバッファトランジスタが配置され、前記アナログセル側にボンディングパッドが配置されていることを特徴とする請求項３に記載のマルチチップモジュール。
  5. 前記第２の半導体チップは、
    前記第１の半導体チップ上の前記デジタルセルに重畳して装着されていることを特徴とする請求項３又は４に記載のマルチチップモジュール。
  6. 前記第２のＩ／Ｏセル群に含まれるバッファトランジスタは、前記第１のＩ／Ｏセル群に含まれるバッファトランジスタに比較してサイズが小さいことを特徴とする請求項３乃至５のいずれか１項に記載のマルチチップモジュール。
JP2000286322A 2000-09-21 2000-09-21 マルチチップモジュール Expired - Fee Related JP3831593B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000286322A JP3831593B2 (ja) 2000-09-21 2000-09-21 マルチチップモジュール
TW090120458A TW567602B (en) 2000-09-21 2001-08-21 Multi-chip module
KR10-2001-0058263A KR100447066B1 (ko) 2000-09-21 2001-09-20 멀티 칩 모듈
US09/957,155 US6630744B2 (en) 2000-09-21 2001-09-20 Multichip module
CNB011372907A CN1314118C (zh) 2000-09-21 2001-09-21 多芯片组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000286322A JP3831593B2 (ja) 2000-09-21 2000-09-21 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2002100729A JP2002100729A (ja) 2002-04-05
JP3831593B2 true JP3831593B2 (ja) 2006-10-11

Family

ID=18770261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000286322A Expired - Fee Related JP3831593B2 (ja) 2000-09-21 2000-09-21 マルチチップモジュール

Country Status (5)

Country Link
US (1) US6630744B2 (ja)
JP (1) JP3831593B2 (ja)
KR (1) KR100447066B1 (ja)
CN (1) CN1314118C (ja)
TW (1) TW567602B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108949A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 認証システム及び半導体装置
JP2004085366A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd マルチチップモジュールおよびそのテスト方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US6977433B2 (en) * 2003-10-28 2005-12-20 Seagate Technology Llc Multi function package
US6992377B2 (en) * 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
JP4879899B2 (ja) * 2005-08-01 2012-02-22 パナソニック株式会社 半導体装置
JP4958257B2 (ja) 2006-03-06 2012-06-20 オンセミコンダクター・トレーディング・リミテッド マルチチップパッケージ
JP5143413B2 (ja) * 2006-12-20 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路
JP5453983B2 (ja) 2009-07-28 2014-03-26 セイコーエプソン株式会社 集積回路装置及び電子機器
CN103858228B (zh) * 2011-09-30 2016-11-09 富士电机株式会社 半导体装置及其制造方法
KR101898678B1 (ko) 2012-03-28 2018-09-13 삼성전자주식회사 반도체 패키지
CN103022005B (zh) * 2012-12-22 2016-02-17 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
US10840239B2 (en) * 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
JP5772993B2 (ja) * 2014-01-09 2015-09-02 セイコーエプソン株式会社 集積回路装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5923090A (en) * 1997-05-19 1999-07-13 International Business Machines Corporation Microelectronic package and fabrication thereof
JP3268740B2 (ja) * 1997-08-20 2002-03-25 株式会社東芝 Ａｓｉｃの設計製造方法、スタンダードセル、エンベッテドアレイ、及びマルチ・チップ・パッケージ

Also Published As

Publication number Publication date
KR100447066B1 (ko) 2004-09-04
TW567602B (en) 2003-12-21
CN1344026A (zh) 2002-04-10
US6630744B2 (en) 2003-10-07
JP2002100729A (ja) 2002-04-05
KR20020023147A (ko) 2002-03-28
US20020033526A1 (en) 2002-03-21
CN1314118C (zh) 2007-05-02

Similar Documents

Publication Publication Date Title
JP3831593B2 (ja) マルチチップモジュール
JP3433731B2 (ja) Ｉ／ｏセル配置方法及び半導体装置
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
JPH05343524A (ja) 半導体集積回路装置
US4947233A (en) Semi-custom LSI having input/output cells
US5017993A (en) Semiconductor integrated circuit device with bus lines
JP2002057270A (ja) チップ積層型半導体装置
JP4754201B2 (ja) 半導体装置
JP2876963B2 (ja) 半導体装置
KR100359591B1 (ko) 반도체 장치
JP3075858B2 (ja) 半導体集積回路装置
JPH0277150A (ja) クロックライン駆動装置
JPH065782A (ja) 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置
JP2561005B2 (ja) 半導体装置
JP2003318263A (ja) 半導体装置
JP2001223335A (ja) 半導体装置
KR940003377B1 (ko) 반도체 집적회로장치
JPH01168042A (ja) 半導体集積回路装置
JPH03201551A (ja) 半導体集積回路装置
JP2002076176A (ja) ボールグリッドアレイパッケージ
JP3950531B2 (ja) 半導体デバイス
JP2919265B2 (ja) 半導体装置
JPH1098068A (ja) 半導体集積回路装置
JPS6159865A (ja) 大規模集積回路チツプ
JPH0513582A (ja) 半導体装置の電源配線

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees