KR940003377B1 - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR940003377B1
KR940003377B1 KR1019910008835A KR910008835A KR940003377B1 KR 940003377 B1 KR940003377 B1 KR 940003377B1 KR 1019910008835 A KR1019910008835 A KR 1019910008835A KR 910008835 A KR910008835 A KR 910008835A KR 940003377 B1 KR940003377 B1 KR 940003377B1
Authority
KR
South Korea
Prior art keywords
electrode
signal input
external signal
power supply
lead
Prior art date
Application number
KR1019910008835A
Other languages
English (en)
Other versions
KR910020881A (ko
Inventor
가츠지 토코나미
시게오 오시마
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시기가이샤
다카다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시기가이샤, 다카다이 마사다카 filed Critical 가부시기가이샤 도시바
Publication of KR910020881A publication Critical patent/KR910020881A/ko
Application granted granted Critical
Publication of KR940003377B1 publication Critical patent/KR940003377B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로장치
제1도는 본 발명의 일실시예에 의한 반도체 집적회로장치의 구성을 나타낸 블록도.
제2도는 본 발명의 다른 실시예에 의한 반도체 집적회로장치의 구성을 나타낸 블록도.
제3도는 종래의 반도체 집적회로장치의 구성을 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명
100 : 패키지 101,201 : 반도체칩
102,102a,102b : 내부회로 103,103a,103b : 내부배선
104,104a,104b : 외부신호 입력용전극 105,105a,105b : 전위고정용전극
106 : 전원용전극 107 : 본딩와이어
108 : 전원용리드 109,109a,109b : 외부신호 입력용리드
본 발명은 반도체 집적회로장치에 관한 것으로, 특히 동일한 반도체칩으로 다른 기능을 발휘할 수 있는 장치에 관한 것이다.
일반적으로 반도체 집적회로장치에는 반도체칩 내부의 회로와 접속되어 있지 않은 부접속 단자가 존재하는 경우가 있다. 이와 같은 경우, 반도체 집적회로의 다기능화에 수반하여 새로운 기능을 부가시키고자 부접속 단자를 외부신호 입력용 단자로서 사용하는 일이 있다.
여기서 새로 부가된 기능을 동작시키는 내부회로를 사용하지 않을 경우에, 외부신호 입력용전극을 부유상태로 하면 내부회로의 오동작을 초래할 염려가 있다. 그러나 외부신호 입력용전극은 당초부터 구비되어 있던 기본적인 기능을 손상시킴이 없이 호환성을 갖지 않으면 생산성의 저하를 초래한다. 그래서 이 외부신호 입력용전극을 플러스 또는 마이너스의 전원전위로 유지할 필요가 있다.
종래의 장치에서는 제3도에 도시된 바와 같은 구성에 의해 대처하고 있었다. 패키지(100)내의 반도체칩(301)에, 새로운 기능을 부가시키고자 내부회로(302)가 형성되어 있다. 외부신호 입력용전극으로서 303, 전원용전극으로서 304가 존재하며, 반도체칩(301) 외부에는 외부신호 입력용리드(109)와 전원용리드(305)가 배치되어 있다. 외부신호 입력용리드(109)는 장치외부로부터의 신호를 내부회로(302)에 부여하는 것이며, 전원용리드(305)는 전원용전극(304)에 접속되어 반도체칩(301) 내부의 각 회로에 전원의 공급을 하는 것이다. 그리고 내부배선(310)에 의해 내부회로(302)와 외부신호 입력용전극(303)이 접속되어 있다.
내부회로(302)를 동작시킬 경우는 이 회로의 외부에서 신호가 입력되도록, 본딩와이어(307)에 의해 외부신호 입력용전극(303)과 외부신호 입력용리드(109)를 접속한다. 반대로 내부회로(302)를 동작시키지 않을 경우에는 본딩와이어(307)에 의한 접속을 하지 않는 대신, 외부신호 입력용전극(303)의 전위가 부유상태로 되지 않도록 내부배선(309)을 형성하여 내부회로(302)와 전원용전극(304)을 접속하고, 전원용전극(304)이 전원용리드(305)를 본딩와이어(308)에 의해 접속한다.
그러나, 내부배선(309)의 형성을 위해서는 반도체 제조용 마스크가 필요하다. 이 때문에 내부회로(302)를 동작시키는 경우와 동작시키지 않을 경우에서 2종류의 마스크를 준비해야 되므로 원가의 상승 및 생산효율의 저하를 초래하고 있었다.
또한 내부회로와 하나의 외부신호 입력용전극을 접속해 두고, 이 외부신호 입력용전극과 외부신호 입력용리드를 접속하거나, 또는 외부신호 입력용전극과 전원용리드를 접속하는 것으로 대처하는 것도 생각할 수 있다. 그러나, 이 경우에는 제3도에 있어서의 내부회로(401)처럼 외부신호 입력용리드(403)와 전원용리드(305)가 인접하며, 또 외부신호 입력용전극(402)이 이들의 리드의 가까이에 설치되어 있지 않으면 안되므로, 회로설계 및 칩의 레이아웃 설계상의 제약이 크다고 하는 문제가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 원가절감 및 생산성의 향상을 달성할 수 있는 동시에, 회로설계 및 칩의 레이아웃 설계에 제약을 주지 않는 반도체 집적회로장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 집적회로장치는 반도체칩상에 배치되고 내부회로에 접속된 제1의 전극과, 반도체칩상에 배치되고 내부배선을 통해 상기 제1의 전극에 접속된 제2의 전극과, 반도체칩의 외부에 설치되고 상기 회로를 동작시킬 경우에 제1의 전극에 접속되는 외부신호 입력용리드와, 반도체칩의 외부에 설치되고 회로를 동작시키지 않을 경우에 제2의 전극에 접속되어 제1의 전극을 전원전위로 하는 전원용리드를 구비한 것을 특징으로 하고 있다.
회로를 동작시킬 경우는 제1의 전극과 외부신호 입력용리드가 접속되어 회로에 외부에서 신호가 입력되고, 회로를 동작시키지 않을 경우에는 제1의 전극에 접속된 제2의 전극과 전원용리드가 접속되어, 제1의 전극의 전위가 전원전위로 유지되어 회로의 오동작이 방지된다. 이처럼 기능의 선택을 반도체칩의 내부배선에는 전혀 영향을 주지 않고 전극과 리드와의 접속관계를 바꾸는 것에 의해 실행하기 때문에, 1종류의 반도체 제조용 마스크로 족하다. 또 전위고정용 전극을 설치함으로써 전원용리드 및 외부신호 입력용리드의 위치에 관계없이, 회로설계 및 칩의 레이아웃 설계상에 제약을 주지 않는다.
이하, 본 발명의 일실시예에 대해 도면을 참조하여 설명한다. 제1도에 본 실시예에 의한 반도체 집적회로장치의 구성을 나타낸다. 새로 부가한 내부회로(102)는 내부배선(103)에 의해 외부신호 입력용전극(104)에 접속되고, 또 외부신호 입력용전극(104)은 전위고정용전극(105)에 접속되어 있다. 외부신호 입력용전극(104)은 외부신호 입력용리드(109)에 근접해서 설치되고, 전위고정용전극(105)은 전원용리드(108)의 가까이에 있는 전원용전극(106)에 인접해서 설치되어 있다. 전원용전극(106)은 전원용리드(108)에 본딩와이어(107)에 의해 접속되어 있고, 반도체칩(101) 내부의 각 회로에 전원을 공급하는 것이다.
내부회로(102)를 동작시킬 경우는 외부신호 입력용전극(104)과 외부신호 입력용리드(109)를 본딩와이어로 접속하고, 전위고정용전극(105)은 어느 리드와도 접속하지 않는다. 반대로 내부회로(102)를 동작시키지 않을 경우는 외부신호 입력용전극(104)은 어느 리드에도 속하지 않으며, 그대신 전위고정용전극(105)을 전원용리드(108)에 전원용전극(106)과 함께 더블본딩한다. 이것에 의해 외부신호 입력용전극(104)의 전위가 전원전위로 고정되어 부유상태로 되지 않으며, 내부회로(102)의 오동작이 방지된다.
이처럼 본 실시예에 의하면 와이어본딩의 접속개소의 지정을 바꾸는 것으로 용이하게 기능선택을 할 수 있다. 또한 반도체칩(101) 내부의 배선(103)은 고정되어 있기 때문에 반도체 제조용 마스크는 1종류로 족하다. 따라서 하나의 반도체칩(101)으로 다품종의 제품의 공급을 마스크의 추가없이 할 수 있고, 제조원가의 절감 및 생산성의 향상을 달성할 수 있다.
또, 전위고정용전극을 설치함으로써 외부신호 입력용리드 및 전원용리드의 위치에 관계없이 설계상의 자유도가 확보된다.
상술한 실시예는 일례이며, 본 발명의 다른 장치에도 응용할 수 있다. 예를 들면 새로 부가하는 내부회로는 하나에 한정되지 않으며, 2개 이상 구비되어 있어도 적용할 수 있다.
제2도에 도시된 장치는 2개의 내부회로(102a) 및 (102b)를 구비하고 있다. 이 경우에는 각 내부회로(102a) 및 (102b)마다 외부신호 입력용전극(104a) 및 (104b)와, 전위고정용전극(105a) 및 (105b)가 설치되어 있다. 내부회로(102a), 외부신호 입력용전극(104a) 및 전위고정용전극(105a)은 내부배선(103a)으로 접속되며, 내부회로(102b), 외부신호 입력용전극(104b) 및 전위고정용전극(105b)은 내부배선(103b)으로 접속되어 있다.
외부신호 입력용전극(104a)은 내부회로(102a)에 입력할 신호를 공급하는 외부신호 입력용리드(109a)에 근접해서 설치되며, 외부신호 입력용전극(104b)은 내부회로(102b)에 입력할 신호를 공급하는 외부신호 입력용리드(109b)에 근접해서 설치되어 있다. 또 전위고정용전극(105a) 및 (105b)는 모두 전원용전극(106)에 인접한 곳에 위치하고 있다.
이처럼 각 내부회로(102a) 및 (102b)마다 독립해서, 외부신호 입력용리드 또는 전위고정용리드의 어느 한쪽에 와이어본딩할 수 있게 구성되어 있다. 예를 들면 내부회로(102a)를 사용하고 내부회로(102b)를 사용하지 않을 경우는 외부신호 입력용전극(104a)과 외부신호 입력용리드(109a)를 접속하고, 전위고정용전극(105b)과 전원용리드(108)를 접속한다. 이것에 의해 와이어본딩의 접속 지정을 바꾸는 것만으로 기능의 선택을 할 수 있다.
또한 본원 청구범위의 각 구성요소에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하는 의도로 병기한 것은 아니다.
이상 설명한 바와 같이 본 발명에 의하면 새로 부가된 회로를 동작시킬 경우는 제1의 전극과 외부신호 입력용리드를 접속하여 회로에 신호가 입력되도록 하고, 회로를 동작시키지 않을 경우는 제1의 전극에 접속된 제2의 전극과 전원용리드를 접속하여 제1의 전극의 전위가 전원전위로 유지되어 회로의 오동작이 방지되도록 하기 때문에 반도체칩의 내부배선에는 전혀 영향을 주지 않고 1종류의 반도체 제조용 마스크로 기능의 선택을 할 수 있으며, 원가절감 및 생산성의 향상을 달성할 수 있다.

Claims (1)

  1. 반도체칩(101,201)상에 배치되고, 내부회로(102,102a, 102b)에 접속된 제1의 전극(104,104a, 104b)과 ; 상기 반도체칩상에서 배치되고, 내부배선(103, 103a, 103b)을 통해 상기 제1의 전극에 접속된 제2의 전극(105,105a, 105b)과 ; 상기 반도체칩의 외부에 설치되고, 상기 회로를 동작시킬 경우에 상기 제1의 전극에 접속되는 외부신호 입력용리드(109,109a, 109b)와 ; 상기 반도체칩의 외부에 설치되고, 상기 회로를 동작시키지 않을 경우에 상기 제2의 전극에 접속되어, 상기 제1의 전극을 전원전위로 하는 전원용리드(108)를 구비한 것을 특징으로 하는 반도체 집적회로장치.
KR1019910008835A 1990-05-31 1991-05-30 반도체 집적회로장치 KR940003377B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02-14883 1990-05-31
JP02-141883 1990-05-31
JP2141883A JP2538698B2 (ja) 1990-05-31 1990-05-31 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR910020881A KR910020881A (ko) 1991-12-20
KR940003377B1 true KR940003377B1 (ko) 1994-04-21

Family

ID=15302383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008835A KR940003377B1 (ko) 1990-05-31 1991-05-30 반도체 집적회로장치

Country Status (5)

Country Link
US (1) US5134455A (ko)
EP (1) EP0459502B1 (ko)
JP (1) JP2538698B2 (ko)
KR (1) KR940003377B1 (ko)
DE (1) DE69124007T2 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764941A (en) * 1980-10-09 1982-04-20 Hitachi Ltd Semiconductor integrated circuit device
JPS57192046A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Integrated circuit device
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JPS63283150A (ja) * 1987-05-15 1988-11-21 Nec Corp 集積回路

Also Published As

Publication number Publication date
JP2538698B2 (ja) 1996-09-25
DE69124007T2 (de) 1997-05-28
EP0459502A3 (en) 1993-01-13
JPH0435046A (ja) 1992-02-05
EP0459502A2 (en) 1991-12-04
KR910020881A (ko) 1991-12-20
EP0459502B1 (en) 1997-01-08
US5134455A (en) 1992-07-28
DE69124007D1 (de) 1997-02-20

Similar Documents

Publication Publication Date Title
KR100324849B1 (ko) 반도체집적회로장치
US4990996A (en) Bonding pad scheme
JPH113984A (ja) 半導体集積回路装置
KR100194312B1 (ko) 정전 파괴 보호 회로를 구비한 반도체 디바이스
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
JPS61117858A (ja) 半導体装置
JP3831593B2 (ja) マルチチップモジュール
JP2560805B2 (ja) 半導体装置
US6777795B2 (en) Semiconductor integrated circuit modules, manufacturing methods and usage thereof
KR940003377B1 (ko) 반도체 집적회로장치
KR100359591B1 (ko) 반도체 장치
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JPH06163700A (ja) 集積回路装置
KR100270496B1 (ko) 패키지일측에만리드단자를구비한반도체장치
JP2897696B2 (ja) 半導体モジュール
KR100363057B1 (ko) 반도체 장치
JPH05343525A (ja) 半導体集積回路
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPH0786495A (ja) 半導体デバイス
KR950014121B1 (ko) 반도체 장치
JPS60154644A (ja) 半導体装置
TW202318602A (zh) 電子封裝結構及其晶片
JPH05190674A (ja) 半導体集積回路装置
JP2555991B2 (ja) パッケージ
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 18

EXPY Expiration of term