TW202318602A - 電子封裝結構及其晶片 - Google Patents

電子封裝結構及其晶片 Download PDF

Info

Publication number
TW202318602A
TW202318602A TW110139997A TW110139997A TW202318602A TW 202318602 A TW202318602 A TW 202318602A TW 110139997 A TW110139997 A TW 110139997A TW 110139997 A TW110139997 A TW 110139997A TW 202318602 A TW202318602 A TW 202318602A
Authority
TW
Taiwan
Prior art keywords
pad
core
area
chip
independent
Prior art date
Application number
TW110139997A
Other languages
English (en)
Inventor
張佳琳
陳昀澤
劉凱尹
顏承正
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110139997A priority Critical patent/TW202318602A/zh
Priority to US17/842,085 priority patent/US20230139424A1/en
Publication of TW202318602A publication Critical patent/TW202318602A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明公開一種電子封裝結構及其晶片。電子封裝結構包括承載件、晶片、內連接導線以及多條外連接導線。承載件具有一晶片設置部。晶片具有第一表面以及與第一表面相對的一第二表面。晶片以第二表面朝向承載件而設置於晶片設置部。晶片包括設置於第一表面的第一共用接墊以及獨立核心接墊。內連接導線連接於第一共用接墊與獨立核心接墊之間。外連接導線連接於晶片與承載件。多條外連接導線中的第一外連接導線與內連接導線共同連接於第一共用接墊。

Description

電子封裝結構及其晶片
本發明涉及一種電子封裝結構及其晶片，特別是涉及一種應用打線接合(wire bonding)的電子封裝結構及其晶片。
目前常見的晶片封裝技術中，打線接合封裝技術因成本較低，而經常被應用於封裝功能較簡單且成本相對較低的晶片。進一步而言，通過打線接合封裝技術而形成的晶片封裝結構中，晶片的多個輸入/輸出焊墊通常是沿著晶片的邊緣配置，以方便打線。
由於用以電性連接外部電路的多個輸入/輸出焊墊配置於晶片的外圍區域，對於位在晶片中央區域內的多個元件(如：電晶體)而言，供電路徑較長而具有較大的寄生電阻。在對晶片供電時，供電路徑的寄生電阻會造成直流壓降(IR drop)，而降低電源完整性。特別是當晶片具有較大的尺寸時，直流壓降更加嚴重。故，如何通過結構的改良，以在對晶片封裝結構供電時，提升電源完整性，仍為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種電子封裝結構及其晶片，其可避免降低電源完整性。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種電子封裝結構，其包括承載件、晶片、內連接導線以及多條外連接導線。承載件具有一晶片設置部。晶片具有第一表面以及與第一表面相對的一第二表面。晶片以第二表面朝向承載件而設置於晶片設置部。晶片包括設置於第一表面的第一共用接墊以及獨立核心接墊。內連接導線連接於第一共用接墊與獨立核心接墊之間。外連接導線連接於晶片與承載件。多條外連接導線中的第一外連接導線與內連接導線共同連接於第一共用接墊。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種晶片，其具有一第一表面以及與第一表面相對的一第二表面。第一表面被定義出一核心區域以及圍繞核心區域的一周圍區域，晶片包括位於第一表面的第一共用接墊以及獨立核心接墊。獨立核心接墊位於核心區域，且第一共用接墊位於所述周圍區域，且第一共用接墊的面積大於獨立核心接墊的面積。
本發明的其中一有益效果在於，本發明所提供的電子封裝結構及其晶片，其能通過“晶片包括設置於第一表面的第一共用接墊以及獨立核心接墊”、“內連接導線連接於所述第一共用接墊與所述獨立核心接墊之間”以及“多條外連接導線中的第一外連接導線與內連接導線共同連接於第一共用接墊”的技術方案，可避免降低電子封裝結構的電源完整性。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“電子封裝結構及其晶片”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
參閱圖1至圖3。圖1為本發明實施例的電子封裝結構的俯視示意圖。圖2為圖1的II部分的放大示意圖，而圖3為圖2的III-III剖面的剖面示意圖。本發明實施例提供一種電子封裝結構E1。本實施例的電子封裝結構E1是採用打線接合封裝，其包括：承載件1、晶片2、至少一內連接導線3以及多條外連接導線4a-4c。
參閱圖2所示，承載件1可包括晶片設置部10以及多個引脚部11。晶片設置部10可用以設置晶片2，而多個引脚部11用以作為晶片2連接於一外部電路的端點，且彼此分隔設置。如圖1所示，在本實施例中，多個引脚部11是圍繞在晶片設置部10的周圍。進一步而言，承載件1可以是導線框或者是電路板。在本實施例中，承載件1為導線框，但本發明不以此為限。
晶片2可以是藍芽晶片、WIFI晶片、發光二極體控制晶片、系統單晶片(system on chip)、微處理晶片、動態隨機記憶體晶片或者是其他元件，本發明並不限制。如圖1所示，晶片2設置於承載件1的晶片設置部10上，並電性連接於多個引脚部11。如圖3所示，在本實施例中，晶片2具有一第一表面2a以及與第一表面2a相對的第二表面2b。晶片2是以第二表面2b朝向承載件1而設置在晶片設置部10上。如圖1與圖2所示，晶片2的第一表面2a定義出核心區域CR以及圍繞核心區域CR的周圍區域PR。
如圖1所示，核心區域CR位於晶片2的第一表面2a的中央區域，而周圍區域PR則位於核心區域CR的周圍。進一步而言，周圍區域PR是位於核心區域CR與晶片2的邊緣之間。需先說明的是，在本實施例中，為了便於說明，圖2中只繪示局部的核心區域CR以及位於核心區域CR其中一側的周圍區域PR。
承上述，晶片2還具有核心電路C1，且核心電路C1是對應於核心區域CR的位置而設置。詳細而言，當晶片2電性連接到外部電路時，通過核心電路C1可對晶片2內部的元件供電。換言之，晶片2可包括形成於其內部的接地線路層(圖未繪示)、電源線路層(圖未繪示)或者訊號線路層(圖未繪示)，以構成核心電路C1，但本發明不以此例為限。
另外，如圖2所示，晶片2包括設置在第一表面2a的至少一獨立核心接墊20以及至少一第一共用接墊21。請參照圖2，在本實施例中，獨立核心接墊20是位於核心區域CR內，並且電性連接於核心電路C1。詳細而言，獨立核心接墊20可以依據實際需求而連接於核心電路C1的接地線路層、電源線路層或者是訊號線路層。也就是說，獨立核心接墊20可以作為接地接墊、電源接墊或者是訊號接墊。另外，第一共用接墊21是位於周圍區域PR內，並且也可以作為接地接墊、電源接墊或者是訊號接墊。
須說明的是，在本實施例中，獨立核心接墊20用以設置單條導線，而第一共用接墊21可用以設置至少兩條導線。據此，第一共用接墊21的面積會大於獨立核心接墊20的面積。在一實施例中，第一共用接墊21的面積為獨立核心接墊20的面積的2至2.5倍。如圖2所示，第一共用接墊21的俯視形狀呈矩形，且由晶片2的邊緣朝向核心區域CR延伸。
在本實施例中，內連接導線3設置在晶片2上，且連接於第一共用接墊21與獨立核心接墊20之間。具體而言，內連接導線3包括相反的第一端32與第二端33，以及連接在第一端32與第二端33之間的主體部31。在本實施例中，內連接導線3的第一端32連接於第一共用接墊21，而第二端33連接於獨立核心接墊20。據此，內連接導線3會橫跨周圍區域PR以及核心區域CR之間的交界。當晶片2通過承載件1而電性連接至外部電路時，內連接導線3可以提供另外的供電路徑，而提升電源完整性。內連接導線3可以是電源線、接地線或是訊號線。
請參照圖3，須說明的是，在本實施例中，內連接導線3是通過打線接合而形成在晶片2上，而不是直接形成於第一表面2a的金屬線路層。因此，內連接導線3的主體部31實際上會懸空設置在晶片2上方，而不會接觸晶片2表面。由於內連接導線3的主體部31並不是直接形成在晶片2的第一表面2a上的金屬線路層，因此內連接導線3不會佔據核心區域CR的空間，而縮減核心電路C1的佈線區域。
此外，若要將金屬線路層直接形成在第一表面2a的核心區域CR，為了減少金屬線路層的電阻，金屬線路層的厚度通常會比一般線路層的厚度還要更大。但金屬線路層的厚度越大，越容易增加晶片2的內應力，而影響核心區域CR內的電路的電性表現或功能。既然本實施例的內連接導線3的主體部31沒有直接形成在第一表面2a上，可以避免產生內應力，而影響核心區域CR內的電路的運作效能。除此之外，通過打線接合而設置的內連接導線3的寄生電阻，會遠小於晶片2內部的線路層(如：前述的接地線路層、電源線路層或者是訊號線路層)的寄生電阻。因此，通過打線來設置內連接導線3，也可以使電源完整性進一步提升。
值得一提的是，由於本發明實施例的第一共用接墊21位於周圍區域PR而非核心區域CR，因此不需要再額外設置由核心區域CR延伸到周圍區域PR的線路層。如此，可以避免線路層佔用核心電路C1的佈線區域，以及避免增加晶片2的內應力。
然而，本發明不限於上述實施例。在另一實施例中，第一共用接墊21也可以是一部分位於周圍區域PR內，另一部分位於核心區域CR內，而與核心電路C1局部地重疊。也就是說，核心電路C1的一部分可配置在第一共用接墊21下方的區域。如此，第一共用接墊21並不會占用太多原本應該設置核心電路C1的佈線區域，也同樣可達到本發明之目的。
如圖2所示，晶片2還可進一步包括獨立外圍接墊22以及第二共用接墊23。須先說明的是，在圖1與圖2中，各接墊的數量已被簡化，並且僅作為示例來說明本發明之概念。據此，獨立核心接墊20、第一共用接墊21、第二共用接墊23、內連接導線3以及獨立外圍接墊22的數量以及位置可以根據實際需求而調整，本發明並不限制。
根據晶片2的功能，獨立核心接墊20、第一共用接墊21、第二共用接墊23、內連接導線3以及獨立外圍接墊22可被指定為多種信號連接端中的其中一種。前述的信號連接端例如是，但不限於，接入電壓端(VCC)、工作電壓端(VDD)或者公共接地端電壓(VSS)、電源、時脈信號端(clock)、位址信號端(address signals)等等。
如圖2所示，第一共用接墊21、獨立外圍接墊22以及第二共用接墊23都共同配置在周圍區域PR內。在本實施例中，獨立外圍接墊22也用以設置單條導線，而第二共用接墊23也可用以設置至少兩條導線。進一步而言，獨立外圍接墊22可用以設置一條外連接導線4b，而第二共用接墊23可用以設置至少兩條外連接導線4c。
據此，獨立外圍接墊22的面積會小於第二共用接墊23的面積，且也會小於第一共用接墊21的面積。在一實施例中，第二共用接墊23(與第一共用接墊21)的面積為獨立外圍接墊22的面積的2至2.5倍。如圖2所示，第二共用接墊23的俯視形狀呈矩形，且由晶片2的邊緣朝向核心區域CR延伸。然而，在另一實施例中，第二共用接墊23也可以被省略。
請再參照圖2，多條外連接導線4a-4c連接於晶片2與承載件1之間。具體而言，每一外連接導線4a-4c的其中一端會連接位於周圍區域PR內對應的接墊，而另一端會連接於對應的引腳部11。
進一步而言，請先配合參照圖2與圖3，多條外連接導線4a-4c中的一第一外連接導線4a與內連接導線3會共同連接於第一共用接墊21。具體而言，第一外連接導線4a的其中一端連接於第一共用接墊21，而另一端連接於對應的引腳部11。既然第一外連接導線4a-4c與內連接導線3共同連接於同一個第一共用接墊21，內連接導線3與第一外連接導線4a可具有相同的電位。舉例而言，當內連接導線3作為接地線時，第一外連接導線4a也作為接地線。相似地，當內連接導線3作為電源線時，第一外連接導線4a也會作為電源線。
另外，請參照圖2，多條外連接導線4a-4c中的第二外連接導線4b的兩端會分別連接於獨立外圍接墊22以及對應的引腳部11。此外，多條外連接導線4a-4c中的兩條第三外連接導線4c可共同連接於第二共用接墊23。然而，這兩條第三外連接導線4a-4c可分別連接對應的兩個引腳部11，但本發明不以此為限。在另一實施例中，這兩條第三外連接導線4c也可以連接於相同引腳部11。值得一提的是，將兩條第三外連接導線4c共同連接於第二共用接墊23，可以降低寄生電阻與電感。
請參照圖3，本發明實施例的電子封裝結構E1還可包括一封裝層5。封裝層5會包覆晶片2、承載件1、內連接導線3以及多條外連接導線4a-4c，以保護晶片2、內連接導線3以及多條外連接導線4a-4c。然而，晶片設置部10的底面以及引腳部11並不會被封裝層5完全覆蓋，而是會局部地裸露在封裝層5外。如此，電子封裝結構E1可通過多個引腳部11，而組裝在另一電路板上。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的電子封裝結構及其晶片，其能通過“晶片2包括設置於第一表面2a的第一共用接墊21以及獨立核心接墊20”、“內連接導線3連接於第一共用接墊21與獨立核心接墊20之間”以及“多條外連接導線4a-4c中的第一外連接導線4a-4c的一端與內連接導線3共同連接於第一共用接墊21”的技術方案，以避免降低電子封裝結構E1的電源完整性。
更進一步來說，內連接導線3是通過打線接合而形成在晶片2上，而內連接導線3的主體部31不會直接接觸晶片2的第一表面2a。因此，內連接導線3不會佔據核心區域CR的空間，而縮減核心電路C1的佈線區域，也可以避免在晶片2上形成較厚的線路層，而產生內應力，影響核心區域CR內的電路的運作效能。此外，內連接導線3的寄生電阻，會遠小於晶片2內部的線路層的寄生電阻。因此，內連接導線3可提供另一供電路徑，而進一步提升電源完整性。
此外，本發明實施例的第一共用接墊21位於周圍區域PR而非核心區域CR，因此不需要再額外設置由核心區域CR延伸到周圍區域PR的線路層。如此，也可以避免縮減核心電路C1的佈線區域，以及避免增加晶片2的內應力。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
E1:電子封裝結構 1:承載件 10:晶片設置部 11:引腳部 2:晶片 2a:第一表面 2b:第二表面 CR:核心區域 C1:核心電路 PR:周圍區域 20:獨立核心接墊 21:第一共用接墊 22:獨立外圍接墊 23:第二共用接墊 3:內連接導線 31:第一端 32:第二端 33:主體部 4a-4c:外連接導線 5:封裝層
圖1為本發明實施例的電子封裝結構的俯視示意圖。
圖2為圖1的II部分的放大示意圖。
圖3為圖2的III-III剖面的剖面示意圖。
1:承載件
10:晶片設置部
11:引腳部
2:晶片
2a:第一表面
CR:核心區域
C1:核心電路
PR:周圍區域
20:獨立核心接墊
21:第一共用接墊
22:獨立外圍接墊
23:第二共用接墊
3:內連接導線
31:第一端
32:第二端
33:主體部
4a-4c:外連接導線
5:封裝層

Claims (10)

  1. 一種電子封裝結構，其包括： 一承載件，其具有一晶片設置部； 一晶片，其具有一第一表面以及與所述第一表面相對的一第二表面，其中，所述晶片以所述第二表面朝向所述承載件而設置於所述晶片設置部，所述晶片包括設置於所述第一表面的一第一共用接墊以及一獨立核心接墊； 一內連接導線，其連接於所述第一共用接墊與所述獨立核心接墊之間；以及 多條外連接導線，其連接於所述晶片與所述承載件，其中，多條所述外連接導線中的一第一外連接導線與所述內連接導線共同連接於所述第一共用接墊。
  2. 如請求項1所述的電子封裝結構，其中，所述晶片的所述第一表面被定義出一核心區域以及圍繞所述核心區域的一周圍區域，所述晶片具有位於所述核心區域的一核心電路，所述內連接導線通過所述獨立核心接墊電連接於所述核心電路，且所述內連接導線為電源線、接地線或是訊號線。
  3. 如請求項1所述的電子封裝結構，其中，所述晶片的所述第一表面被定義出一核心區域以及圍繞所述核心區域的一周圍區域，所述獨立核心接墊位於所述核心區域，且所述第一共用接墊位於所述周圍區域。
  4. 如請求項1所述的電子封裝結構，其中，所述晶片還進一步包括位於所述第一表面的一獨立外圍接墊，所述獨立外圍接墊的面積小於所述第一共用接墊的面積。
  5. 如請求項4所述的電子封裝結構，其中，所述承載件還包括彼此分隔設置的多個引腳部，多條所述外連接導線中的一第二外連接導線連接於所述獨立外圍接墊與對應的所述引腳部之間。
  6. 如請求項1所述的電子封裝結構，其中，所述晶片還進一步包括：位於所述第一表面的一第二共用接墊，所述第二共用接墊的面積大於所述獨立核心接墊的面積，且多條所述外連接導線中的至少兩條第三外連接導線共同連接於所述第二共用接墊。
  7. 如請求項1所述的電子封裝結構，其中，所述內連接導線包括一第一端、與所述第一端相反的一第二端以及連接於所述第一端與所述第二端之間的主體部，且所述主體部未接觸所述第一表面。
  8. 一種晶片，其具有一第一表面以及與所述第一表面相對的一第二表面，其中，所述第一表面被定義出一核心區域以及圍繞所述核心區域的一周圍區域，所述晶片包括位於所述第一表面的一第一共用接墊以及一獨立核心接墊，所述獨立核心接墊位於所述核心區域，且所述第一共用接墊位於所述周圍區域，且所述第一共用接墊的面積大於所述獨立核心接墊的面積。
  9. 如請求項8所述的晶片，其中，所述晶片具有位於所述核心區域的一核心電路，所述獨立核心接墊電連接於所述核心電路，且所述獨立核心接墊為電源接墊、接地接墊或是訊號接墊。
  10. 如請求項8所述的晶片，還進一步包括：位於所述第一表面的一獨立外圍接墊以及一第二共用接墊，其中，所述獨立外圍接墊的面積小於所述第一共用接墊的面積以及小於所述第二共用接墊的面積，且所述獨立外圍接墊、所述第一共用接墊以及所述第二共用接墊共同位於所述周圍區域，並鄰近於所述晶片的外緣設置。
TW110139997A 2021-10-28 2021-10-28 電子封裝結構及其晶片 TW202318602A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110139997A TW202318602A (zh) 2021-10-28 2021-10-28 電子封裝結構及其晶片
US17/842,085 US20230139424A1 (en) 2021-10-28 2022-06-16 Electronic package structure and chip thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110139997A TW202318602A (zh) 2021-10-28 2021-10-28 電子封裝結構及其晶片

Publications (1)

Publication Number Publication Date
TW202318602A true TW202318602A (zh) 2023-05-01

Family

ID=86147352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110139997A TW202318602A (zh) 2021-10-28 2021-10-28 電子封裝結構及其晶片

Country Status (2)

Country Link
US (1) US20230139424A1 (zh)
TW (1) TW202318602A (zh)

Also Published As

Publication number Publication date
US20230139424A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US6291881B1 (en) Dual silicon chip package
US20150091147A1 (en) Semiconductor package
JP2010199286A (ja) 半導体装置
US6320757B1 (en) Electronic package
JPH04307943A (ja) 半導体装置
JP2005209882A (ja) 半導体パッケージ及び半導体装置
JP2013085007A (ja) ビアを介して電力供給及び接地されるパッケージ
TWI715234B (zh) 晶片封裝模組
TW202318602A (zh) 電子封裝結構及其晶片
JP2006165077A (ja) 積層型半導体パッケージ
TWI795630B (zh) 封裝結構
JPS6020524A (ja) 半導体集積回路装置
TW201310594A (zh) 封裝結構
CN116093066A (zh) 电子封装结构及其芯片
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20050012226A1 (en) Chip package structure
TWM606602U (zh) 大功率積體電路晶片封裝裝置
US20200350363A1 (en) Semiconductor package and method of forming the same
TWI832229B (zh) 半導體封裝
CN112151506A (zh) 电子封装结构及其晶片
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JP3132478B2 (ja) 半導体装置およびその製造方法
TWI703693B (zh) 電子封裝結構及其晶片
JPH0671059B2 (ja) メモリモジュール