TWI795630B - 封裝結構 - Google Patents
封裝結構 Download PDFInfo
- Publication number
- TWI795630B TWI795630B TW109105272A TW109105272A TWI795630B TW I795630 B TWI795630 B TW I795630B TW 109105272 A TW109105272 A TW 109105272A TW 109105272 A TW109105272 A TW 109105272A TW I795630 B TWI795630 B TW I795630B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- metal
- package structure
- structure according
- electrodes
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Packages (AREA)
Abstract
本發明提供一種封裝結構,包括:基板、複數個主動元件、複數個分離的金屬部、以及封裝材料。基板具有第一表面與第二表面。每一主動元件具有第一表面與第二表面。每一金屬部具有第一表面與第二表面。每一主動元件的第一表面連接基板的第一表面。一金屬部的第一表面連接一主動元件的第二表面。每一金屬部延伸連接基板的第一表面。封裝材料覆蓋基板的第一表面,並包圍主動元件與金屬部,露出每一金屬部的第二表面以及基板的第二表面。
Description
本發明係有關於一種封裝結構,特別是有關於一種雙側散熱的封裝結構。
系統級封裝(system in package,SIP)是一種功能性電子系統,其包括兩種或更多的異質半導體晶片(heterogeneous semiconductor dies)(通常來自針對其各自功能進行優化的不同技術節點),通常包括例如,主動元件、被動元件與驅動積體電路。系統級封裝的物理性樣態是一種模組,取決於最終應用,於封裝結構中,此種模組可包括邏輯晶片、記憶晶片、積體被動元件(integrated passive device,IPD)、射頻濾波器、感測器、散熱器、天線、連接器及/或功率晶片。
在傳統的系統級封裝(SIP)中,主動元件藉由打線接合製程與基板的電極連接。朝基板方向的熱傳導受到下方印刷電路板(PCB)上的銅層的厚度與面積的限制。由於金屬導線的散熱路徑較長,且考慮到線數與線距的要求,使得所形成的封裝結構尺寸大,且具有整體電感高,功率損耗大的缺點。
因此,開發一種小型且能提升散熱效果的封裝結構是眾所期待的。
根據本發明的一實施例,提供一種封裝結構,包括:一基板、複數個主動元件、複數個分離的金屬部、以及一封裝材料。該基板具有一第一表面與一第二表面,該第二表面相對於該第一表面。每一主動元件具有一第一表面與一第二表面,該第二表面相對於該第一表面。每一金屬部具有一第一表面與一第二表面,該第二表面相對於該第一表面。每一主動元件的該第一表面連接該基板的該第一表面。一金屬部的該第一表面連接一主動元件的該第二表面。每一金屬部延伸連接該基板的該第一表面。該封裝材料覆蓋該基板的該第一表面,並包圍該等主動元件與該等金屬部,露出每一金屬部的該第二表面以及該基板的該第二表面。
在部分實施例中,該基板包括多重電路層。在部分實施例中,該等主動元件包括氮化鎵(GaN)主動元件。在部分實施例中,該金屬部包括銅、鐵或鋁。
在部分實施例中,每一主動元件更包括複數個電極,設置於該主動元件的該第一表面。在部分實施例中,該基板更包括複數個電極,設置於該基板的該第一表面。在部分實施例中,每一主動元件的該等電極分別連接該基板的該等電極。
在部分實施例中,該主動元件的該電極包括圓柱或球形。在部分實施例中,該主動元件的該電極包括銅、錫、金、鎳、或金屬複合物。在部分實施例中,每一主動元件的該等相鄰電極的間距大於或等於70μm。在部分實施例中,該主動元件的該電極的高度大於或等於40μm。在部分實施例中,該主動元件的該電極的直徑大於或等於90μm。
在部分實施例中,每一金屬部包括一主體部份與至少一延伸部分,該至少一延伸部分連接該主體部份。該主體部份設置於該主動元件的該第二表面。該至少一延伸部分連接該基板的該電極。
在部分實施例中,該封裝結構更包括至少一被動元件,設置於該基板的該第一表面,並連接該基板的該電極。在部分實施例中,該封裝結構更包括一驅動積體電路,設置於該基板的該第一表面,並連接該基板的該電極。
在部分實施例中,該封裝結構更包括一金屬襯墊,設置於該基板的該第二表面,並位於對應該等主動元件的位置。在部分實施例中,該金屬襯墊包括三個連接埠,用於連接外部電路。在部分實施例中,該金屬襯墊包括錫、鋁、銀、金、或銅。在部分實施例中,該封裝結構藉由該金屬襯墊連接一印刷電路板。在部分實施例中,該封裝結構的厚度小於或等於3mm。
本發明使用覆晶技術(flip chip technology)將倒置的主動元件貼附至基板上。由於主動元件的電極直接連接基板的電極,取代傳統的打線接合製程,因此,縮短了散熱路徑,降低電感,並進一步降低傳導損耗及開關損耗。由於省去了打線接合製程,使得主動元件佔據了基板上相對較小的區域,適合應用於微型化。除了覆晶技術可促進朝基板方向的散熱外,設置於主動元件電極相對側的金屬部件亦提供了另一條散熱路徑,使得本發明封裝結構達到雙側散熱的效果。由於主動元件的電極具有適當高度(大約大於或等於40μm),因此在主動元件與基板之間形成適當的空間,以提升主動元件承受高崩潰電壓的能力,並促進封裝材料的模流(mold flowing)。再者,設置於基板背面的電極(襯墊)(類似T形)包括三個用於連接外部電路的連接埠,除了增加電路設計的靈活性外,亦增加散熱並降低電感。由於多個積體電路元件,例如,至少兩個主動元件、至少一個被動元件、以及一個驅動積體電路封裝於同一封裝單元中,因此,本發明封裝結構視為一種系統級封裝(system in package,SIP)。
請參閱第1、2、3圖,根據本發明的一實施例,提供一種封裝結構10。第1圖為封裝結構10的爆炸圖。第2圖為封裝結構10的上視圖。第3圖為沿第2圖的A-A’剖面線所得的封裝結構10的剖面圖。
如第1、2、3圖所示,封裝結構10包括基板12、第一主動元件14a、第二主動元件14b、第一金屬部16a、第二金屬部16b、以及封裝材料18。基板12具有第一表面12’與第二表面12”,第二表面12”相對於第一表面12’。第一主動元件14a具有第一表面14a’與第二表面14a”,第二表面14a”相對於第一表面14a’。第二主動元件14b具有第一表面14b’與第二表面14b”,第二表面14b”相對於第一表面14b’。第一金屬部16a具有第一表面16a’與第二表面16a”,第二表面16a”相對於第一表面16a’。第二金屬部16b具有第一表面16b’與第二表面16b”,第二表面16b”相對於第一表面16b’。第一主動元件14a的第一表面14a’與第二主動元件14b的第一表面14b’分別連接基板12的第一表面12’。第一金屬部16a的第一表面16a’連接第一主動元件14a的第二表面14a”。第二金屬部16b的第一表面16b’連接第二主動元件14b的第二表面14b”。第一金屬部16a與第二金屬部16b分別延伸連接基板12的第一表面12’。封裝材料18覆蓋基板12的第一表面12’,並包圍第一主動元件14a、第二主動元件14b、第一金屬部16a、以及第二金屬部16b。第一金屬部16a的第二表面16a”、第二金屬部16b的第二表面16b”、以及基板12的第二表面12”露出於封裝材料18。
在部分實施例中,基板12包括多重電路層(至少兩層電路層),例如,如第3圖所示,基板12包括兩層電路層,也就是,第一電路層12a與第二電路層12b。第二電路層12b設置於第一電路層12a上。根據產品需求,其他適合的電路層數目,例如,三層電路層、四層電路層、或更多層電路層,亦適用於本發明。不同電路層提供不同功能,例如,如第3圖所示,第二電路層12b為設置於其上的元件提供特定的電路佈局,而第一電路層12a促進了封裝結構10與其下方的印刷電路板(PCB)之間的連接。
在部分實施例中,第一主動元件14a與第二主動元件14b包括,例如,氮化鎵(GaN)主動元件。在部分實施例中,具有其他適合材料的主動元件,例如,碳化矽(SiC)亦適用於本發明。在部分實施例中,第一主動元件14a與第二主動元件14b包括橫向功率元件,例如,橫向高功率元件。
在部分實施例中,第一金屬部16a與第二金屬部16b包括,例如,銅、鐵或鋁。在部分實施例中,其他適合的金屬散熱材料亦適用於本發明。第3圖中,第一金屬部16a包括主體部份16a1與延伸部分16a2,延伸部分16a2連接主體部份16a1。主體部份16a1設置於第一主動元件14a的第二表面14a”,延伸部分16a2連接基板12的電極20a。同樣地,第二金屬部16b包括主體部份16b1與延伸部分16b2,延伸部分16b2連接主體部份16b1。主體部份16b1設置於第二主動元件14b的第二表面14b”,延伸部分16b2連接基板12的電極20b。在部分實施例中,並未限制金屬部的延伸部分的數目,其他適合的金屬部的延伸部分的數目亦適用於本發明。在部分實施例中,在第一金屬部16a中,主體部份16a1與延伸部分16a2具有第一夾角θ1,其大約介於85度至145度之間。在部分實施例中,第一金屬部16a的主體部份16a1與延伸部分16a2的第一夾角θ1大約接近90度。在部分實施例中,在第二金屬部16b中,主體部份16b1與延伸部分16b2具有第二夾角θ2,其大約介於85度至145度之間。在部分實施例中,第二金屬部16b的主體部份16b1與延伸部分16b2的第二夾角θ2大約接近90度。在部分實施例中,第一夾角θ1與第二夾角θ2相同或不同。在部分實施例中,第一金屬部16a與第二金屬部16b的厚度TM
大約介於500μm至800μm。在部分實施例中,其他適合的第一金屬部16a與第二金屬部16b的厚度尺寸亦適用於本發明。如第3圖所示,第一金屬部16a與第二金屬部16b彼此分離,也就是,一個金屬部對應(貼附)一個主動元件,例如,第一金屬部16a對應(貼附)第一主動元件14a,第二金屬部16b對應(貼附)第二主動元件14b。
以下揭示第一主動元件14a、第二主動元件14b與基板12之間的詳細連接態樣。以第一主動元件14a與基板12之間的連接態樣為例做說明,如第4圖所示。第4圖為封裝結構10中部分結構的剖面圖。第一主動元件14a包括多個電極(例如22a、22b、22c、22d),設置於第一主動元件14a的第一表面14a’。在部分實施例中,電極(例如22a、22b、22c、22d)包括源極、汲極、閘極、或輔助電極。在部分實施例中,並未限制電極的數目,其他適合的第一主動元件14a的電極數目亦適用於本發明。在部分實施例中,電極以陣列方式排列(未圖示)或圍繞第一主動元件14a的周邊區域。第4圖中,電極(例如22a、22b、22c、22d)橫向設置於第一主動元件14a的第一表面14a’ (亦即設置於同一平面),因此,第一主動元件14a為橫向功率元件。基板12包括多個電極(襯墊)(例如24a、24b、24c、24d),設置於基板12的第一表面12’,且具有不同電位,例如,高電位或低電位。第4圖中,第一主動元件14a的電極(例如22a、22b、22c、22d)直接連接基板12的不同電極(襯墊)(例如24a、24b、24c、24d),也就是,本發明使用覆晶技術將倒置的第一主動元件14a貼附至基板12上。第一主動元件14a的電極(例如22a、22b、22c、22d)連接基板12相對應的電極(襯墊)(例如24a、24b、24c、24d)。
第4圖中,第一主動元件14a的電極(例如22a、22b、22c、22d)的形狀為圓柱狀。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的形狀,例如,球形亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)包括銅、錫、金、鎳、或金屬複合物。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的材料亦適用於本發明。在部分實施例中,第一主動元件14a的相鄰電極,例如,電極22a與22b的間距S大約大於或等於70μm。在部分實施例中,其他適合的相鄰電極的間距尺寸亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)的高度H大約大於或等於40μm。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的高度尺寸亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)的直徑D大約大於或等於90μm。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的直徑尺寸亦適用於本發明。
第1、2圖中,封裝結構10更包括被動元件26,設置於基板12的第一表面12’,並連接基板12的電極(例如28a與28b)。此外,封裝結構10更包括驅動積體電路30,設置於基板12的第一表面12’,並連接基板12的電極(例如32a、32b、32c、32d、32e、32f、32g、32h、32i、32j、32k)。在部分實施例中,被動元件26與驅動積體電路30藉由表面黏著技術(surface-mount technology,SMT)分別連接基板12的電極(例如28a與28b)以及電極(例如32a、32b、32c、32d、32e、32f、32g、32h、32i、32j、32k)。
請參閱第5圖,封裝結構10更包括金屬襯墊34,設置於基板12的第二表面12”,並位於對應主動元件(未圖示)的位置。第5圖中,金屬襯墊34為T形,包括三個連接埠(36a、36b、36c),用於連接外部電路。在部分實施例中,並未特別限制基板12的第二表面12”上金屬襯墊34所佔據的面積,儘可能地予以最大化。在部分實施例中,金屬襯墊34包括錫、鋁、銀、金、或銅。在部分實施例中,其他適合的金屬材料亦適用於本發明。在部分實施例中,封裝結構10藉由金屬襯墊34連接印刷電路板(未圖示)。在部分實施例中,於第一金屬部16a與第二金屬部16b上,更包括設置有散熱器(未圖示),以促進熱傳導。
第3圖中,封裝結構10的厚度TPS
大約小於或等於3mm。封裝結構10的體積大約小於或等於350mm3
。此外,如第1圖所示,由於多個積體電路元件,例如,至少兩個主動元件(即第一主動元件14a與第二主動元件14b)、至少一個被動元件(即被動元件26)、以及驅動積體電路30封裝於同一封裝單元中,因此,封裝結構10視為系統級封裝(system in package,SIP)。在封裝結構10中,考慮到不影響金屬部的散熱及相關的安全規定下,將任意兩個主動元件(例如,第一主動元件14a與第二主動元件14b)之間的距離DA
控制在大約大於或等於2mm,例如,大約介於2mm至5mm之間。此外,當基板12為具有長邊L與短邊W的矩形時,主動元件(例如,第一主動元件14a與第二主動元件14b)沿著基板12的短邊W設置,如第1、2圖所示。在部分實施例中,主動元件(例如,第一主動元件14a與第二主動元件14b)沿著基板12的長邊L設置。
請參閱第1、2、6圖,根據本發明的一實施例,提供一種封裝結構10。第1圖為封裝結構10的爆炸圖。第2圖為封裝結構10的上視圖。第6圖為沿第2圖的A-A’剖面線所得的封裝結構10的剖面圖。
如第1、2、6圖所示,封裝結構10包括基板12、第一主動元件14a、第二主動元件14b、第一金屬部16a、第二金屬部16b、以及封裝材料18。基板12具有第一表面12’與第二表面12”,第二表面12”相對於第一表面12’。第一主動元件14a具有第一表面14a’與第二表面14a”,第二表面14a”相對於第一表面14a’。第二主動元件14b具有第一表面14b’與第二表面14b”,第二表面14b”相對於第一表面14b’。第一金屬部16a具有第一表面16a’與第二表面16a”,第二表面16a”相對於第一表面16a’。第二金屬部16b具有第一表面16b’與第二表面16b”,第二表面16b”相對於第一表面16b’。第一主動元件14a的第一表面14a’與第二主動元件14b的第一表面14b’分別連接基板12的第一表面12’。第一金屬部16a的第一表面16a’連接第一主動元件14a的第二表面14a”。第二金屬部16b的第一表面16b’連接第二主動元件14b的第二表面14b”。第一金屬部16a與第二金屬部16b分別延伸連接基板12的第一表面12’。封裝材料18覆蓋基板12的第一表面12’,並包圍第一主動元件14a、第二主動元件14b、第一金屬部16a、以及第二金屬部16b。第一金屬部16a的第二表面16a”、第二金屬部16b的第二表面16b”、以及基板12的第二表面12”露出於封裝材料18。
在部分實施例中,基板12包括多重電路層(至少兩層電路層),例如,如第6圖所示,基板12包括兩層電路層,也就是,第一電路層12a與第二電路層12b。第二電路層12b設置於第一電路層12a上。根據產品需求,其他適合的電路層數目,例如,三層電路層、四層電路層、或更多層電路層,亦適用於本發明。不同電路層提供不同功能,例如,如第6圖所示,第二電路層12b為設置於其上的元件提供特定的電路佈局,而第一電路層12a促進了封裝結構10與其下方的印刷電路板(PCB)之間的連接。
在部分實施例中,第一主動元件14a與第二主動元件14b包括,例如,氮化鎵(GaN)主動元件。在部分實施例中,具有其他適合材料的主動元件,例如,碳化矽(SiC)亦適用於本發明。在部分實施例中,第一主動元件14a與第二主動元件14b包括橫向功率元件,例如,橫向高功率元件。
在部分實施例中,第一金屬部16a與第二金屬部16b包括,例如,銅、鐵或鋁。在部分實施例中,其他適合的金屬散熱材料亦適用於本發明。第6圖中,第一金屬部16a包括一個主體部份16a1與四個延伸部分16a2,四個延伸部分16a2連接主體部份16a1。四個延伸部分16a2分別自主體部份16a1的四個側邊延伸出來。主體部份16a1設置於第一主動元件14a的第二表面14a”,四個延伸部分16a2分別連接基板12的電極20a。同樣地,第二金屬部16b包括一個主體部份16b1與四個延伸部分16b2,四個延伸部分16b2連接主體部份16b1。四個延伸部分16b2分別自主體部份16b1的四個側邊延伸出來。主體部份16b1設置於第二主動元件14b的第二表面14b”,四個延伸部分16b2分別連接基板12的電極20b。在部分實施例中,並未限制金屬部的延伸部分的數目,其他適合的金屬部的延伸部分的數目亦適用於本發明。在部分實施例中,在第一金屬部16a中,主體部份16a1與延伸部分16a2具有第一夾角θ1,其大約介於85度至145度之間。在部分實施例中,第一金屬部16a的主體部份16a1與延伸部分16a2的第一夾角θ1大約接近90度。在部分實施例中,在第二金屬部16b中,主體部份16b1與延伸部分16b2具有第二夾角θ2,其大約介於85度至145度之間。在部分實施例中,第二金屬部16b的主體部份16b1與延伸部分16b2的第二夾角θ2大約接近90度。在部分實施例中,第一夾角θ1與第二夾角θ2相同或不同。在部分實施例中,第一金屬部16a與第二金屬部16b的厚度TM
大約介於500μm至800μm。在部分實施例中,其他適合的第一金屬部16a與第二金屬部16b的厚度尺寸亦適用於本發明。如第6圖所示,第一金屬部16a與第二金屬部16b彼此分離,也就是,一個金屬部對應(貼附)一個主動元件,例如,第一金屬部16a對應(貼附)第一主動元件14a,第二金屬部16b對應(貼附)第二主動元件14b。
以下揭示第一主動元件14a、第二主動元件14b與基板12之間的詳細連接態樣。以第一主動元件14a與基板12之間的連接態樣為例做說明,如第4圖所示。第4圖為封裝結構10中部分結構的剖面圖。第一主動元件14a包括多個電極(例如22a、22b、22c、22d),設置於第一主動元件14a的第一表面14a’。在部分實施例中,電極(例如22a、22b、22c、22d)包括源極、汲極、閘極、或輔助電極。在部分實施例中,並未限制電極的數目,其他適合的第一主動元件14a的電極數目亦適用於本發明。在部分實施例中,電極以陣列方式排列(未圖示)或圍繞第一主動元件14a的周邊區域。第4圖中,電極(例如22a、22b、22c、22d)橫向設置於第一主動元件14a的第一表面14a’ (亦即設置於同一平面),因此,第一主動元件14a為橫向功率元件。基板12包括多個電極(襯墊)(例如24a、24b、24c、24d),設置於基板12的第一表面12’,且具有不同電位,例如,高電位或低電位。第4圖中,第一主動元件14a的電極(例如22a、22b、22c、22d)直接連接基板12的不同電極(襯墊)(例如24a、24b、24c、24d),也就是,本發明使用覆晶技術將倒置的第一主動元件14a貼附至基板12上。第一主動元件14a的電極(例如22a、22b、22c、22d)連接基板12相對應的電極(襯墊)(例如24a、24b、24c、24d)。
第4圖中,第一主動元件14a的電極(例如22a、22b、22c、22d)的形狀為圓柱狀。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的形狀,例如,球形亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)包括銅、錫、金、鎳、或金屬複合物。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的材料亦適用於本發明。在部分實施例中,第一主動元件14a的相鄰電極,例如,電極22a與22b的間距S大約大於或等於70μm。在部分實施例中,其他適合的相鄰電極的間距尺寸亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)的高度H大約大於或等於40μm。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的高度尺寸亦適用於本發明。在部分實施例中,第一主動元件14a的電極(例如22a、22b、22c、22d)的直徑D大約大於或等於90μm。在部分實施例中,其他適合的電極(例如22a、22b、22c、22d)的直徑尺寸亦適用於本發明。
第1、2圖中,封裝結構10更包括被動元件26,設置於基板12的第一表面12’,並連接基板12的電極(例如28a與28b)。此外,封裝結構10更包括驅動積體電路30,設置於基板12的第一表面12’,並連接基板12的電極(例如32a、32b、32c、32d、32e、32f、32g、32h、32i、32j、32k)。在部分實施例中,被動元件26與驅動積體電路30藉由表面黏著技術(surface-mount technology,SMT)分別連接基板12的電極(例如28a與28b)以及電極(例如32a、32b、32c、32d、32e、32f、32g、32h、32i、32j、32k)。
請參閱第5圖,封裝結構10更包括金屬襯墊34,設置於基板12的第二表面12”,並位於對應主動元件(未圖示)的位置。第5圖中,金屬襯墊34為T形,包括三個連接埠(36a、36b、36c),用於連接外部電路。在部分實施例中,並未特別限制基板12的第二表面12”上金屬襯墊34所佔據的面積,儘可能地予以最大化。在部分實施例中,金屬襯墊34包括錫、鋁、銀、金、銅或金屬複合物。在部分實施例中,其他適合的金屬材料亦適用於本發明。在部分實施例中,封裝結構10藉由金屬襯墊34連接印刷電路板(未圖示)。在部分實施例中,於第一金屬部16a與第二金屬部16b上,更包括設置有散熱器(未圖示),以促進熱傳導。
第6圖中,封裝結構10的厚度TPS
大約小於或等於3mm。封裝結構10的體積大約小於或等於350mm3
。此外,如第1圖所示,由於多個積體電路元件,例如,至少兩個主動元件(即第一主動元件14a與第二主動元件14b)、至少一個被動元件(即被動元件26)、以及驅動積體電路30封裝於同一封裝單元中,因此,封裝結構10視為系統級封裝(system in package,SIP)。在封裝結構10中,考慮到不影響金屬部的散熱及相關的安全規定下,將任意兩個主動元件(例如,第一主動元件14a與第二主動元件14b)之間的距離DA
控制在大約大於或等於2mm,例如,大約介於2mm至5mm之間。此外,當基板12為具有長邊L與短邊W的矩形時,主動元件(例如,第一主動元件14a與第二主動元件14b)沿著基板12的短邊W設置,如第1、2圖所示。在部分實施例中,主動元件(例如,第一主動元件14a與第二主動元件14b)沿著基板12的長邊L設置。
本發明使用覆晶技術(flip chip technology)將倒置的主動元件貼附至基板上。由於主動元件的電極直接連接基板的電極,取代傳統的打線接合製程,因此,縮短了散熱路徑,降低電感,並進一步降低傳導損耗及開關損耗。由於省去了打線接合製程,使得主動元件佔據了基板上相對較小的區域,適合應用於微型化。除了覆晶技術可促進朝基板方向的散熱外,設置於主動元件電極相對側的金屬部件亦提供了另一條散熱路徑,使得本發明封裝結構達到雙側散熱的效果。由於主動元件的電極具有適當高度(大約大於或等於40μm),因此在主動元件與基板之間形成適當的空間,以提升主動元件承受高崩潰電壓的能力,並促進封裝材料的模流(mold flowing)。再者,設置於基板背面的電極(襯墊)(類似T形)包括三個用於連接外部電路的連接埠,除了增加電路設計的靈活性外,亦增加散熱並降低電感。由於多個積體電路元件,例如,至少兩個主動元件、至少一個被動元件、以及一個驅動積體電路封裝於同一封裝單元中,因此,本發明封裝結構視為一種系統級封裝(system in package,SIP)。
10:封裝結構
12:基板
12’:基板的第一表面
12”:基板的第二表面
12a:第一電路層
12b:第二電路層
14a:第一主動元件
14a’:第一主動元件的第一表面
14a”:第一主動元件的第二表面
14b:第二主動元件
14b’:第二主動元件的第一表面
14b”:第二主動元件的第二表面
16a:第一金屬部
16a’:第一金屬部的第一表面
16a”:第一金屬部的第二表面
16a1:第一金屬部的主體部份
16a2:第一金屬部的延伸部分
16b:第二金屬部
16b’:第二金屬部的第一表面
16b”:第二金屬部的第二表面
16b1:第二金屬部的主體部份
16b2:第二金屬部的延伸部分
18:封裝材料
20a,20b,24a,24b,24c,24d,28a,28b,32a,32b,32c,32d,32e,32f,32g,32h,32i,32j,32k:基板的電極
22a,22b,22c,22d:第一主動元件的電極
26:被動元件
30:驅動積體電路
34:金屬襯墊
36a,36b,36c:金屬襯墊的連接埠
D:第一主動元件的電極的直徑
DA
:第一主動元件與第二主動元件之間的距離
H:第一主動元件的電極的高度
L:基板的長邊
S:第一主動元件中相鄰電極的間距
TM
:第一金屬部/第二金屬部的厚度
TPS
:封裝結構的厚度
W:基板的短邊
θ1:第一金屬部的主體部份與延伸部分的第一夾角
θ2:第二金屬部的主體部份與延伸部分的第二夾角
第1圖係根據本發明的一實施例,一種封裝結構的爆炸圖;
第2圖係根據本發明的一實施例,一種封裝結構的上視圖;
第3圖係根據本發明的一實施例,一種封裝結構的剖面圖;
第4圖係根據本發明的一實施例,一種封裝結構中部分結構的剖面圖;
第5圖係根據本發明的一實施例,一種封裝結構的立體圖;以及
第6圖係根據本發明的一實施例,一種封裝結構的剖面圖。
10:封裝結構
12:基板
12’:基板的第一表面
12”:基板的第二表面
12a:第一電路層
12b:第二電路層
14a:第一主動元件
14a’:第一主動元件的第一表面
14a”:第一主動元件的第二表面
14b:第二主動元件
14b’:第二主動元件的第一表面
14b”:第二主動元件的第二表面
16a:第一金屬部
16a’:第一金屬部的第一表面
16a”:第一金屬部的第二表面
16a1:第一金屬部的主體部份
16a2:第一金屬部的延伸部分
16b:第二金屬部
16b’:第二金屬部的第一表面
16b”:第二金屬部的第二表面
16b1:第二金屬部的主體部份
16b2:第二金屬部的延伸部分
18:封裝材料
20a,20b:基板的電極
TM
:第一金屬部/第二金屬部的厚度
TPS
:封裝結構的厚度
θ1:第一金屬部的主體部份與延伸部分的第一夾角
θ2:第二金屬部的主體部份與延伸部分的第二夾角
Claims (19)
- 一種封裝結構,包括:一基板,具有一第一表面與一第二表面,該第二表面相對於該第一表面;複數個氮化鎵主動元件,每一氮化鎵主動元件具有一第一表面與一第二表面,該第二表面相對於該第一表面,其中每一氮化鎵主動元件的該第一表面連接該基板的該第一表面;複數個分離的金屬部,每一金屬部具有一第一表面與一第二表面,該第二表面相對於該第一表面,其中一金屬部的該第一表面連接一氮化鎵主動元件的該第二表面,且每一金屬部延伸連接該基板的該第一表面;一封裝材料,覆蓋該基板的該第一表面,並包圍該等氮化鎵主動元件與該等金屬部,露出該基板的該第二表面;以及複數個金屬襯墊,設置於該基板的該第二表面,並位於對應該等氮化鎵主動元件的位置,該等金屬襯墊其中之一為T形,包括三個連接埠,用於連接外部電路。
- 如請求項1的封裝結構,其中該基板包括多重電路層。
- 如請求項1的封裝結構,其中每一金屬部的該第二表面露出於該封裝材料。
- 如請求項1的封裝結構,其中該金屬部包括銅、鐵或鋁。
- 如請求項1的封裝結構,其中每一氮化鎵主動元件更包括複數個電極,設置於該氮化鎵主動元件的該第一表面。
- 如請求項5的封裝結構,其中該基板更包括複數個電極,設置於該基板的該第一表面。
- 如請求項6的封裝結構,其中每一氮化鎵主動元件的該等電極分別連接該基板的該等電極。
- 如請求項5的封裝結構,其中該氮化鎵主動元件的該電極包括圓柱或球形。
- 如請求項5的封裝結構,其中該氮化鎵主動元件的該電極包括銅、錫、金、鎳、或金屬複合物。
- 如請求項5的封裝結構,其中每一氮化鎵主動元件的該等相鄰電極的間距大於或等於70μm。
- 如請求項5的封裝結構,其中該氮化鎵主動元件的該電極的高度大於或等於40μm。
- 如請求項5的封裝結構,其中該氮化鎵主動元件的該電極的直徑大於或等於90μm。
- 如請求項6的封裝結構,其中每一金屬部包括一主體部份與至少一延伸部分,該至少一延伸部分連接該主體部份,該主體部份設置於該氮化鎵主動元件的該第二表面,以及該至少一延伸部分連接該基板的該電極。
- 如請求項1的封裝結構,更包括至少一被動元件,設置於該基板的該第一表面,並連接該基板的該電極。
- 如請求項1的封裝結構,更包括一驅動積體電路,設置於該基板的該第一表面,並連接該基板的該電極。
- 如請求項1的封裝結構,其中該金屬襯墊包括三個連接埠,用於連接外部電路。
- 如請求項1的封裝結構,其中該金屬襯墊包括錫、鋁、銀、金、銅或金屬複合物。
- 如請求項1的封裝結構,其中該封裝結構藉由該金屬襯墊連接一印刷電路板。
- 如請求項1的封裝結構,其中該封裝結構的厚度小於或等於3mm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/574,478 | 2019-09-18 | ||
US16/574,478 US10861766B1 (en) | 2019-09-18 | 2019-09-18 | Package structures |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202129884A TW202129884A (zh) | 2021-08-01 |
TWI795630B true TWI795630B (zh) | 2023-03-11 |
Family
ID=68944286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109105272A TWI795630B (zh) | 2019-09-18 | 2020-02-19 | 封裝結構 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10861766B1 (zh) |
EP (1) | EP3796375A1 (zh) |
CN (1) | CN112530886A (zh) |
TW (1) | TWI795630B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220042705A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150162303A1 (en) * | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Array Based Fabrication of Power Semiconductor Package with Integrated Heat Spreader |
US20170345736A1 (en) * | 2016-05-26 | 2017-11-30 | Shinko Electric Industries Co., Ltd. | Semiconductor device and semiconductor package |
TWI657554B (zh) * | 2015-09-30 | 2019-04-21 | 台達電子工業股份有限公司 | 封裝結構 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4445351B2 (ja) * | 2004-08-31 | 2010-04-07 | 株式会社東芝 | 半導体モジュール |
CN102244062B (zh) * | 2011-07-26 | 2015-04-22 | 日月光半导体制造股份有限公司 | 半导体封装结构以及半导体封装工艺 |
TWI562455B (en) * | 2013-01-25 | 2016-12-11 | Siliconware Precision Industries Co Ltd | Electronic package and method of forming the same |
US9824949B2 (en) * | 2015-03-11 | 2017-11-21 | Gan Systems Inc. | Packaging solutions for devices and systems comprising lateral GaN power transistors |
JP6567305B2 (ja) * | 2015-03-20 | 2019-08-28 | Agc株式会社 | Led光源 |
US10056319B2 (en) * | 2016-04-29 | 2018-08-21 | Delta Electronics, Inc. | Power module package having patterned insulation metal substrate |
US10727197B2 (en) * | 2017-03-21 | 2020-07-28 | Intel IP Corporation | Embedded-bridge substrate connectors and methods of assembling same |
US10784213B2 (en) * | 2018-01-26 | 2020-09-22 | Hong Kong Applied Science and Technology Research Institute Company Limited | Power device package |
-
2019
- 2019-09-18 US US16/574,478 patent/US10861766B1/en active Active
- 2019-12-17 EP EP19217105.6A patent/EP3796375A1/en not_active Withdrawn
-
2020
- 2020-02-19 TW TW109105272A patent/TWI795630B/zh active
- 2020-02-19 CN CN202010101164.9A patent/CN112530886A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150162303A1 (en) * | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Array Based Fabrication of Power Semiconductor Package with Integrated Heat Spreader |
TWI657554B (zh) * | 2015-09-30 | 2019-04-21 | 台達電子工業股份有限公司 | 封裝結構 |
US20170345736A1 (en) * | 2016-05-26 | 2017-11-30 | Shinko Electric Industries Co., Ltd. | Semiconductor device and semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
TW202129884A (zh) | 2021-08-01 |
CN112530886A (zh) | 2021-03-19 |
US10861766B1 (en) | 2020-12-08 |
EP3796375A1 (en) | 2021-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20220140688A (ko) | 반도체 패키지 | |
KR20030018204A (ko) | 스페이서를 갖는 멀티 칩 패키지 | |
US9786588B2 (en) | Circuit substrate and package structure | |
US8890335B2 (en) | Semiconductor device | |
US8614503B2 (en) | Common drain exposed conductive clip for high power semiconductor packages | |
US9093338B2 (en) | Semiconductor device having chip-on-chip structure | |
JP2022029417A (ja) | トランジスタの活性領域内にi/oポートを備えるトランジスタ | |
WO2014136156A1 (ja) | 半導体装置 | |
US11616006B2 (en) | Semiconductor package with heatsink | |
TWI795630B (zh) | 封裝結構 | |
TWI704858B (zh) | 電子模組 | |
JP2007027404A (ja) | 半導体装置 | |
KR101450761B1 (ko) | 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법 | |
EP1944802B1 (en) | Semiconductor package product | |
US10008441B2 (en) | Semiconductor package | |
TW201644328A (zh) | 晶片封裝結構 | |
WO1999013509A1 (en) | Semiconductor device | |
TWI447869B (zh) | 晶片堆疊封裝結構及其應用 | |
TWI781863B (zh) | 平面式多晶片裝置 | |
JP2007027403A (ja) | 半導体装置 | |
US20210398889A1 (en) | Semiconductor device | |
JP5987222B2 (ja) | 半導体装置 | |
JP2007059430A (ja) | 半導体装置 | |
KR100714562B1 (ko) | 멀티칩 패키지 | |
JP2005101179A (ja) | 回路装置 |