KR100714562B1 - 멀티칩 패키지 - Google Patents

멀티칩 패키지 Download PDF

Info

Publication number
KR100714562B1
KR100714562B1 KR1020060036378A KR20060036378A KR100714562B1 KR 100714562 B1 KR100714562 B1 KR 100714562B1 KR 1020060036378 A KR1020060036378 A KR 1020060036378A KR 20060036378 A KR20060036378 A KR 20060036378A KR 100714562 B1 KR100714562 B1 KR 100714562B1
Authority
KR
South Korea
Prior art keywords
chip
package
ground
pad
conductive via
Prior art date
Application number
KR1020060036378A
Other languages
English (en)
Inventor
허대헌
이상수
김남흥
김기중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060036378A priority Critical patent/KR100714562B1/ko
Application granted granted Critical
Publication of KR100714562B1 publication Critical patent/KR100714562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 멀티 칩 패키지에 관한 것으로서, 다수의 접속패드와 적어도 하나의 접지용 패드를 갖는 패키지 본체와, 상기 패키지 본체의 일 영역에 실장되며, 하단이 상기 적어도 하나의 접지용 패드에 직접 연결된 적어도 하나의 접지용 도전성 비아홀을 갖는 제1 칩과, 상기 패키지 본체의 다른 영역에 실장되며, 상기 적어도 하나의 접지용 도전성 비아홀의 상단에 와이어에 의해 각각 연결된 적어도 하나의 접지단자를 갖는 제2 칩을 포함하는 멀티칩 패키지를 제공한다.
멀티칩 패키지(multi-chip package), 안테나 스위칭 모듈(antenna switching module: ASM), 접지(ground)

Description

멀티칩 패키지{MULTI CHIP PACKAGE}
도1은 종래의 멀티칩 패키지를 나타내는 평면 사진이다.
도2는 본 발명에 따른 멀티칩 패키지를 나타내는 사시도이다.
도3는 본 발명의 일 적용예에 따른 멀티칩 패키지를 나타내는 평면도이다.
<도면의 주요부분에 대한 부호설명>
21: 패키지 본체 22: 접속패드
23: 제1 칩 24a,24b,24c: 제1칩의 접속단자
25: 제2 칩 26a,26b,26c: 제2칩의 접속단자
27a,27b: 와이어
본 발명은 멀티칩 패키지에 관한 것으로서, 특히 안테나 스위칭 모듈과 같이 주로 고주파 모듈로 사용되는 2개 이상의 베어 IC 칩(bare IC chip)을 갖는 멀티칩 패키지에 관한 것이다.
근래에는, 전자제품에는 다양한 기능을 구현하기 위해서 2개 이상의 베어 IC 칩이 모듈화된 멀티칩 패키지형태로 사용되고 있다. 최근에는 이러한 멀티칩 패키지는 이동통신단말기와 같은 전자제품의 소형화 요구에 따라 보다 소형화되면서도 높은 신뢰성을 가질 것이 요구되고 있다.
멀티칩 패키지를 소형화하기 위해서는, 칩의 배열뿐만 아니라, 칩의 단자와 패키지의 본딩 패드의 연결을 효과적으로 설계해야 한다. 하지만, 종래에는 칩 사이의 공간에 거의 필수적으로 본딩패드가 칩 단자간의 연결 또는 칩의 접지 연결을 위해서 형성되므로, 소형화하는데 어려움이 있었다.
도1은 종래의 멀티칩 패키지로서 쿼드밴드(quad-band) 안테나 스위칭 모듈을 나타내는 평면 사진이다. 도1의 안테나 스위칭 모듈은 저대역(예, GSM, EGSM) LPF와 고대역(예, DCS, PCS band) LPF가 함께 구현된 제1 칩과 SP6T 스위치인 제2 칩으로 구성된다.
도1에 나타난 바와 같이, 패키지 본체의 4면에는 본딩패드가 배치되므로, IC 칩을 직접 배치할 수 있는 공간은 협소하다. 그럼에도 불구하고, 칩 사이에는 다수의 본딩패드가 배치되므로, 그로 인한 공간(S) 소모가 추가적으로 발생된다.
또한, 이러한 와이어 연결로 인해 기생인덕턴스 성분이 증가하여 모듈의 신뢰성에 악영향을 주는 문제가 있을 수 있다.
일반적으로, 칩 사이 공간(S)의 본딩패드는 칩의 단자를 연결하기 위한 일반적인 접속패드가 있으나, 이러한 접속패드는 칩 단자를 직접 연결하는 와이어 본딩공정을 통해 제거할 수 있으나, 그 외의 접지용 접속패드는 간단하게 제거하기 어려운 문제가 있다. 이러한 접지용 접속패드는 제1 및 제2 칩에서 접지되어야할 단자를 기판 내부의 접지부에 연결하기 위한 패드이므로, 각 칩의 단자가 접지용 접속패드에 별도의 와이어에 의해 본딩될 것이 요구된다.
이와 같이, 제1 및 제2 칩 사이 공간에는 간단히 제거할 수 없는 접지용 본딩패드가 배치되므로, 이로 인한 공간(S)이 불가피하게 소모되며, 결과적으로 멀티칩 패키지를 소형화하는데 큰 장애가 된다.
본 발명은 상술된 종래 기술의 문제점을 해결하기 위한 것으로서, 웨이퍼 백비아(wafer back-via)를 이용하여, 안테나 스위칭 모듈과 같은 2개 이상의 칩을 갖는 패키지에서 베어칩의 접속구조와 배열을 개선함으로써 보다 소형화 가능하면서 신뢰성이 개선된 멀티칩 패키지를 제공하는데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명은
다수의 접속패드와 적어도 하나의 접지용 패드를 갖는 패키지 본체과, 상기 패키지 본체의 일 영역에 실장되며, 하단이 상기 적어도 하나의 접지용 패드에 직 접 연결된 적어도 하나의 접지용 도전성 비아홀을 갖는 제1 칩과, 상기 패키지 본체의 다른 영역에 실장되며, 상기 적어도 하나의 접지용 도전성 비아홀의 상단에 와이어에 의해 각각 연결된 적어도 하나의 접지단자를 갖는 제2 칩을 포함하는 멀티칩 패키지를 제공한다.
바람직하게, 상기 접지용 도전성 비아홀은 상기 제1 칩의 접지단자의 기능을 함께 수행할 수 있다.
와이어 연결길이를 단축시키기 위해서, 상기 제1 칩의 상기 접지용 도전성 비아홀은 상기 제2 칩과 인접한 모서리에 위치하도록 형성된 것이 바람직하다. 이 경우에, 상기 접속패드와 상기 접지용 패드는, 상기 제1 칩과 상기 제2 칩 사이의 영역에는 형성하지 않고, 패키지 본체의 다른 영역에 배열함으로써 패키지의 소형화를 실현할 수 있다.
실시형태에 따라, 상기 제1 칩의 접지용 도전성 비아홀과 상기 제2 칩의 접지단자은 각각 복수개일 수 있다.
본 발명의 구체적이 실시형태에서, 상기 멀티칩 패키지는 안테나 스위칭 모듈이며, 상기 제1 칩은 IPD기반 저역통과필터이고, 상기 제2 칩은 스위칭 소자일 수 있다. 이 경우에, 상기 IPD기반 저역통과필터는 GaAs 기판 상에 구현될 수 있다.
상기 패키지 본체는 다양하게 구현될 수 있다. 접속패드가 형성된 LTCC 또는 PCB 기판으로 이루어질 수 있으며, 이와 달리, 상기 패키지 본체는 QFN 패키지구조라 불리는 구조를 가질 수 있다. 즉, 상기 접속패드를 구성하는 메탈패드와, 상기 제1 및 제2 칩이 실장되고 와이어본딩된 상태에서 상부에 형성된 수지몰딩부를 포함하는 패키지 본체 구조일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
도2는 본 발명의 일 실시형태에 따른 멀티칩 패키지를 나타내는 사시도이다.
도2를 참조하면, 멀티칩 패키지는 다수의 접속패드(22)가 형성된 패키지 본체인 기판(21)과 그 상면에 실장된 2개의 칩(23,25)을 포함한다.
일반적으로, 패키지 본체로는 본 실시형태와 같이 PCB 또는 LTCC로 구현된 기판(21)이 사용될 수 있으나, 메탈패드와 수지본체로 구성된 QFN 패키지 구조로 알려진 방식을 채용할 수 있다. QFN 패키지의 경우에는, 패키지 본체의 접속패드와 칩이 배치될 패드부분을 미리 배열한 후에, 칩을 탑재하고 와이어 본딩공정을 완료한 후에, 에폭시와 같은 수지와 몰딩함으로써 제조될 수 있다.
본 실시형태에서, 상기 제1 및 제2 칩(23,25)은 각각 다수의 접속단 자(24a,24b,24c 및 26a,26b,26c)를 갖는다. 상기 제1 및 제2 칩의 접속단자 중 일부단자(24a,25a)는 와이어(27a)를 통해 패키지 기판(21)의 접속패드(22)에 직접 연결된다.
또한, 상기 제1 및 제2 칩(23,25)의 다른 일부 단자는 접지단자(24b,26b)와 신호단자(24c,26c)로 구성되며, 종래와 달리 상기 제1 칩의 다른 일부 단자(24b, 24c)는 와이어(27b,27c)를 통해 제2 칩의 다른 일부 단자(26b,26c)에 직접 연결된다.
제1 및 제2 칩(23,25)의 신호단자(24b,26b)는 별도의 수단 없이 직접 와이어 본딩을 통해 연결함으로써 상기 제1 및 제2 칩(23,25) 사이의 원하는 연결을 실현할 수 있다. 하지만, 제1 및 제2 칩(23,25)의 접지단자(24c,26c)를 서로 연결하더라도, 상기 기판(21)에 마련된 접지패드(미도시)와 연결하기 위한 수단이 요구된다.
본 발명에서는, 제1 칩(23)은 제2 칩(25)의 접지단자(26b)와 직접 와이어(27b)로 연결된 접지단자(24b)의 위치에 형성된 도전성 비아홀(28)을 갖는다. 상기 3개의 도전성 비아홀(28)은 그 하단부가 각각 실장된 기판(21)의 상면영역에 위치한 접지패드(미도시)와 접속된다. 이로써, 제2 칩(25)의 접지단자(26b)는 접지용 접속패드를 제1 칩(23)과 제2 칩(25) 사이의 공간에 배치하지 않더라도 접지될 수 있다.
이와 같이, 접속패드는 물론, 상기 접지용 패드도 상기 제1 칩(23)과 상기 제2 칩(25) 사이의 영역에는 형성하지 않으므로, 패키지의 소형화를 실현할 수 있다.
또한, 상기 접지용 도전성 비아홀(28)은 제1 칩(23)에서 제2 칩(25)과 인접한 모서리를 따라 형성되므로, 제1 및 제2 칩(23,25)의 와이어 연결구조를 간소화할 수 있으며, 나아가 제1 칩(23)과 제2 칩(25) 사이의 공간을 최소화함으로써 와이어(27b)의 길이를 짧게 할 수 있다. 따라서, 와이어(27b)로 인한 기생인덕턴스 발생을 저감시킬 수 있다는 효과를 기대할 수 있다.
본 실시형태에서는, 상기 접지용 도전성 비아홀(28)은 상기 제1 칩(23)의 접지단자(24b)영역에 형성되어, 제1 칩(23) 아래의 기판(21) 상면에 형성된 접지패드(미도시)가 제1 및 제2 칩(23,25)의 공통 접지패드로 제공되는 것으로 예시되어 있으나, 이에 한정되지 않는다.
예를 들어, 상기 접지용 도전성 비아홀(28)은 제2 칩(25)의 접지단자(26b)를 위한 도전성 경로로만 제공될 수도 있다. 이 경우에도, 제1 칩(23)과 제2 칩(25) 사이에 제2 칩(25)의 접지단자(26b)를 위한 접지패드를 배치할 필요가 없으므로, 불필요한 공간을 제거하여 멀티칩 패키지의 소형화에 기여할 수 있다.
본 발명은 다양한 멀티칩 패키지에 유용하게 적용될 수 있으며, 예를 들어, 안테나 스위칭 모듈과 같은 저역통과필터와 스위칭칩을 포함한 구조에 유용하게 적용될 수 있다. 특히, 저역통과필터는 IPD형태로 GaAs 기판에 구현된 구조가 매우 유용하게 적용될 수 있다. 이는, 저역통과필터의 GaAs 기판에는 접지용 도전성 비아홀을 형성하기 위한 웨이퍼 백비아(wafer back-via)공정을 보다 용이하게 적용할 수 있기 때문이다.
도3는 본 발명의 일 적용예에 따른 멀티칩 패키지로서 안테나 스위칭 모듈에서 IPD 기반의 저역통과필터와 스위칭 소자 칩의 연결구조를 예시한 평면도이다.
도3에 도시된 바와 같이, 본 발명의 일 적용예인 안테나 스위칭 모듈은 저역통과필터(33)와 스위칭 소자(35)를 포함한다. 저역통과필터(33)는 저대역(예, GSM, EGSM) LPF와 고대역(예, DCS, PCS band) LPF가 함께 IPD형태로 구현된 칩일 수 있으며, 스위칭소자(35)는 SP6T 스위치소자일 수 있다.
상기 저역통과필터(33)는 스위칭 소자(35)와 인접한 모서리를 따라 스위칭 소자(35)의 신호단자(TX1,TX2)와 접지단자(GND)와 각각 연결하기 위한 신호단자와 접지단자(GND)를 포함한다. 상기 저역통과필터(33)의 접지단자(GND)에는 도2에서 설명한 바와 같이 접지용 도전성 비아홀(38)이 형성된다. 상기 접지용 도전성 비아홀(38)은 저역통과필터(33)가 실장될 기판 상면영역에 형성된 접속패드(미도시)와 직접 접속된다.
또한, 도3에 도시된 바와 같이, 저역통과필터(33)는 스위칭소자(35)와 연결될 접지단자 외에 다른 접지단자에도 추가적인 접지용 비아홀을 형성함으로써 접지패드에 따른 기판면적의 추가적인 소모를 방지할 수 있다. 이러한 IPD기반 저역통과필터(33)는 GaAs 기판에 구현된 경우에, 통상의 반도체 공정을 통해 접지용 도전성 비아홀을 보다 용이하게 형성할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명에 따르면, 멀티칩 패키지에서, 접지용 도전성 비아홀을 일 칩의 기판에 형성하고, 다른 칩의 접지단자의 접지연결을 접지용 도전성 비아홀을 통해 실현함으로써 접지패드에 따른 공간의 소모를 저감시킬 수 있으며, 접지연결구조를 간소화하고 와이어의 길이를 감소시킴으로써 기생인덕턴스성분의 발생을 억제할 수 있다. 결과적으로 보다 소형화되면서도 신뢰성이 개선된 우수한 멀티칩 패키지를 제공할 수 있다.

Claims (9)

  1. 다수의 접속패드와 적어도 하나의 접지용 패드를 갖는 패키지 본체;
    상기 패키지 본체의 일 영역에 실장되며, 하단이 상기 적어도 하나의 접지용 패드에 직접 연결된 적어도 하나의 접지용 도전성 비아홀을 갖는 제1 칩; 및
    상기 패키지 본체의 다른 영역에 실장되며, 상기 적어도 하나의 접지용 도전성 비아홀의 상단에 와이어에 의해 각각 연결된 적어도 하나의 접지단자를 갖는 제2 칩을 포함하는 멀티칩 패키지.
  2. 제1항에 있어서,
    상기 접지용 도전성 비아홀은 상기 제1 칩의 접지단자영역에 형성되는 것을 특징으로 하는 멀티칩 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 칩의 상기 접지용 도전성 비아홀은 상기 제2 칩과 인접한 모서리를 형성된 것을 특징으로 하는 멀티칩 패키지.
  4. 제3항에 있어서,
    상기 접속패드와 상기 접지용 패드는, 상기 제1 칩과 상기 제2 칩 사이의 영역을 제외한 영역에 형성된 것을 특징으로 하는 멀티칩 패키지.
  5. 제1항에 있어서,
    상기 제1 칩의 접지용 도전성 비아홀과 상기 제2 칩의 접지단자은 각각 복수개인 것을 특징으로 하는 멀티칩 패키지.
  6. 제1항에 있어서,
    상기 멀티칩 패키지는 안테나 스위칭 모듈이며, 상기 제1 칩은 IPD기반 저역통과필터이고, 상기 제2 칩은 스위칭 소자인 것을 특징으로 하는 멀티칩 패키지.
  7. 제1항에 있어서,
    상기 IPD기반 저역통과필터는 GaAs 기판 상에 구현된 것을 특징으로 하는 멀티칩 패키지.
  8. 제1항에 있어서,
    상기 패키지 본체는 LTCC 또는 PCB 기판으로 이루어진 것을 특징으로 하는 멀티칩 패키지.
  9. 제1항에 있어서,
    상기 패키지 본체는 상기 접속패드를 구성하는 메탈패드와, 상기 제1 및 제2 칩이 실장되고 와이어본딩된 상태에서 상부에 형성된 수지몰딩부를 포함하는 구조를 갖는 것을 특징으로 하는 멀티칩 패키지.
KR1020060036378A 2006-04-21 2006-04-21 멀티칩 패키지 KR100714562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036378A KR100714562B1 (ko) 2006-04-21 2006-04-21 멀티칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036378A KR100714562B1 (ko) 2006-04-21 2006-04-21 멀티칩 패키지

Publications (1)

Publication Number Publication Date
KR100714562B1 true KR100714562B1 (ko) 2007-05-07

Family

ID=38269708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036378A KR100714562B1 (ko) 2006-04-21 2006-04-21 멀티칩 패키지

Country Status (1)

Country Link
KR (1) KR100714562B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
KR20040020945A (ko) * 2001-06-28 2004-03-09 코넥스안트 시스템스, 인코퍼레이티드 무연 멀티-다이 캐리어의 구조 및 제조방법
KR20040076817A (ko) * 2003-02-26 2004-09-03 마츠시타 덴끼 산교 가부시키가이샤 안테나 스위치 모듈, 일체형 통신 모듈, 통신기기 및안테나 스위치 모듈의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
KR20040020945A (ko) * 2001-06-28 2004-03-09 코넥스안트 시스템스, 인코퍼레이티드 무연 멀티-다이 캐리어의 구조 및 제조방법
KR20040076817A (ko) * 2003-02-26 2004-09-03 마츠시타 덴끼 산교 가부시키가이샤 안테나 스위치 모듈, 일체형 통신 모듈, 통신기기 및안테나 스위치 모듈의 제조방법

Similar Documents

Publication Publication Date Title
US7145511B2 (en) Apparatus of antenna with heat slug and its fabricating process
US7215016B2 (en) Multi-chips stacked package
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US7166917B2 (en) Semiconductor package having passive component disposed between semiconductor device and substrate
US20070007643A1 (en) Semiconductor multi-chip package
JP2004296613A (ja) 半導体装置
US20010017411A1 (en) Semiconductor chip and semiconductor device having the chip
US7342308B2 (en) Component stacking for integrated circuit electronic package
KR101569855B1 (ko) 이중 접속성 집적회로 패키지 시스템
KR20120035394A (ko) 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
KR20020016241A (ko) 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
KR20010049663A (ko) 반도체장치
JPWO2006038421A1 (ja) 電子デバイス及びこれに用いるパッケージ
JP4284744B2 (ja) 高周波集積回路装置
US11127686B2 (en) Radio-frequency module and communication device
US20060286711A1 (en) Signal isolation in a package substrate
JP2006253834A (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
EP1944802B1 (en) Semiconductor package product
KR100714562B1 (ko) 멀티칩 패키지
JP2007324499A (ja) 高周波用半導体装置
JP2004296719A (ja) 半導体装置
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
US7473991B2 (en) Semiconductor device and electric apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee