JP2897696B2 - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JP2897696B2
JP2897696B2 JP7230136A JP23013695A JP2897696B2 JP 2897696 B2 JP2897696 B2 JP 2897696B2 JP 7230136 A JP7230136 A JP 7230136A JP 23013695 A JP23013695 A JP 23013695A JP 2897696 B2 JP2897696 B2 JP 2897696B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
semiconductor module
electrode terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7230136A
Other languages
English (en)
Other versions
JPH0974167A (ja
Inventor
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7230136A priority Critical patent/JP2897696B2/ja
Publication of JPH0974167A publication Critical patent/JPH0974167A/ja
Application granted granted Critical
Publication of JP2897696B2 publication Critical patent/JP2897696B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体モジュールに
関し、特に複数の半導体装置を連接用電極端子で連設し
た半導体モジュールに関する。
【０００２】
【従来の技術】従来の半導体装置、例えばＳＯＪ、ＳＯ
Ｐ、ＱＦＰ、ＤＩＰ、ＺＩＰなどの電極端子は半導体装
置ごとに直接基板のランドにはんだで接続され、基板の
配線を介して複数の半導体装置の電極端子同士の電気的
接続を得るとと同時に基板からの電気的な入出力を受け
ている。
【０００３】また、従来技術として半導体装置の両端の
電極端子に基板接続用電極端子を有する混成集積回路基
板を取り付け、その混成集積回路基板により半導体装置
を支持し、混成集積回路基板の基板接続用電極端子を基
板にはんだ付けして間接的に基板と電気的に接続する方
法もある（特開昭５６−６３０５８）。
【０００４】基板を介さずに半導体装置同士が電気的導
通を得る方法として、図１３に示す構成が採用されてい
る（特開平４−３４３４６２）。図１３は従来例の電極
端子同士を連結した半導体装置の模式的側面図である。
図中符号１３１は垂直型半導体装置、１３３は通常の電
極端子、１３３ａは電極端子１３３の平坦部、１３４は
連結した電極端子、１３４ａは連結した電極端子１３４
の平坦部を示す。
【０００５】図１３のように、２個の垂直型半導体装置
の一部の電極端子１３４同士を連結させ、それを屈曲さ
せて平坦部１３４ａを設け、通常の電極端子１３３に設
けられた平坦部１３３ａと共に半導体装置１３１を垂直
に保持して基板に実装する。このように複数の半導体装
置の各々の電極端子を連結させることにより、平坦部に
信号を入力すれば複数の半導体装置に信号が入力できる
ので、基板の信号入力ランドを削減することができる。
【０００６】また、図１５に示すようなＴＡＢリードを
用いて半導体装置の外部電極同士を直接連結する方法も
採用されている（特開平２−２９００３３）。図１５は
ＴＡＢリードを用いて３個の半導体装置の外部電極を直
接連結した半導体モジュールの模式的平面図である。図
中符号１５２ａは半導体装置１５９の外部電極、１５４
はＴＡＢリード、１５９は半導体装置を示す。図１５で
近接して配置された３個の半導体装置１５９の隣接部分
の外部電極１５２ａはＴＡＢリード１５４で直接連結さ
れ、それ以外の外部電極１５２ａはＴＡＢリード１５４
で外部に引き出されている。
【０００７】
【発明が解決しようとする課題】従来の基板を介して半
導体装置同士の電気的導通を得る方法は、現在のように
１枚の基板に非常に多くの半導体装置が高密度に実装さ
れるようになると、基板の配線の微細化や多層化が要求
されてくる。しかし配線の微細化には技術的な限界があ
るので、それ以上の微細化が要求される場合には、多層
化してスルーホールにより配線層間の導通を得るという
方法で回避するしかない。
【０００８】このように基板上の半導体装置が増加すれ
ばするほど、配線層の多層化は避けられない。これらの
配線の微細化や多層化は基板のコストアップにつなが
る。そして、さらに基板上の半導体装置の増加は実装工
数の増大という問題も引き起こす。
【０００９】上述の半導体装置の電極端子に混成集積回
路基板を接続し、接続した混成集積回路基板のリードを
基板にはんだ付けする方法は、半導体装置の高さが混成
集積回路基板により高くなってしまうという問題点があ
る。
【００１０】また、従来の垂直型半導体装置の電極端子
同士を接続し、平坦部を設けて基板に実装する方法は、
３個以上の連結ができない。図１４はリードフレームか
ら切り離し前の垂直型半導体装置の模式的平面図であ
る。図中符号１４１は垂直型半導体装置、１４４は電極
端子、１４４ｂは電極端子１４４の切断部、１４６はリ
ードフレームである。
【００１１】図１４に示すように２個の垂直型半導体素
子１４１の電極端子１４４を有する面を対面させ、各電
極端子が接続されている。アッセンブリ工程で接続しな
い端子の斜線で示した切断部１４４ｂを切り落し、２個
の垂直型半導体素子が平行になるように折り曲げる。折
り曲げる際に、図１３のように接続する連接用電極端子
１３４には平坦部１３４ａを設け、切り離された電極端
子１３３は垂直型半導体装置１３１の反対側に折り曲
げ、その電極端子１３３にも平坦部１３３ａを設ける。
このような構造なので３個以上の場合は垂直半導体素子
の電極端子を対面させられないので接続できない。
【００１２】また、従来のＴＡＢテープで半導体装置同
士を接続する方法では、１個の半導体装置とそれに隣接
する半導体装置とは電気的導通を得ることができるが、
隣接しない半導体装置との電気的導通は得ることができ
ない。さらにＴＡＢテープを使用する場合は、実装する
ときにすでに封止されており、実装直前に接続してある
ＴＡＢテープ上の配線を切って半導体装置間の配線を変
更して半導体モジュールの機能を変更することはできな
い。
【００１３】本発明の目的は、複数の半導体装置を直接
電極端子で連結し、一部の電極端子は複数の半導体装置
を貫通してそれぞれの半導体チップの電極と導通可能な
半導体モジュールを提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体モジュー
ルは、複数の半導体装置が物理的および電気的に相互に
接続され、一体に形成された半導体モジュールにおい
て、それぞれの半導体素子は基板接続用の電極端子およ
び隣接の半導体装置と直接接続するための連接用電極端
子を有し、複数の前記半導体装置が、前記連接用電極端
子で直列に一体に連結されており、連接用電極端子の少
なくとも１本は、少なくとも１個の半導体装置内の半導
体チップと接続すると共に当該半導体装置を貫通横断し
て、該半導体装置に隣接する半導体装置と接続されてい
る。
【００１５】少なくとも１本の半導体装置を貫通横断す
る連接用電極端子が、複数の半導体装置のそれぞれに内
蔵された半導体チップの機能の共通する電極パッドに、
共通に接続されていてもよく、半導体装置を貫通横断す
る連接用電極端子が、半導体装置に内蔵される半導体チ
ップの表裏何れかの面上を横断していてもよい。
【００１６】また、半導体モジュールを構成する半導体
装置が垂直型半導体装置であり、基板接続用の電極端子
を有する側面に直交する２つの側面に、連接用電極端子
が配設されていてもよく、連接用電極端子が、連接する
２つの半導体装置の間で所定の角度で折り曲げられてい
てもよく、半導体モジュールの最端部の連接用電極端子
の先端が、半導体モジュールの基板への実装時に、基板
の配線と接続可能な位置に導出されていてもよい。
【００１７】さらに、半導体モジュールを構成する半導
体装置が表面実装型半導体装置であり、該半導体装置の
平行する２つの側面に連接用電極端子が配設されていて
もよく、連接用電極端子の所定の最端部および所定の半
導体装置連結部が、半導体モジュールの基板への実装時
に、基板の配線と接続可能な位置に導出されていてもよ
い。
【００１８】本発明の半導体モジュールを使用すること
によって、従来は基板を介して行なっていた隣接する垂
直型半導体装置同士の導通を本体側面に設けた連接用電
極端子で直接行なえるために基板内の配線を削減でき
る。
【００１９】また、複数の垂直型半導体装置の中を貫通
する本体側面の連接用電極端子によって上述の従来例の
ＺＩＰやＴＡＢテープでの連結では不可能であった隣接
しない半導体との連結が可能となる。
【００２０】さらに複数の垂直型半導体装置の中を通過
する本体側面の連接用電極端子の１本を各半導体装置の
半導体チップの共通の目的の電極と電気的に導通させて
いけば、一本の電極端子に信号を入力するだけで複数の
垂直型半導体装置に信号を入力することができ、これに
よって基板に接続する電極端子を削減できる。
【００２１】上述した配線の削減や電極端子数の削減に
よって、基板の配線の幅も従来よりも太くでき、配線の
多層化も抑えることができる。
【００２２】隣接する垂直型半導体装置を折り曲げた連
接用電極素子で連結させることにより、個々の半導体装
置は実装の際にも倒れ難くなる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態の半導体モジュールの模式的平面図であり（ａ）
は外観の模式的平面図、（ｂ）は（ａ）の封止樹脂内部
の構造を示す断面図である。図中符号１１は垂直型半導
体装置、１２は半導体チップ、１３は通常の電極端子、
１５は本体側面の連接用電極端子、１５ａは複数の半導
体装置を貫通する本体側面の連接用電極端子、１７はＡ
ｕワイヤ、１８は樹脂封止部を示す。
【００２４】図１に示すごとく、半導体装置１１と基板
とを接続する通常の電極端子１３の他に半導体装置本体
側面に半導体装置１１間を直接連結する連接用電極端子
１５が設けられ、その一部の連接用電極端子１５ａは複
数の半導体装置を貫通している。
【００２５】樹脂封止部１８の内部では、電極端子１３
および本体側面の連接用電極端子１５の一端ならびに半
導体装置を貫通する本体側面の連接用電極端子１５ａの
所定部分が半導体チップ１２の所定の電極とＡｕワイヤ
１７で接続され電気的に導通している。
【００２６】図２は本発明の第１の実施の形態を適用し
たＬＯＣ構造の半導体装置の封止樹脂内部の構造を示す
断面図である。図中符号２１は垂直型半導体装置、２２
は半導体チップ、２３は通常の電極端子、２５は本体側
面の連接用電極端子、２５ａは複数の半導体装置を貫通
する本体側面の連接用電極端子、２７はＡｕワイヤ、２
８は樹脂封止部を示す。図２は本発明の実施の形態をＬ
ＯＣ（Ｌｅａｄ−Ｏｎ−Ｃｈｉｐ）構造の半導体装置に
適用した形態で、このように本発明は現在一般に広く採
用されているパッケージ構造に採用可能である。
【００２７】このように従来は基板を介して行なってい
た隣接する垂直型半導体装置同士の導通を本体側面に設
けた連接用電極端子１５、２５および１５ａ、２５ａで
直接行なえるために基板内の配線を削減できる。
【００２８】また、上述の従来例のＺＩＰやＴＡＢテー
プでの連結では不可能であった隣接しない半導体との連
結が、複数の垂直型半導体装置の中を貫通する本体側面
の連接用電極端子１５ａ、２５ａによって可能となる。
【００２９】さらに複数の垂直型半導体装置の中を通過
する本体側面の連接用電極端子１５ａ、２５ａの１本を
各半導体装置の半導体チップ１２、２２の共通の目的の
電極と電気的に導通させていけば、一本の電極端子に信
号を入力するだけで複数の垂直型半導体装置に信号を入
力することができ、これによって基板に接続する電極端
子を削減できる。
【００３０】上述した配線の削減や電極端子数の削減に
よって、基板の配線の幅も従来よりも太くでき、配線の
多層化も抑えることができる。
【００３１】次に本発明の第１の実施の形態の実装方法
を説明する。図３は実装した半導体モジュールの模式的
上面図であり、（ａ）は第１の配置例、（ｂ）は第２の
配置例を示す。図中３１は垂直型半導体装置、３５は本
体側面の連接用電極端子を示す。図３のように本体側面
の連接用電極端子３５を折り曲げることにより、様々な
レイアウトが可能である。
【００３２】このように隣接する垂直型半導体装置３１
を連結させることにより、個々の半導体装置は倒れ難く
なり、実装の際に半導体装置が倒れることによるトラブ
ルを減少できる。このことは実装時の垂直型半導体装置
の安定性の向上を意味している。
【００３３】また、複数の垂直型半導体装置を一つの半
導体モジュールとして一括して実装できるため、実装工
数の削減という効果もある。
【００３４】本発明の第２の実施の形態について図４を
参照して説明する。図４は本発明の第２の実施の形態の
半導体モジュールの模式的正面図であり、図中４１は垂
直型半導体装置、４３は通常の電極端子、４５は本体側
面の連接用電極端子、４５ｂは本体側面の連接用電極端
子４５の切断部を示す。図４に示すように本体側面の電
極端子４５を選択的に切断することにより、半導体モジ
ュールの機能を実装直前に変更させることが可能であ
る。
【００３５】次に、本発明の半導体モジュールの製造方
法の概略について図５を参照して説明する。図５はリー
ドフレームから切り離す前の半導体モジュールの模式的
正面図であり、図中符号５１は垂直型半導体装置、５３
は通常の電極端子、５５は本体側面の連接用電極端子、
５５ｂは本体側面の連接用電極端子５５の切断部、５６
はリードフレームを示す。
【００３６】図５に示すように全ての本体側面の連接用
電極端子５５が接続された状態で、リードフレーム５６
上に複数の垂直型半導体装置５１が直列に連続して形成
される。次のアッセンブリ工程で基板に実装される半導
体装置５１の下面の電極端子５３が、実装時に基板に垂
直に保持可能なように図３のように本体側面の連接用電
極端子５５を折り曲げて、リードフレーム５６から切り
離されて完成する。この時点で本体側面の連接用電極端
子５５を図の点線で示すような切断部５５ｂで切断して
機能を変更することもできるが、実装直前にレーザー等
で連接用電極端子５５の一部を切断して機能を変更する
ことも可能である。
【００３７】以上説明した実施の形態においては、図１
のように本体側面の連接用電極端子１５は半導体モジュ
ールを実装する基板と電気的な接合が取れない構造とな
っているが、必要であれば複数の半導体装置が連結され
た半導体モジュールの一方の端部にある本体側面の連接
用電極端子１５を基板に実装する側へ導出すれば、基板
との電気的な直接の導通が可能となり、最小限の電極端
子数で複数の電極端子への信号の入出力が可能となる。
【００３８】また、図１のように本体側面の連接用電極
端子１５は、半導体装置を貫通している連接用電極端子
１５ａを除いては隣接した半導体装置１１の半導体チッ
プ１２の対向位置の電極パッドに対応しているため、接
続の関係から電極パッドの配置に制約を生ずる。例えば
図１（ａ）において隣接した半導体チップ１２の左側の
右辺と右側の左辺の対象位置にある電極パッドを共通の
電極端子１５で接続するため、電気的に共通な電極パッ
ドを隣接する半導体チップ１２の左辺と右辺に設ける必
要がある。このような制約は従来の公知例として示した
図１３および図１５の場合も同様である。
【００３９】この制約を無くする方法を図６を参照して
説明する。図６は本発明の半導体モジュールのオーバー
リードボンディングを行なう場合の半導体モジュールの
模式的正面断面図である。図中符号６１は垂直型半導体
装置、６２は半導体チップ、６２ａは電極パッド、６３
は通常の電極端子、６５ａは複数の半導体装置を貫通す
る本体側面の連接用電極端子、６７はＡｕワイヤを示
す。
【００４０】図６に示したのは、複数の半導体装置を貫
通する本体側面の連接用電極端子６５ａを２本以上に増
加し、他の電極端子のリードをまたいでＡｕワイヤ６７
で電極パッド６２ａとリードとを結線するオーバーリー
ドボンディングを行なう方法である。ただし、この場合
には電極端子６５ａの端子数増加に対し、端子エリアの
制約とオーバーリードボンディングのワイヤ長やリード
とのショートの制約から、増加できる端子数に制限があ
る。
【００４１】図７は本発明の半導体モジュールの電極端
子が半導体チップの裏面を通過する場合の模式的正面断
面図である。図中符号７１は垂直型半導体装置、７２は
半導体チップ、７２ａは電極パッド、７３は通常の電極
端子、７５ａは複数の半導体装置を貫通する本体側面の
連接用電極端子、７７はＡｕワイヤを示す。図７に示す
ように半導体装置７１を貫通する連接用電極端子７５ａ
を半導体チップ７２の裏面に配置すれば、図６と同様に
半導体チップの右辺と左辺の電極パッド７２ａの配置に
制限無く共通の電極端子に接続できるとともに、オーバ
ーリードボンディングの必要もなくなり、さらに端子エ
リアの制約も解決できる。
【００４２】電極端子７５ａ上への半導体チップ７２の
搭載は、絶縁フィルムを電極端子７５ａの半導体チップ
７２ａの搭載面に貼り付け、従来の半導体チップ搭載部
の代用として使用するか、フィルム上の接着剤を介して
半導体チップ７２を搭載する方法等によって容易に実施
できる。
【００４３】図８は本発明の半導体モジュールの電極端
子が半導体チップの表面を通過する場合の模式的正面断
面図である。図中符号８１は垂直型半導体装置、８２は
半導体チップ、８２ａは電極パッド、８３は通常の電極
端子、８５ａは複数の半導体装置を貫通する本体側面の
連接用電極端子、８７はＡｕワイヤを示す。図８に示す
ように半導体装置８１を貫通する連接用電極端子８５ａ
を半導体チップ８２の表面に配置しても、図７と同様に
半導体チップの右辺と左辺の電極パッド８２ａの配置に
制限無く共通の電極端子に接続できるとともに、オーバ
ーリードボンディングの必要もなくなり、さらに端子エ
リアの制約も解決できる。通常このようにリードが半導
体チップ上に位置する構造をＬＯＣ（Ｌｅａｄ Ｏｎ−
Ｃｈｉｐ）構造という。
【００４４】これまでの実施の形態は、垂直型半導体装
置の装置間の電極端子による直接の連結による半導体モ
ジュールついて説明してきたが、次に第３の実施の形態
として表面実装型半導体装置における装置間の電極端子
による直接の連結による半導体モジュールについて説明
する。
【００４５】図９は本発明のＳＯＰ半導体モジュールの
外形図で、（ａ）は模式的平面図、（ｂ）は（ａ）の模
式的断面図、（ｃ）は模式的側面図である。図中符号９
２は半導体チップ、９２ａは電極パッド、９３は基板接
続用の電極端子、９５ａは複数の半導体装置を貫通連結
する連接用電極端子、９７はＡｕワイヤ、９９はＳＯＰ
半導体装置を示す。
【００４６】図９に示す相対する２辺から電極端子が導
出されているＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）半導体装置９９は、複数の半導体装置を貫
通連結する連接用電極端子９５ａと通常の電極端子９３
を有し、複数の半導体装置を貫通連結する連接用電極端
子９５ａの上に絶縁フイルム等を介して半導体チップ９
２が搭載され、電極端子９３および複数の半導体を貫通
連結する連接用電極端子９５ａが半導体チップ９２の所
定の電極パッド９２ａとＡｕワイヤ９７で接続されてい
る。複数の半導体装置を貫通連結する連接用電極端子９
５ａは、複数の半導体装置９９が連結されている半導体
モジュールの最端辺において、実装時に基板との接続可
能な形状に電極端子が切断成形されている。
【００４７】図１０と図１１は、本発明の他の形状のＳ
ＯＰ半導体モジュールの模式的側面図であり、図中１０
３、１１３は通常の電極端子、１０５ａ、１１５ａは複
数の半導体装置を貫通連結する連接用電極端子、１０
９、１１９はＳＯＰ半導体装置を示す。複数の半導体装
置を貫通連結する連接用電極端子９５ａ、１０５ａ、１
１５ａは半導体装置９９、１０９、１１９の共通端子で
あるから少なくとも１ヶ所で基板と接続されていれば十
分であり、図９のような最端辺でなくとも図１０や図１
１に示すように半導体装置間の連結部を含む任意の位置
で実装時に基板と接続可能な電極端子成形を実施するこ
とができる。通常の電極端子９３、１０３、１１３は、
従来と同様に各電極端子毎に切断成形が実施される。
【００４８】なお、複数の半導体装置を貫通連結する連
接用電極端子９５ａ、１０５ａ、１１５ａの数には特に
制約はないが、数が多い場合は半導体モジュールを基板
に実装させた時の接続強度と接続安定性を向上させるた
めに１ヶ所で基板と接続させるのではなく図１１のよう
に任意の複数箇所で基板を接続させることも可能であ
る。
【００４９】このような構造のＳ０Ｐ半導体モジュール
は、上述の垂直型半導体モジュールと同様に、基板に接
続する電極端子数の削減効果を有するとともに、半導体
チップの電極パッド配置の制約もなく、２ヶ以上の半導
体装置を連結することができるという効果を有する。
【００５０】さらに、図１２に示すように半導体装置の
４辺から電極端子が導出している表面実装型半導体装置
であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
についても同様に実施することができる。図１２は本発
明のＱＦＰ半導体モジュールの模式的断面図である。図
中符号１２２は半導体チップ、１２２ａは電極パッド、
１２３は通常の電極端子、１２５ａは複数の半導体装置
を貫通連結する連接用電極端子、１２７はＡｕワイヤ、
１２９はＱＦＰ半導体装置を示す。ただし、この場合は
共通電極端子として使用できる複数の半導体装置を貫通
連結する連接用電極端子１２５ａは、相対する２辺に限
定され、他の２辺は従来形状の電極端子１２３のみとな
る。
【００５１】なお、図９、図１２の実施の形態では複数
の半導体装置を貫通連結する電極端子の上に半導体チッ
プを搭載する構造としたが、図８で説明したＬＯＣ構造
も同様に実施可能である。
【００５２】
【発明の効果】以上説明したように本発明の半導体モジ
ュールは、複数の半導体装置同士を直接連結して電気的
に接続する連接用電極端子を設けることによって、基板
内の配線を削減し、基板に接続する電極端子数を削減す
ることができるので、基板内の配線の微細化と多層化を
抑え、基板のコストアップを防ぐという効果がある。
【００５３】また、隣接する半導体装置を連結すること
によって、複数の垂直半導体装置を一括して実装可能と
するので、実装工数の削減という効果も得られる。
【００５４】本体側面の連接用電極端子を折り曲げて様
々なレイアウトを行なうことにより個々の半導体装置は
倒れ難くなり、実装の際に半導体装置が倒れることによ
るトラブルを減少でき安定性が向上する。
【００５５】さらに、従来例のＴＡＢテープによる連結
では不可能であった実装直前の機能の変更も、連結して
いる本体側面の連接用電極端子を切断することにより可
能である。
【００５６】本発明により、基板に実装する部品数にも
よるが基板のコストが約５〜１０％程度抑制できた。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体モジュール
の模式的平面図である。（ａ）は外観の模式的平面図で
ある。（ｂ）は（ａ）の封止樹脂内部の構造を示す断面
図である。
【図２】本発明の第１の実施の形態を適用したＬＯＣ構
造の半導体装置の封止樹脂内部の構造を示す断面図であ
る。
【図３】実装した半導体モジュールの模式的上面図であ
る。（ａ）は第１の配置例を示す。（ｂ）は第２の配置
例を示す。
【図４】本発明の第２の実施の形態の半導体モジュール
の模式的正面図である。
【図５】リードフレームから切り離す前の半導体モジュ
ールの模式的正面図である。
【図６】本発明の半導体モジュールのオーバーリードボ
ンディングを行なう場合の半導体モジュールの模式的正
面断面図である。
【図７】本発明の半導体モジュールの電極端子が半導体
チップの裏面を通過する場合の模式的正面断面図であ
る。
【図８】本発明の半導体モジュールの電極端子が半導体
チップの表面を通過する場合の模式的正面断面図であ
る。
【図９】本発明のＳＯＰ半導体モジュールの外形図であ
る。（ａ）は模式的平面図である。（ｂ）は（ａ）の模
式的断面図である。（ｃ）は模式的側面図である。
【図１０】本発明の他の形状のＳＯＰ半導体モジュール
の模式的側面図である。
【図１１】本発明の他の形状のＳＯＰ半導体モジュール
の模式的側面図である。
【図１２】本発明のＱＦＰ半導体モジュールの模式的断
面図である。
【図１３】従来例の電極端子同士を連結した半導体装置
の模式的側面図である。
【図１４】従来例のリードフレームから切り離し前の垂
直型半導体装置の模式的平面図である。
【図１５】従来例のＴＡＢリードを用いて３個の半導体
装置の電極パッドを直接連結した半導体モジュールの模
式的平面図である。
【符号の説明】
１１、３１、４１、５１、６１、７１、８１、１３１、
１４１ 垂直型半導体装置 １２、２２、６２、７２、８２、９２、１２２ 半導
体チップ １３、２３、４３、５３、６３、７３、８３、９３、１
２３、１３３ 電極端子 １５、２５、３５、４５、５５ 本体側面の連接用電
極端子 １５ａ、２５ａ、６５ａ、７５ａ、８５ａ、９５ａ、１
２５ａ 複数の半導体装置を貫通する本体側面の連接
用電極端子 １７、２７、６７、７７、８７、９７、１２７ Ａｕ
ワイヤ １８、２８ 樹脂封止部 ４５ｂ、５５ｂ 本体側面の連接用電極端子の切断部 ５６、１４６ リードフレーム ６２ａ、７２ａ、８２ａ、９２ａ、１２２ａ 電極パ
ッド ９９、１０９、１１９ ＳＯＰ半導体装置 １２９ ＱＦＰ半導体装置 １３３ａ 平坦部 １３４、１４４ 連結した電極端子 １３４ａ 平坦部 １４４ｂ 切断部 １５２ａ 外部電極 １５４ タブリード １５９ 半導体装置

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の半導体装置が物理的および電気的
    に相互に接続され、一体に形成された半導体モジュール
    において、それぞれの前記半導体素子は基板接続用の電
    極端子および隣接の半導体装置と直接接続するための連
    接用電極端子を有し、複数の前記半導体装置が、前記連
    接用電極端子で直列に一体に連結され、前記連接用電極
    端子の少なくとも１本は、少なくとも１個の半導体装置
    内の半導体チップと接続すると共に当該半導体装置を貫
    通横断して、該半導体装置に隣接する半導体装置と接続
    されていることを特徴とする半導体モジュール。
  2. 【請求項２】 請求項１記載の半導体モジュールにおい
    て、少なくとも１本の半導体装置を貫通横断する前記連
    接用電極端子が、複数の前記半導体装置のそれぞれに内
    蔵された半導体チップの機能の共通する電極パッドに、
    共通に接続されていることを特徴とする半導体モジュー
    ル。
  3. 【請求項３】 請求項１または２に記載の半導体モジュ
    ールにおいて、半導体装置を貫通横断する前記連接用電
    極端子が、前記半導体装置に内蔵される半導体チップの
    表裏何れかの面上を横断することを特徴とする半導体モ
    ジュール。
  4. 【請求項４】 請求項１から請求項３のいずれか１項に
    記載の半導体モジュールにおいて、半導体モジュールを
    構成する前記半導体装置が垂直型半導体装置であり、基
    板接続用の前記電極端子を有する側面に直交する２つの
    側面に、前記連接用電極端子が配設されていることを特
    徴とする半導体モジュール。
  5. 【請求項５】 請求項４記載の半導体モジュールにおい
    て、前記連接用電極端子が、連接する２つの半導体装置
    の間で所定の角度で折り曲げられていることを特徴とす
    る半導体モジュール。
  6. 【請求項６】 請求項４または請求項５に記載の半導体
    モジュールにおいて、半導体モジュールの最端部の前記
    連接用電極端子の先端が、半導体モジュールの基板への
    実装時に、基板の配線と接続可能な位置に導出されてい
    ることを特徴とする半導体モジュール。
  7. 【請求項７】 請求項１から請求項３のいずれか１項に
    記載の半導体モジュールにおいて、半導体モジュールを
    構成する前記半導体装置が表面実装型半導体装置であ
    り、該半導体装置の平行する２つの側面に前記連接用電
    極端子が配設されていることを特徴とする半導体モジュ
    ール。
  8. 【請求項８】 請求項７記載の半導体モジュールにおい
    て、前記連接用電極端子の所定の最端部および所定の半
    導体装置連結部が、半導体モジュールの基板への実装時
    に、基板の配線と接続可能な位置に導出されていること
    を特徴とする半導体モジュール。
JP7230136A 1995-09-07 1995-09-07 半導体モジュール Expired - Lifetime JP2897696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7230136A JP2897696B2 (ja) 1995-09-07 1995-09-07 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7230136A JP2897696B2 (ja) 1995-09-07 1995-09-07 半導体モジュール

Publications (2)

Publication Number Publication Date
JPH0974167A JPH0974167A (ja) 1997-03-18
JP2897696B2 true JP2897696B2 (ja) 1999-05-31

Family

ID=16903151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7230136A Expired - Lifetime JP2897696B2 (ja) 1995-09-07 1995-09-07 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2897696B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168031A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp Ｉｃモジュールおよび半導体部品
JPH11121710A (ja) * 1997-10-09 1999-04-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3942495B2 (ja) * 2002-06-21 2007-07-11 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
JPH0974167A (ja) 1997-03-18

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5159434A (en) Semiconductor device having a particular chip pad structure
US5483024A (en) High density semiconductor package
KR950012921B1 (ko) 수지봉지형 반도체장치
US5032895A (en) Semiconductor device and method of producing the same
JP2509027B2 (ja) 半導体装置
JP2568748B2 (ja) 半導体装置
US10090229B2 (en) Semiconductor device and method for manufacturing the same
JPH08306723A (ja) 電子回路盤とその製造方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US7332803B2 (en) Circuit device
JPH04273451A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2897696B2 (ja) 半導体モジュール
JP3150560B2 (ja) 半導体装置
JP2798108B2 (ja) 混成集積回路装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2533011B2 (ja) 表面実装型半導体装置
JP3466354B2 (ja) 半導体装置
JPS58178544A (ja) リ−ドフレ−ム
JP2990120B2 (ja) 半導体装置
JP2706699B2 (ja) 半導体モジュール
JP3136274B2 (ja) 半導体装置
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS629654A (ja) 集積回路装置実装パツケ−ジ