JPH1168031A - Ｉｃモジュールおよび半導体部品 - Google Patents

Ｉｃモジュールおよび半導体部品

Info

Publication number
JPH1168031A
JPH1168031A JP9216660A JP21666097A JPH1168031A JP H1168031 A JPH1168031 A JP H1168031A JP 9216660 A JP9216660 A JP 9216660A JP 21666097 A JP21666097 A JP 21666097A JP H1168031 A JPH1168031 A JP H1168031A
Authority
JP
Japan
Prior art keywords
module
external lead
main body
microcomputer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9216660A
Other languages
English (en)
Inventor
Masahiko Ikemoto
政彦 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9216660A priority Critical patent/JPH1168031A/ja
Priority to US08/984,423 priority patent/US5912808A/en
Priority to TW086118196A priority patent/TW434862B/zh
Priority to CN98103708A priority patent/CN1208253A/zh
Priority to DE19803670A priority patent/DE19803670A1/de
Priority to KR1019980003045A priority patent/KR100287805B1/ko
Publication of JPH1168031A publication Critical patent/JPH1168031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 接続配線を実装基板の上面に設けなければな
らず、この接続配線が家電製品や情報機器をさらに小型
化する上で、大きな障害となっていた。 【解決手段】 マイコンモジュール２１の第１の外部リ
ード２３とそれに対応するメモリモジュール３１の第１
の外部リード３３とが重なり合って接続するように、マ
イコンモジュール２１とメモリモジュール３１とを実装
基板４２上に実装することにより構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＩＣモジュール
および半導体部品に関するものである。
【０００２】
【従来の技術】近年、家電製品や情報機器の小型化が急
速に進み、家電製品や情報機器が携帯されるまでに至っ
ている。このような家電製品や情報機器の小型化を促進
した要因の一つにシングルチップマイクロコンピュータ
（以下、シングルチップマイコンという）がある。シン
グルチップマイコンとは、中央演算処理装置（以下、Ｃ
ＰＵという）、ＲＯＭやＲＡＭなどのメモリ、タイマな
どの機能回路を一つの半導体チップに設けたものであ
る。シングルチップマイコンを用いることにより、実装
基板が小さくなり、家電製品や情報機器の小型化が促進
された。
【０００３】しかしながら、最近盛んに開発されている
大容量のメモリを必要とする小型機器では、ＣＰＵと大
容量のメモリとをそれぞれ別々の半導体チップに設け、
ＣＰＵが設けられた半導体チップ（以下、ＣＰＵチップ
という）をパッケージ化したマイクロコンピュータモジ
ュール（以下、マイコンモジュールという）と、大容量
のメモリが設けられた半導体チップ（以下、メモリチッ
プという）をパッケージ化した大容量メモリモジュール
（以下、メモリモジュールという）とを実装基板上に実
装し、これらマイコンモジュールおよびメモリモジュー
ル間を実装基板の上面に設けた配線を介して接続する手
法が用いられている。これは、メモリの容量が大きくな
ると、メモリの占める面積が大きくなり、一つの半導体
チップに大容量のメモリとＣＰＵとを設けることができ
なくなるためである。
【０００４】図１６は従来のＩＣモジュールの構成を示
す斜視図である。図１６にはマイコンモジュールおよび
メモリモジュールが示されている。図１６において、１
２１はマイコンモジュール、１３１はメモリモジュール
である。マイコンモジュール１２１は小型機器を制御す
る役割を担い、メモリモジュール１３１はマイコンモジ
ュール１２１が小型機器を制御するために必要なデータ
を記憶する役割を担っている。
【０００５】また、１２２はマイコンモジュール本体、
１２３はマイコンモジュール本体１２２に設けられ、マ
イコンモジュール本体１２２の側面より外部へマイコン
モジュール本体１２２の下面と水平な位置まで引き出さ
れたモジュール間接続用の第１の外部リード、１２４は
マイコンモジュール本体１２２に設けられ、マイコンモ
ジュール本体１２２の側面より外部へマイコンモジュー
ル本体１２２の下面と水平な位置まで引き出された第２
の外部リードである。第１の外部リード１２３は、マイ
コンモジュール１２１がメモリモジュール１３１からの
データを受信したりメモリモジュール１３１へメモリモ
ジュール１３１の動作を制御する制御信号を送信したり
するために設けられ、第２の外部リード１２４は、マイ
コンモジュール１２１が電源の供給を受けたり小型機器
の外部からの情報信号を受信したり小型機器の外部へ情
報信号を送信したりするために設けられている。
【０００６】また、１３２はメモリモジュール本体、１
３３はメモリモジュール本体１３２に設けられ、メモリ
モジュール本体１３２の側面より外部へメモリモジュー
ル本体１３２の下面と水平な位置まで引き出されたモジ
ュール間接続用の第１の外部リード、１３４はメモリモ
ジュール本体１３２に設けられ、メモリモジュール本体
１３２の側面より外部へメモリモジュール本体１３２の
下面と水平な位置まで引き出された第２の外部リードで
ある。第１の外部リード１３３は、メモリモジュール１
３１がマイコンモジュール１２１からの制御信号を受信
したりマイコンモジュール１２１へデータを送信したり
するために設けられ、第２の外部リード１３４は、メモ
リモジュール１３１が電源の供給を受けたり小型機器の
外部からの情報信号を受信したりするために設けられて
いる。
【０００７】なお、マイコンモジュール本体１２２に封
止されたＣＰＵチップと第１および第２の外部リード１
２３および１２４とは電気的に接続されている。また、
メモリモジュール本体１３２に封止されたメモリチップ
と第１および第２の外部リード１３３および１３４とは
電気的に接続されている。
【０００８】図１７は従来の半導体部品の構成を示す斜
視図である。図１７には図１６に示したマイコンモジュ
ールとメモリモジュールとを実装基板上に実装して構成
された半導体部品が示されている。図１７において、１
４１は半導体部品である。
【０００９】また、１４２は実装基板、１４３は実装基
板１４２の上面に設けられ、マイコンモジュール１２１
の第１の外部リード１２３が実装基板１４２の上面と接
触する部分とそれに対応するメモリモジュール１３１の
第１の外部リード１３３が実装基板１４２の上面と接触
する部分とを接続する接続配線である。その他の構成要
素は図１６において同一符号を付して示したものと同一
であるためその詳細な説明は省略する。
【００１０】図１７に示した従来の半導体部品１４１
は、マイコンモジュール１２１およびメモリモジュール
１３１間が最短距離になるように、マイコンモジュール
１２１とメモリモジュール１３１とを実装基板１４２上
に実装し、マイコンモジュール１２１の第１の外部リー
ド１２３が実装基板１４２の上面と接触する部分とそれ
に対応するメモリモジュール１３１の第１の外部リード
１３３が実装基板１４２の上面と接触する部分とを実装
基板１４２の上面に設けた接続配線１４３を用いて接続
することにより構成されている。
【００１１】次に動作について説明する。主要な動作は
以下の通りである。マイコンモジュール１２１は第１の
外部リード１２３を介してメモリモジュール１３１の動
作を制御する制御信号を送信する。メモリモジュール１
３１は第１の外部リード１３３を介してこの制御信号を
受信する。メモリモジュール１２１はこの制御信号に基
づいて動作し、第１の外部リード１３３を介してデータ
を送信する。このデータは、マイコンモジュール１２１
が小型機器を制御するために必要なデータである。マイ
コンモジュール１２１は第１の外部リード１２３を介し
てこのデータを受信する。マイコンモジュール１２１
は、このデータに基づいて小型機器を制御し、第２の外
部リード１２４を介して小型機器の外部へ情報信号を送
信する。
【００１２】
【発明が解決しようとする課題】従来のＩＣモジュール
は以上のように構成されているので、２つのＩＣモジュ
ールを実装基板上に実装して半導体部品を構成する場
合、一方のＩＣモジュールの第１の外部リードが実装基
板の上面と接触する部分とそれに対応する他方のＩＣモ
ジュールの第１の外部リードが実装基板の上面と接触す
る部分とを実装基板の上面に設ける接続配線を用いて接
続する。このため、接続配線を設ける領域を実装基板の
上面に確保しておかなければならず、この接続配線領域
が家電製品や情報機器をさらに小型化する上で、大きな
障害となっていた。
【００１３】また、従来の半導体部品は以上のように構
成されているので、接続配線を実装基板の上面に設けな
ければならず、この接続配線が家電製品や情報機器をさ
らに小型化する上で、大きな障害となっていた。
【００１４】このような問題を解決する一つの手法が、
例えば特開平２−６３１５０号公報に開示されている。
図１８は特開平２−６３１５０号公報に示された従来の
ＩＣモジュールの構成を示す斜視図である。図１８にお
いて、１５１はＩＣモジュールである。
【００１５】また、１５２はＩＣモジュール本体、１５
３はＩＣモジュール本体１５２の対向する２つの側面の
うちの一方の側面に設けられ、ＩＣモジュール本体１５
２の側面より外部へ引き出されその先端部が上方に屈曲
した第１の外部リード、１５４はＩＣモジュール本体１
５２の対向する２つの側面のうちの他方の側面に設けら
れ、ＩＣモジュール本体１５２の側面より外部へ引き出
されその先端部が下方に屈曲した第２の外部リードであ
る。
【００１６】図１９は特開平２−６３１５０号公報に示
された従来の半導体部品の構成を示す側面図である。図
１９には図１８に示したＩＣモジュールを３つの実装基
板上に実装して構成された半導体部品が示されている。
図１９において、１６１は半導体部品である。
【００１７】また、１６２は実装基板、１６３は実装基
板１６２の上面に設けられ、第１および第２の外部リー
ド１５３および１５４と接続された電気接続部である。
その他の構成要素は図１８において同一符号を付して示
したものと同一であるためその詳細な説明は省略する。
【００１８】図１９に示した従来の半導体部品１６１
は、隣り合う２つのＩＣモジュール１５１のうち一方の
ＩＣモジュール１５１の第１の外部リード１５３と他方
のＩＣモジュール１５１の第２の外部リード１５４とを
実装基板１６２の上面に設けた電気接続部１６３上で係
合して接続するように、各ＩＣモジュール１５１を実装
基板１６２上に実装し、第１の外部リード１５３と第２
の外部リード１５４とが係合して接続する部分をハンダ
等を用いて電気接続部１６３に接続することにより構成
されている。
【００１９】特開平２−６３１５０号公報に示された従
来のＩＣモジュールは以上のように構成されているの
で、接続配線領域を実装基板の上面に確保しておく必要
がないため、接続配線領域に起因した上記の問題は生じ
ない。しかしながら、特開平２−６３１５０号公報に示
された従来のＩＣモジュールでは、２つのＩＣモジュー
ルを実装基板上に実装して半導体部品を構成する場合、
一方のＩＣモジュールの第１の外部リードと他方のＩＣ
モジュールの第２の外部リードとが係合して接続する部
分（以下、外部リード接続部分という）を実装基板の上
面に設けた電気接続部にハンダ等を用いて接続する。こ
のため、２つのＩＣモジュールを実装基板上に実装して
半導体部品を構成する場合、ハンダ等が実装基板の上面
を流れて隣接する外部リード接続部分同士が接続する恐
れがあり、また一方のＩＣモジュールの第１の外部リー
ドと他方のＩＣモジュールの第２の外部リードとの間の
接続不良を修正する場合も隣接する外部リード接続部分
同士が接続する恐れがあった。
【００２０】また、特開平２−６３１５０号公報に示さ
れた従来の半導体部品は以上のように構成されているの
で、接続配線を実装基板の上面に設ける必要がなく、接
続配線に起因した上記の問題は生じない。しかしなが
ら、特開平２−６３１５０号公報に示された従来の半導
体部品では、隣り合う２つのＩＣモジュールのうち一方
のＩＣモジュールの第１の外部リードと他方のＩＣモジ
ュールの第２の外部リードとが係合して接続する部分
（外部リード接続部分）を実装基板の上面に設けた電気
接続部にハンダ等を用いて接続している。このため、隣
接する外部リード接続部分同士が接続している恐れがあ
り、また２つのＩＣモジュールのうち一方のＩＣモジュ
ールの第１の外部リードと他方のＩＣモジュールの第２
の外部リードとの間の接続不良を修正する場合、隣接す
る外部リード接続部分同士が接続する恐れがあった。
【００２１】この発明は上記のような課題を解決するた
めになされたもので、家電製品や情報機器のさらなる小
型化に寄与することができるＩＣモジュールを得ること
を目的とする。
【００２２】また、２つのＩＣモジュール間の接続の信
頼性が高く、２つのＩＣモジュール間の接続不良の修正
が容易な半導体部品を構成することができるＩＣモジュ
ールを得ることを目的とする。
【００２３】さらに、この発明は家電製品や情報機器の
さらなる小型化に寄与することができる半導体部品を得
ることを目的とする。
【００２４】さらに、この発明は２つのＩＣモジュール
間の接続の信頼性が高く、２つのＩＣモジュール間の接
続不良の修正が容易な半導体部品を得ることを目的とす
る。
【００２５】
【課題を解決するための手段】請求項１記載の発明に係
るＩＣモジュールは、２つの半導体チップを封止したＩ
Ｃモジュール本体と、２つの半導体チップ間に配置され
２つの半導体チップの各々と電気的に接続されたチップ
間接続用の内部リードと、ＩＣモジュール本体の４以上
の側面のうち２以上の側面よりＩＣモジュール本体の下
面と水平な位置まで引き出された外部リードとを備えた
ものである。
【００２６】請求項２記載の発明に係る半導体部品は、
２つの半導体チップを封止したＩＣモジュール本体と、
２つの半導体チップ間に配置され２つの半導体チップの
各々と電気的に接続されたチップ間接続用の内部リード
と、ＩＣモジュール本体の４以上の側面のうち２以上の
側面よりＩＣモジュール本体の下面と水平な位置まで引
き出された外部リードとを備えたＩＣモジュールを実装
基板上に実装して成るものである。
【００２７】請求項３記載の発明に係るＩＣモジュール
は、半導体チップを封止したＩＣモジュール本体と、Ｉ
Ｃモジュール本体の４以上の側面のうち１以上の側面よ
りＩＣモジュール本体の外部へ水平方向に引き出された
モジュール間接続用の第１の外部リードと、第１の外部
リードが引き出された側面以外の側面のうち２以上の側
面よりＩＣモジュール本体の外部へＩＣモジュール本体
の下面と水平な位置まで引き出された第２の外部リード
とを備えたものである。
【００２８】請求項４記載の発明に係るＩＣモジュール
は、半導体チップを封止したＩＣモジュール本体と、Ｉ
Ｃモジュール本体の４以上の側面のうち１以上の側面よ
りＩＣモジュール本体の外部へ水平方向に引き出された
モジュール間接続用の第１の外部リードと、第１の外部
リードが引き出された側面以外の側面のうち２以上の側
面よりＩＣモジュール本体の外部へＩＣモジュール本体
の下面と水平な位置まで引き出された第２の外部リード
とを備えたＩＣモジュールを実装基板上に２つ実装し、
各ＩＣモジュールの第１の外部リード同士を空中で接続
して成るものである。
【００２９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＩ
Ｃモジュールを示す構成図である。図１にはＣＰＵチッ
プおよびメモリチップをパッケージ化した集合モジュー
ルが示されている。図１（Ａ）は斜視図であり、図１
（Ｂ）は図１中のＩ−Ｉ線に沿って切り取った断面図で
ある。図１において、１は集合モジュール（ＩＣモジュ
ール）、５はＣＰＵチップ（半導体チップ）、６はメモ
リチップ（半導体チップ）である。ＣＰＵチップ５は小
型機器を制御する役割を担い、メモリチップ６はＣＰＵ
チップ５が小型機器を制御するために必要なデータを記
憶する役割を担っている。
【００３０】また、２は集合モジュール本体（ＩＣモジ
ュール本体）、３は集合モジュール本体２に封止され、
ＣＰＵチップ５とメモリチップ６との間に配置されたチ
ップ間接続用の内部リード、４は集合モジュール本体２
に設けられ、集合モジュール本体２の４つの側面より外
部へ集合モジュール本体２の下面と水平な位置まで引き
出された外部リード、９は集合モジュール本体２に封止
されたＣＰＵチップ５と内部リード３とを接続するボン
ディング線、１０は集合モジュール本体２に封止された
ＣＰＵチップ５と外部リード４とを接続するボンディン
グ線、１１は集合モジュール本体２に封止されたメモリ
チップ６と内部リード３とを接続するボンディング線、
集合モジュール本体２に封止されたメモリチップ６と外
部リード４とを接続するボンディング線である。内部リ
ード３は、ＣＰＵチップ５がメモリチップ６からのデー
タを受信したりメモリチップ６へメモリチップ６の動作
を制御する制御信号を送信したり、メモリチップ６がＣ
ＰＵチップ５からの制御信号を受信したりＣＰＵチップ
５へデータを送信したりするために設けられている。外
部リード４は、ＣＰＵチップ５が電源の供給を受けたり
小型機器の外部からの情報信号を受信したり小型機器の
外部へ情報信号を受信したりするために設けられ、メモ
リチップ６が電源の供給を受けたり小型機器の外部から
の情報信号を受信したり小型機器の外部へ情報信号を送
信したりするために設けられている。
【００３１】図２はこの発明の実施の形態１による半導
体部品の構成を示す斜視図であり、図１に示した集合モ
ジュールを実装基板上に実装して構成された半導体部品
が示されている。図２において、１３は半導体部品であ
る。
【００３２】また、１４は実装基板である。その他の構
成要素は図１において同一符号を付して示したものと同
一であるためその詳細な説明は省略する。
【００３３】図１に示したこの発明の実施の形態１によ
る半導体部品１は、集合モジュール１を実装基板１４上
に実装することにより構成されている。
【００３４】次に動作について説明する。主要な動作は
以下の通りである。ＣＰＵチップ５は内部リード３を介
してメモリチップ６の動作を制御する制御信号を送信す
る。メモリチップ６は内部リード３を介してこの制御信
号を受信する。メモリチップ６はこの制御信号に基づい
て動作し、内部リード３を介してデータを送信する。こ
のデータは、ＣＰＵチップ５が小型機器を制御するため
に必要なデータである。ＣＰＵチップ５は内部リード３
を介してこのデータを受信する。ＣＰＵチップ５は、こ
のデータに基づいて小型機器を制御し、外部リード４を
介して小型機器の外部へ情報信号を送信する。
【００３５】以上のように、この実施の形態１によれ
ば、ＩＣモジュールは、２つの半導体チップを封止した
ＩＣモジュール本体と、２つの半導体チップ間に配置さ
れ２つの半導体チップの各々と電気的に接続された内部
リードとを備えた構成をしているので、従来のように、
接続配線領域を実装基板の上面に確保しておく必要がな
く、家電製品や情報機器の小型化に寄与することができ
る効果が得られる。
【００３６】また、ＩＣモジュールは、２つの半導体チ
ップが２つの半導体チップ間に配置された内部リードを
用いて接続された構成をしているので、２つの半導体チ
ップ間の接続の信頼性が高いという効果が得られる。
【００３７】また、ＩＣモジュールは、外部リードがＩ
Ｃモジュール本体の４つの側面より外部へＩＣモジュー
ル本体の下面と水平な位置まで引き出された構成をして
いるので、実装基板上に実装したときの安定性が良いと
いう効果が得られる。このような効果は、外部リードが
ＩＣモジュール本体の少なくとも２つの側面より外部へ
ＩＣモジュール本体の下面と水平な位置まで引き出され
ていれば得られる。
【００３８】また、半導体部品は、２つの半導体チップ
を封止したＩＣモジュール本体と、２つの半導体チップ
間に配置され２つの半導体チップの各々と電気的に接続
された内部リードとを備えた構成のＩＣモジュールを実
装基板上に実装した構成をしているので、従来のよう
に、接続配線を実装基板の上面に設ける必要がなく、家
電製品や情報機器の小型化に寄与することができる効果
が得られる。
【００３９】また、半導体部品は、２つの半導体チップ
が２つの半導体チップ間に配置された内部リードを用い
て接続された構成のＩＣモジュールを実装基板上に実装
した構成をしているので、２つの半導体チップ間の接続
の信頼性が高いという効果が得られる。
【００４０】また、半導体部品は、外部リードがＩＣモ
ジュール本体の４つの側面より外部へＩＣモジュール本
体の下面と水平な位置まで引き出された構成のＩＣモジ
ュールを実装基板上に実装した構成をしているので、実
装基板上でのＩＣモジュールの安定性が良いという効果
が得られる。このような効果は、外部リードがＩＣモジ
ュール本体の少なくとも２つの側面より外部へＩＣモジ
ュール本体の下面と水平な位置まで引き出された構成の
ＩＣモジュールを実装基板に実装していれば得られる。
【００４１】なお、この実施の形態１の集合モジュール
をＣＰＵチップとメモリチップとの間で分割することに
より、マイコンモジュール、メモリモジュールとして用
いることもできる。図３には図１に点線を付して示す位
置で分割した状態を示している。ただし、この場合、分
割後にマイコンモジュールおよびメモリモジュール間を
実装基板の上面に設けた配線を介して接続できるよう
に、モジュール間接続用の外部リードを集合モジュール
の側面に予め設けておく必要がある。
【００４２】実施の形態２．図４はこの発明の実施の形
態２によるＩＣモジュールの構成を示す斜視図であり、
マイコンモジュールおよびメモリモジュールが示されて
いる。図４において、２１はマイコンモジュール（ＩＣ
モジュール）、３１はメモリモジュール（ＩＣモジュー
ル）である。マイコンモジュール２１は小型機器を制御
する役割を担い、メモリモジュール３１はマイコンモジ
ュール２１が小型機器を制御するために必要なデータを
記憶する役割を担っている。
【００４３】また、２２はマイコンモジュール本体（Ｉ
Ｃモジュール本体）、２３はマイコンモジュール本体２
２に設けられ、マイコンモジュール本体２２の１つの側
面より外部へ水平方向に引き出されたモジュール間接続
用の第１の外部リード、２４はマイコンモジュール本体
２２に設けられ、マイコンモジュール本体２２の３つの
側面より外部へマイコンモジュール本体２２の下面と水
平な位置まで引き出された第２の外部リードである。第
１の外部リード２３は、マイコンモジュール２１がメモ
リモジュール３１からのデータを受信したりメモリモジ
ュール３１へメモリモジュール３１の動作を制御する制
御信号を送信したりするために設けられ、第２の外部リ
ード２４は、マイコンモジュール２１が電源の供給を受
けたり小型機器の外部からの情報信号を受信したり小型
機器の外部へ情報信号を送信したりするために設けられ
ている。
【００４４】また、３２はメモリモジュール本体（ＩＣ
モジュール本体）、３３はメモリモジュール本体３２に
設けられ、メモリモジュール本体３２の１つの側面より
外部へ水平方向に引き出されたモジュール間接続用の第
１の外部リード、３４はメモリモジュール本体３２に設
けられ、メモリモジュール本体３２の３つの側面より外
部へメモリモジュール本体３２の下面と水平な位置まで
引き出された第２の外部リードである。第１の外部リー
ド３３は、メモリモジュール３１がマイコンモジュール
２１からの制御信号を受信したりマイコンモジュール２
１へデータを送信したりするために設けられ、第２の外
部リード３４は、メモリモジュール３１が電源の供給を
受けたり小型機器の外部からの情報信号を受信したりす
るために設けられている。
【００４５】なお、マイコンモジュール本体２２に封止
されたＣＰＵチップと第１および第２の外部リード２３
および２４とは電気的に接続されている。また、メモリ
モジュール本体３２に封止されたメモリチップと第１お
よび第２の外部リード３３および３４とは電気的に接続
されている。
【００４６】図５はこの発明の実施の形態２による半導
体部品の構成を示す斜視図である。図５には図４に示し
たマイコンモジュールとメモリモジュールとを実装基板
上に実装して構成された半導体部品が示されている。図
５において、４１は半導体部品である。
【００４７】また、４２は実装基板である。その他の構
成要素は図４において同一符号を付して示したものと同
一であるためその詳細な説明は省略する。
【００４８】図５に示したこの発明の実施の形態２によ
る半導体部品４１は、マイコンモジュール２１の第１の
外部リード２３とそれに対応するメモリモジュール３１
の第１の外部リード３３とが重なり合って接続するよう
に、マイコンモジュール２１とメモリモジュール３１と
を実装基板４２上に実装することにより構成されてい
る。あるいは、マイコンモジュール２１の第１の外部リ
ード２３とそれに対応するメモリモジュール３１の第１
の外部リード３３とが重なり合って接続するように、マ
イコンモジュール２１とメモリモジュール３１とを実装
基板４２上に実装し、マイコンモジュール２１の第１の
外部リード２３とメモリモジュール３１の第１の外部リ
ード３３とが重なり合って接続する部分をハンダ等を用
いて接続することにより構成されている。
【００４９】次に動作について説明する。主要な動作は
以下の通りである。マイコンモジュール２１は第１の外
部リード２３を介してメモリモジュール３１の動作を制
御する制御信号を送信する。メモリモジュール３１は第
１の外部リード３３を介してこの制御信号を受信する。
メモリモジュール２１はこの制御信号に基づいて動作
し、第１の外部リード３３を介してデータを送信する。
このデータは、マイコンモジュール２１が小型機器を制
御するために必要なデータである。マイコンモジュール
２１は第１の外部リード２３を介してこのデータを受信
する。マイコンモジュール２１は、このデータに基づい
て小型機器を制御し、第２の外部リード２４を介して小
型機器の外部へ情報信号を送信する。
【００５０】以上のように、この実施の形態２によれ
ば、ＩＣモジュールは、半導体チップを封止したＩＣモ
ジュール本体と、ＩＣモジュール本体の１つの側面より
ＩＣモジュール本体の外部へ水平方向に引き出された第
１の外部リードとを備えた構成をしているので、従来の
ように、接続配線領域を実装基板の上面に確保しておく
必要がなく、家電製品や情報機器の小型化に寄与するこ
とができる効果が得られる。さらに、半導体部品を構成
する場合に、隣接する第１の外部リード接続部分同士が
接続する恐れがなく、接続不良を修正する場合に、隣接
する第１の外部リード接続部分同士が接続する恐れがな
いので、２つのＩＣモジュール間の接続の信頼性が高
く、２つのＩＣモジュール間の接続不良の修正が容易な
半導体部品を構成することができる効果が得られる。
【００５１】また、ＩＣモジュールは、第２の外部リー
ドがＩＣモジュール本体の３つの側面より外部へＩＣモ
ジュール本体の下面と水平な位置まで引き出された構成
をしているので、実装基板上に実装したときの安定性が
良いという効果が得られる。このような効果は、外部リ
ードがＩＣモジュール本体の少なくとも２つの側面より
外部へＩＣモジュール本体の下面と水平な位置まで引き
出されていれば得られる。
【００５２】また、半導体部品は、半導体チップを封止
したＩＣモジュール本体と、ＩＣモジュール本体の１つ
の側面よりＩＣモジュール本体の外部へ水平方向に引き
出された第１の外部リードとを備えた構成のＩＣモジュ
ールを実装基板上に２つ実装し、一方のＩＣモジュール
の第１の外部リードとそれに対応する他方のＩＣモジュ
ール３１の第１の外部リードとを重ねて、各ＩＣモジュ
ールの第１の外部リード同士を空中で接続した構成をし
ているので、従来のように、接続配線を実装基板に設け
る必要がなく、家電製品や情報機器の小型化に寄与する
ことができる効果が得られる。さらに、隣接する第１の
外部リード接続部分同士が接続している恐れがなく、接
続不良を修正する場合に、隣接する第１の外部リード接
続部分同士が接続する恐れがないので、２つのＩＣモジ
ュール間の接続の信頼性が高く、２つのＩＣモジュール
間の接続不良の修正が容易であるという効果がある。
【００５３】また、半導体部品は、第２の外部リードが
ＩＣモジュール本体の３つの側面より外部へＩＣモジュ
ール本体の下面と水平な位置まで引き出された構成のＩ
Ｃモジュールを実装基板上に実装した構成をしているの
で、実装基板上に実装したときの安定性が良いという効
果が得られる。このような効果は、外部リードがＩＣモ
ジュール本体の少なくとも２つの側面より外部へＩＣモ
ジュール本体の下面と水平な位置まで引き出された構成
のＩＣモジュールを実装基板上に実装していれば得られ
る。
【００５４】実施の形態３．図６はこの発明の実施の形
態３によるＩＣモジュールの構成を示す斜視図であり、
マイコンモジュールおよびメモリモジュールが示されて
いる。また、図７はこの発明の実施の形態３による半導
体部品の構成を示す斜視図であり、図６に示されたマイ
コンモジュールとメモリモジュールとを実装基板上に実
装して構成された半導体部品が示されている。図６およ
び図７において、２３ａはマイコンモジュール本体２２
に設けられ、マイコンモジュール本体２２の１つの側面
より外部へ水平方向に引き出されたモジュール間接続用
の第１の外部リードであり、その先端が凹型形状をした
ものである。３３ａはメモリモジュール本体３２に設け
られ、メモリモジュール本体３２の１つの側面より外部
へ水平方向に引き出されたモジュール間接続用の第１の
外部リードであり、その先端が凸型形状をしたものであ
る。その他の構成要素は図４または図５において同一符
号を付して示したものと同一あるいは同等であるためそ
の詳細な説明は省略する。
【００５５】図７に示したこの発明の実施の形態３によ
る半導体部品４１は、メモリモジュール３１の第１の外
部リード３３ａ先端の凸型形状部分がそれに対応するマ
イコンモジュール２１の第１の外部リード２３ａ先端の
凹型形状部分にはまり込んで接続するように、マイコン
モジュール２１とメモリモジュール３１とを実装基板４
２上に実装することにより構成されている。あるいは、
メモリモジュール３１の第１の外部リード３３ａ先端の
凸型形状部分がそれに対応するマイコンモジュール２１
の第１の外部リード２３ａ先端の凹型形状部分にはまり
込んで接続するように、マイコンモジュール２１とメモ
リモジュール３１とを実装基板４２上に実装し、メモリ
モジュール３１の第１の外部リード３３ａ先端の凸型形
状部分がマイコンモジュール２１の第１の外部リード２
３ａ先端の凹型形状部分にはまり込んで接続する部分を
ハンダ等を用いて接続することにより構成されている。
【００５６】すなわち、この実施の形態３の半導体部品
は、先端が凸型形状である第１の外部リードを備えた構
成のＩＣモジュールと、先端が凹型形状である第１の外
部リードを備えた構成のＩＣモジュールとを実装基板上
に実装し、一方のＩＣモジュールの第１の外部リード先
端の凸型形状部分をそれに対応する他方のＩＣモジュー
ルの第１の外部リード先端の凹型形状部分にはめ込ん
で、各ＩＣモジュールの第１の外部リード同士を空中で
接続した構成をしている。
【００５７】この実施の形態３によれば、実施の形態２
と同様な効果が得られる。
【００５８】実施の形態４．図８はこの発明の実施の形
態４によるＩＣモジュールの構成を示す斜視図であり、
マイコンモジュールおよびメモリモジュールが示されて
いる。また、図９はこの発明の実施の形態４による従来
の半導体部品の構成を示す斜視図であり、図８に示され
たマイコンモジュールとメモリモジュールとを実装基板
上に実装して構成された半導体部品が示されている。図
８および図９において、２３ｂはマイコンモジュール本
体２２に設けられ、マイコンモジュール本体２２の１つ
の側面より外部へ水平方向に引き出されたモジュール間
接続用の第１の外部リードであり、その先端が凸型形状
あるいは凹型形状をしたものである。３３ｂはメモリモ
ジュール本体３２に設けられ、メモリモジュール本体３
２の１つの側面より外部へ水平方向に引き出されたモジ
ュール間接続用の第１の外部リードであり、その先端が
凸型形状あるいは凹型形状をしたものである。その他の
構成要素は図４または図５において同一符号を付して示
したものと同一あるいは同等であるためその詳細な説明
は省略する。
【００５９】図９に示したこの発明の実施の形態４によ
る半導体部品４１は、メモリモジュール３１の第１の外
部リード３３ｂ先端の凸型形状部分がそれに対応するマ
イコンモジュール２１の第１の外部リード２３ｂ先端の
凹型形状部分にはまり込んで接続し、マイコンモジュー
ル２１の第１の外部リード２３ｂ先端の凸型形状部分が
それに対応するメモリモジュール３１の第１の外部リー
ド３３ｂ先端の凹型形状部分にはまり込んで接続するよ
うに、マイコンモジュール２１とメモリモジュール３１
とを実装基板４２上に実装することにより構成されてい
る。あるいは、メモリモジュール３１の第１の外部リー
ド３３ｂ先端の凸型形状部分がそれに対応するマイコン
モジュール２１の第１の外部リード２３ｂ先端の凹型形
状部分にはまり込んで接続し、マイコンモジュール２１
の第１の外部リード２３ｂ先端の凸型形状部分がそれに
対応するメモリモジュール３１の第１の外部リード３３
ｂ先端の凹型形状部分にはまり込んで接続するように、
マイコンモジュール２１とメモリモジュール３１とを実
装基板４２上に実装し、メモリモジュール３１の第１の
外部リード３３ｂ先端の凸型形状部分がマイコンモジュ
ール２１の第１の外部リード２３ｂ先端の凹型形状部分
にはまり込んで接続する部分およびマイコンモジュール
２１の第１の外部リード２３ｂ先端の凸型形状部分がそ
れに対応するメモリモジュール３１の第１の外部リード
３３ｂ先端の凹型形状部分にはまり込んで接続する部分
をハンダ等を用いて接続することにより構成されてい
る。
【００６０】すなわち、この実施の形態４の半導体部品
は、先端が凸型形状である第１の外部リードと先端が凹
型形状である第１の外部リードとを交互に配置して備え
た構成のＩＣモジュールを実装基板上に２つ実装し、一
方のＩＣモジュールの第１の外部リード先端の凸型形状
部分をそれに対応する他方のＩＣモジュールの第１の外
部リード先端の凹型形状部分にはめ込み、他方のＩＣモ
ジュールの第１の外部リード先端の凸型形状部分をそれ
に対応する一方のＩＣモジュールの第１の外部リード先
端の凹型形状部分にはめ込んで、各ＩＣモジュールの第
１の外部リード同士を空中で接続した構成をしている。
【００６１】この実施の形態４によれば、実施の形態２
と同様な効果が得られる。
【００６２】実施の形態５．図１０はこの発明の実施の
形態５によるＩＣモジュールの構成を示す斜視図であ
り、マイコンモジュールおよびメモリモジュールが示さ
れている。また、図１１はこの発明の実施の形態５によ
る半導体部品の構成を示す斜視図であり、図１０に示さ
れたマイコンモジュールとメモリモジュールとを実装基
板上に実装して構成された半導体部品が示されている。
図１０および図１１において、２３ｃはマイコンモジュ
ール本体２２に設けられ、マイコンモジュール本体２２
の１つの側面より外部へ水平方向に引き出されたモジュ
ール間接続用の第１の外部リードであり、その先端が階
段状に上がった形状をしたものである。３３ｃはメモリ
モジュール本体３２に設けられ、メモリモジュール本体
３２の１つの側面より外部へ水平方向に引き出されたモ
ジュール間接続用の第１の外部リードである。その他の
構成要素は図４または図５において同一符号を付して示
したものと同一あるいは同等であるためその詳細な説明
は省略する。
【００６３】図１１に示したこの発明の実施の形態５に
よる半導体部品４１は、メモリモジュール３１の第１の
外部リード３３ｃ先端がそれに対応するマイコンモジュ
ール２１の第１の外部リード２３ｃ先端の階段状に上が
った形状部分の下側にはいり込んで接続するように、マ
イコンモジュール２１とメモリモジュール３１とを実装
基板４２上に実装することにより構成されている。ある
いは、メモリモジュール３１の第１の外部リード３３ｃ
先端がそれに対応するマイコンモジュール２１の第１の
外部リード２３ｃ先端の階段状に上がった形状部分の下
側にはいり込んで接続するように、マイコンモジュール
２１とメモリモジュール３１とを実装基板４２上に実装
し、メモリモジュール３１の第１の外部リード３３ｃ先
端がマイコンモジュール２１の第１の外部リード２３ｃ
先端の階段状に上がった形状部分の下側にはいり込んで
接続する部分をハンダ等を用いて接続することにより構
成されている。
【００６４】すなわち、この実施の形態５の半導体部品
は、先端が水平方向に引き出されたままである第１の外
部リードを備えた構成のＩＣモジュールと、先端が階段
状に上がった形状である第１の外部リードを備えた構成
のＩＣモジュールとを実装基板上に実装し、一方のＩＣ
モジュールの第１の外部リード先端をそれに対応する他
方のＩＣモジュールの第１の外部リード先端の階段状に
上がった形状部分の下側にはいり込ませて、各ＩＣモジ
ュールの第１の外部リード同士を空中で接続した構成を
している。
【００６５】この実施の形態５によれば、実施の形態２
と同様な効果が得られる。
【００６６】実施の形態６．図１２はこの発明の実施の
形態６によるＩＣモジュールの構成を示す斜視図であ
り、マイコンモジュールおよびメモリモジュールが示さ
れている。また、図１３はこの発明の実施の形態６によ
る半導体部品の構成を示す斜視図であり、図１２に示さ
れたマイコンモジュールとメモリモジュールとを実装基
板上に実装して構成された半導体部品が示されている。
図１２および図１３において、２３ｄはマイコンモジュ
ール本体２２に設けられ、マイコンモジュール本体２２
の１つの側面より外部へ水平方向に引き出されたモジュ
ール間接続用の第１の外部リードであり、その先端が階
段状に下がった形状をしたものである。３３ｄはメモリ
モジュール本体３２に設けられ、メモリモジュール本体
３２の１つの側面より外部へ水平方向に引き出されたモ
ジュール間接続用の第１の外部リードである。その他の
構成要素は図４または図５において同一符号を付して示
したものと同一あるいは同等であるためその詳細な説明
は省略する。
【００６７】図１３に示したこの発明の実施の形態６に
よる半導体部品４１は、メモリモジュール３１の第１の
外部リード３３ｄ先端がそれに対応するマイコンモジュ
ール２１の第１の外部リード２３ｄ先端の階段状に下が
った形状部分の上側にはいり込んで接続するように、マ
イコンモジュール２１とメモリモジュール３１とを実装
基板４２上に実装することにより構成されている。ある
いは、メモリモジュール３１の第１の外部リード３３ｄ
先端がそれに対応するマイコンモジュール２１の第１の
外部リード２３ｄ先端の階段状に下がった形状部分の上
側にはいり込んで接続するように、マイコンモジュール
２１とメモリモジュール３１とを実装基板４２上に実装
し、メモリモジュール３１の第１の外部リード３３ｄ先
端がマイコンモジュール２１の第１の外部リード２３ｄ
先端の階段状に下がった形状部分の上側にはいり込んで
接続する部分をハンダ等を用いて接続することにより構
成されている。
【００６８】すなわち、この実施の形態６の半導体部品
は、先端が水平方向に引き出されたままである第１の外
部リードを備えた構成のＩＣモジュールと、先端が階段
状に下がった形状である第１の外部リードを備えた構成
のＩＣモジュールとを実装基板上に実装し、一方のＩＣ
モジュールの第１の外部リード先端をそれに対応する他
方のＩＣモジュールの第１の外部リード先端の階段状に
下がった形状部分の上側にはいり込ませて、各ＩＣモジ
ュールの第１の外部リード同士を空中で接続した構成を
している。
【００６９】この実施の形態６によれば、実施の形態２
と同様な効果が得られる。
【００７０】実施の形態７．図１４はこの発明の実施の
形態７によるＩＣモジュールの構成を示す斜視図であ
り、マイコンモジュールおよびメモリモジュールが示さ
れている。また、図１５はこの発明の実施の形態７によ
る半導体部品の構成を示す斜視図であり、図１４に示さ
れたマイコンモジュールとメモリモジュールとを実装基
板上に実装して構成された半導体部品が示されている。
図１４および図１５において、２３ｅはマイコンモジュ
ール本体２２に設けられ、マイコンモジュール本体２２
の１つの側面より外部へ水平方向に引き出されたモジュ
ール間接続用の第１の外部リードであり、その先端が階
段状に上がった形状あるいは階段状に下がった形状をし
たものである。３３ｅはメモリモジュール本体３２に設
けられ、メモリモジュール本体３２の１つの側面より外
部へ水平方向に引き出されたモジュール間接続用の第１
の外部リードである。その他の構成要素は図４または図
５において同一符号を付して示したものと同一あるいは
同等であるためその詳細な説明は省略する。
【００７１】図１５に示したこの発明の実施の形態７に
よる半導体部品４１は、メモリモジュール３１の第１の
外部リード３３ｅ先端がそれに対応するマイコンモジュ
ール２１の第１の外部リード２３ｅ先端の階段状に上が
った形状部分の下側あるいは階段状に下がった形状部分
の上側にはいり込んで接続するように、マイコンモジュ
ール２１とメモリモジュール３１とを実装基板４２上に
実装することにより構成されている。あるいは、メモリ
モジュール３１の第１の外部リード３３ｅ先端がそれに
対応するマイコンモジュール２１の第１の外部リード２
３ｅ先端の階段状に上がった形状部分の下側あるいは階
段状に下がった形状部分の上側にはいり込んで接続する
ように、マイコンモジュール２１とメモリモジュール３
１とを実装基板４２上に実装し、メモリモジュール３１
の第１の外部リード３３ｅ先端がマイコンモジュール２
１の第１の外部リード２３ｅ先端の階段状に上がった形
状部分の下側にはいり込んで接続する部分およびメモリ
モジュール３１の第１の外部リード３３ｅ先端がマイコ
ンモジュール２１の第１の外部リード２３ｅ先端の階段
状に下がった形状部分の上側にはいり込んで接続する部
分をハンダ等を用いて接続することにより構成されてい
る。
【００７２】すなわち、この実施の形態７の半導体部品
は、先端が水平方向に引き出されたままである第１の外
部リードを備えた構成のＩＣモジュールと、先端が階段
状に上がった形状である第１の外部リードと先端が階段
状に下がった形状である第１の外部リードとを交互に配
置して備えた構成のＩＣモジュールとを実装基板上に実
装し、一方のＩＣモジュールの第１の外部リード先端を
それに対応する他方のＩＣモジュールの第１の外部リー
ド先端の階段状に上がった形状部分の下側あるいは階段
状に下がった形状部分の上側にはいり込ませて、各ＩＣ
モジュールの第１の外部リード同士を空中で接続した構
成をしている。
【００７３】この実施の形態７によれば、実施の形態２
と同様な効果が得られる。
【００７４】なお、上述した実施の形態１では、半導体
チップとしてＣＰＵチップおよびメモリチップの場合に
ついて説明し、実施の形態２から実施の形態７ではＩＣ
モジュールとしてマイコンモジュールおよびメモリモジ
ュールの場合について説明したが、半導体チップの種類
やＩＣモジュールの種類については何等制限されない。
【００７５】また、上述した実施の形態２から実施の形
態７では、第１の外部リードがＩＣモジュール本体の１
つの側面より引き出されている場合について説明した
が、第２の外部リードが少なくとも２つの側面から引き
出されているならば、第１の外部リードが２以上の側面
から引き出されていても良い。
【００７６】
【発明の効果】以上のように、この発明によれば、家電
製品や情報機器のさらなる小型化に寄与することができ
るＩＣモジュールを得ることができる効果がある。
【００７７】また、２つのＩＣモジュール間の接続の信
頼性が高く、２つのＩＣモジュール間の接続不良の修正
が容易な半導体部品を構成することができるＩＣモジュ
ールを得ることができる効果がある。
【００７８】また、この発明によれば、家電製品や情報
機器のさらなる小型化に寄与することができる半導体部
品を得ることができる効果がある。
【００７９】また、この発明によれば、２つのＩＣモジ
ュール間の接続の信頼性が高く、２つのＩＣモジュール
間の接続不良の修正が容易な半導体部品を得ることがで
きる効果がある。
【図面の簡単な説明】
【図１】 （Ａ）および（Ｂ）はこの発明の実施の形態
１によるＩＣモジュールの構成図である。
【図２】 この発明の実施の形態１による半導体部品の
構成を示す斜視図である。
【図３】 この発明の実施の形態１によるＩＣモジュー
ルを分割した状態を示す斜視図である。
【図４】 この発明の実施の形態２によるＩＣモジュー
ルの構成を示す斜視図である。
【図５】 この発明の実施の形態２による半導体部品の
構成を示す斜視図である。
【図６】 この発明の実施の形態３によるＩＣモジュー
ルの構成を示す斜視図である。
【図７】 この発明の実施の形態３による半導体部品の
構成を示す斜視図である。
【図８】 この発明の実施の形態４によるＩＣモジュー
ルの構成を示す斜視図である。
【図９】 この発明の実施の形態４による半導体部品の
構成を示す斜視図である。
【図１０】 この発明の実施の形態５によるＩＣモジュ
ールの構成を示す斜視図である。
【図１１】 この発明の実施の形態５による半導体部品
の構成を示す斜視図である。
【図１２】 この発明の実施の形態６によるＩＣモジュ
ールの構成を示す斜視図である。
【図１３】 この発明の実施の形態６による半導体部品
の構成を示す斜視図である。
【図１４】 この発明の実施の形態７によるＩＣモジュ
ールの構成を示す斜視図である。
【図１５】 この発明の実施の形態７による半導体部品
の構成を示す斜視図である。
【図１６】 従来のＩＣモジュールの構成を示す斜視図
である。
【図１７】 従来の半導体部品の構成を示す斜視図であ
る。
【図１８】 特開平２−６３１５０号公報に示された従
来のＩＣモジュールの構成を示す斜視図である。
【図１９】 特開平２−６３１５０号公報に示された従
来の半導体部品の構成を示す側面図である。
【符号の説明】
１ 集合モジュール（ＩＣモジュール）、２ 集合モジ
ュール本体（ＩＣモジュール本体）、３ 内部リード、
４ 外部リード、５ ＣＰＵチップ（半導体チップ）、
６ メモリチップ（半導体チップ）、１３，４１ 半導
体部品、１４，４２ 実装基板、２１ マイコンモジュ
ール（ＩＣモジュール）、２２ マイコンモジュール本
体（ＩＣモジュール本体）、２３，２３ａ〜２３ｅ，３
３，３３ａ〜３３ｅ 第１の外部リード、２４，３４
第２の外部リード、３１ メモリモジュール（ＩＣモジ
ュール）、３２ メモリモジュール本体（ＩＣモジュー
ル本体）。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ２つの半導体チップを封止したＩＣモジ
    ュール本体と、上記２つの半導体チップ間に配置され上
    記２つの半導体チップの各々と電気的に接続されたチッ
    プ間接続用の内部リードと、上記ＩＣモジュール本体の
    ４以上の側面のうち２以上の側面より上記ＩＣモジュー
    ル本体の下面と水平な位置まで引き出された外部リード
    とを備えたことを特徴とするＩＣモジュール。
  2. 【請求項２】 ２つの半導体チップを封止したＩＣモジ
    ュール本体と、上記２つの半導体チップ間に配置され上
    記２つの半導体チップの各々と電気的に接続されたチッ
    プ間接続用の内部リードと、上記ＩＣモジュール本体の
    ４以上の側面のうち２以上の側面より上記ＩＣモジュー
    ル本体の下面と水平な位置まで引き出された外部リード
    とを備えたＩＣモジュールを実装基板上に実装して成る
    ことを特徴とする半導体部品。
  3. 【請求項３】 半導体チップを封止したＩＣモジュール
    本体と、上記ＩＣモジュール本体の４以上の側面のうち
    １以上の側面より上記ＩＣモジュール本体の外部へ水平
    方向に引き出されたモジュール間接続用の第１の外部リ
    ードと、上記第１の外部リードが引き出された側面以外
    の側面のうち２以上の側面より上記ＩＣモジュール本体
    の外部へ上記ＩＣモジュール本体の下面と水平な位置ま
    で引き出された第２の外部リードとを備えたことを特徴
    とするＩＣモジュール。
  4. 【請求項４】 半導体チップを封止したＩＣモジュール
    本体と、上記ＩＣモジュール本体の４以上の側面のうち
    １以上の側面より上記ＩＣモジュール本体の外部へ水平
    方向に引き出されたモジュール間接続用の第１の外部リ
    ードと、上記第１の外部リードが引き出された側面以外
    の側面のうち２以上の側面より上記ＩＣモジュール本体
    の外部へ上記ＩＣモジュール本体の下面と水平な位置ま
    で引き出された第２の外部リードとを備えたＩＣモジュ
    ールを実装基板上に２つ実装し、各上記ＩＣモジュール
    の第１の外部リード同士を空中で接続して成ることを特
    徴とする半導体部品。
JP9216660A 1997-08-11 1997-08-11 Ｉｃモジュールおよび半導体部品 Pending JPH1168031A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9216660A JPH1168031A (ja) 1997-08-11 1997-08-11 Ｉｃモジュールおよび半導体部品
US08/984,423 US5912808A (en) 1997-08-11 1997-12-03 Semiconductor component
TW086118196A TW434862B (en) 1997-08-11 1997-12-03 IC module and semiconductor device
CN98103708A CN1208253A (zh) 1997-08-11 1998-01-26 集成电路组件和半导体元件
DE19803670A DE19803670A1 (de) 1997-08-11 1998-01-30 Halbleiterbaustein
KR1019980003045A KR100287805B1 (ko) 1997-08-11 1998-02-04 반도체부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9216660A JPH1168031A (ja) 1997-08-11 1997-08-11 Ｉｃモジュールおよび半導体部品

Publications (1)

Publication Number Publication Date
JPH1168031A true JPH1168031A (ja) 1999-03-09

Family

ID=16691942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9216660A Pending JPH1168031A (ja) 1997-08-11 1997-08-11 Ｉｃモジュールおよび半導体部品

Country Status (6)

Country Link
US (1) US5912808A (ja)
JP (1) JPH1168031A (ja)
KR (1) KR100287805B1 (ja)
CN (1) CN1208253A (ja)
DE (1) DE19803670A1 (ja)
TW (1) TW434862B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196756A (ja) * 2005-01-14 2006-07-27 Sharp Corp 集積回路パッケージの設計方法および製造方法
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052171A (en) * 1998-03-05 2000-04-18 Sharp Kabushiki Kaisha Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
US6969265B2 (en) * 2000-05-18 2005-11-29 Infineon Technologies Ag Electrically connecting integrated circuits and transducers
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
KR101096456B1 (ko) 2011-07-13 2011-12-20 주식회사 하이닉스반도체 멀티 패키지
KR101096457B1 (ko) 2011-10-14 2011-12-20 주식회사 하이닉스반도체 멀티 패키지
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH0263150A (ja) * 1988-08-29 1990-03-02 Sumitomo Electric Ind Ltd 半導体集積回路用パッケージ
JPH05183094A (ja) * 1992-01-06 1993-07-23 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
JP2897696B2 (ja) * 1995-09-07 1999-05-31 日本電気株式会社 半導体モジュール
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196756A (ja) * 2005-01-14 2006-07-27 Sharp Corp 集積回路パッケージの設計方法および製造方法
US7458054B2 (en) 2005-01-14 2008-11-25 Sharp Kabushiki Kaisha Method for designing integrated circuit package and method for manufacturing same
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE19803670A1 (de) 1999-02-25
CN1208253A (zh) 1999-02-17
KR100287805B1 (ko) 2001-04-16
TW434862B (en) 2001-05-16
US5912808A (en) 1999-06-15
KR19990023057A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
US6060772A (en) Power semiconductor module with a plurality of semiconductor chips
KR100307465B1 (ko) 파워모듈
US5592019A (en) Semiconductor device and module
US7514768B2 (en) Package structure for a semiconductor device incorporating enhanced solder bump structure
US20100176504A1 (en) Semiconductor device
US20010002065A1 (en) Integrated circuit package having interchip bonding and method therefor
JP2568748B2 (ja) 半導体装置
GB2289985A (en) Connecting the output pads on an i.c. chip, using an adaptor board
US20200046210A1 (en) Endoscope, image pickup module and manufacturing method for image pickup module
JPH1168031A (ja) Ｉｃモジュールおよび半導体部品
JP2979930B2 (ja) 電力用半導体装置のパッケージ
JPH1145903A (ja) 半導体素子及び半導体装置
US6861732B2 (en) Power source circuit device
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
JP3669889B2 (ja) 半導体集積回路装置
US6674163B1 (en) Package structure for a semiconductor device
JP2000124395A (ja) 多チップ半導体パッケージ構造とその製造方法
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2004320012A (ja) チップ相互接続方法および装置
JP2000183275A (ja) 半導体装置
JP5048627B2 (ja) リードフレーム及び半導体装置
JP3303846B2 (ja) 半導体モジュール及びその接続方法
JPH0766330A (ja) 半導体素子実装コネクタ
JP4330293B2 (ja) 電力用半導体装置
JPH0722577A (ja) 混成集積回路装置