JPH0263150A - 半導体集積回路用パッケージ - Google Patents
半導体集積回路用パッケージInfo
- Publication number
- JPH0263150A JPH0263150A JP21424788A JP21424788A JPH0263150A JP H0263150 A JPH0263150 A JP H0263150A JP 21424788 A JP21424788 A JP 21424788A JP 21424788 A JP21424788 A JP 21424788A JP H0263150 A JPH0263150 A JP H0263150A
- Authority
- JP
- Japan
- Prior art keywords
- package
- terminals
- semiconductor integrated
- electrical
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000000034 method Methods 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路用パッケージに関し、特に詳細
には、２列に平行に配列された電気端子を膏し、その電
気端子が水平方向に伸びているタイプのパッケージ（以
下、フラットパッケージという）に関する。
には、２列に平行に配列された電気端子を膏し、その電
気端子が水平方向に伸びているタイプのパッケージ（以
下、フラットパッケージという）に関する。
半導体集積回路チップを収容しているパッケージの一つ
とした、フラットパッケージが知られている。この様な
フラットパッケージの外観を第５図に示す。この図に示
すようにフラットパッケージ本体１はその両側に伸びる
２列の電気端子列２ａ、２ｂを有し、その電気端子列２
ａ、２ｂのそれぞれの電気端子は下側のプリント配線基
板上の配線パターンに電気的に接続できるようになって
いる。そして、この様なフラットパッケージ内には、例
えば半導体メモリーチップが搭載されている。そして、
このような半導体メモリー素子を同種複数使用する場合
には、それぞれの素子から伸びるデータライン用の電気
端子は、プリント配線板上に形成された共通のデータバ
スに対して並列に接続される。そしてフラットパッケー
ジに実装された半導体メモリー素子をプリント配線基板
上に実装するには、その電気端子をプリント配線基板上
に形成した電気接続部に接触させハンダ等で固定してい
た。その実装状態を第６図（ａ）に示す。そして、その
プリント配線基板５上に形成された電気接続部３．４等
はそれぞれ所望の配線パターン６．７で電気的に接続さ
れている。
とした、フラットパッケージが知られている。この様な
フラットパッケージの外観を第５図に示す。この図に示
すようにフラットパッケージ本体１はその両側に伸びる
２列の電気端子列２ａ、２ｂを有し、その電気端子列２
ａ、２ｂのそれぞれの電気端子は下側のプリント配線基
板上の配線パターンに電気的に接続できるようになって
いる。そして、この様なフラットパッケージ内には、例
えば半導体メモリーチップが搭載されている。そして、
このような半導体メモリー素子を同種複数使用する場合
には、それぞれの素子から伸びるデータライン用の電気
端子は、プリント配線板上に形成された共通のデータバ
スに対して並列に接続される。そしてフラットパッケー
ジに実装された半導体メモリー素子をプリント配線基板
上に実装するには、その電気端子をプリント配線基板上
に形成した電気接続部に接触させハンダ等で固定してい
た。その実装状態を第６図（ａ）に示す。そして、その
プリント配線基板５上に形成された電気接続部３．４等
はそれぞれ所望の配線パターン６．７で電気的に接続さ
れている。
しかし、上記のような従来の従来のフラットパッケージ
を用いた実装方法では、半導体素子の電気端子の数に対
応するだけの数の電気接続部が必要となり、更にそれら
の電気接続部間を所望な状態で電気的に連結するための
配線パターンが必要であった。そのため、実装する半導
体素子が増加すればするほど、配線パターンが飛躍的に
複雑化し、設計ミスを引き起こし易くなっていた。また
、これらの隣接する電気接続部３．４間は第６図（ｂ）
に示すように、互いに絶縁しておく必要があるため、所
定の間隔を保たなければならない。
を用いた実装方法では、半導体素子の電気端子の数に対
応するだけの数の電気接続部が必要となり、更にそれら
の電気接続部間を所望な状態で電気的に連結するための
配線パターンが必要であった。そのため、実装する半導
体素子が増加すればするほど、配線パターンが飛躍的に
複雑化し、設計ミスを引き起こし易くなっていた。また
、これらの隣接する電気接続部３．４間は第６図（ｂ）
に示すように、互いに絶縁しておく必要があるため、所
定の間隔を保たなければならない。
そのため、電気接続部の数が増えるに従いプリント配線
基板の面積が飛躍的に増大してしまっていた。更に、こ
のような配線パターンの複雑化にともない、半導体素子
への信号配線の距離が長くなり、電気信号が遅延してし
まう。そのため、この様なプリント配線基板に半導体メ
モリー素子を実装し使用するとシステム全体の速度が遅
くなり、また、信号波形の劣化がおおきくなってシステ
ム全体の信頼性が低下してしまっていた。
基板の面積が飛躍的に増大してしまっていた。更に、こ
のような配線パターンの複雑化にともない、半導体素子
への信号配線の距離が長くなり、電気信号が遅延してし
まう。そのため、この様なプリント配線基板に半導体メ
モリー素子を実装し使用するとシステム全体の速度が遅
くなり、また、信号波形の劣化がおおきくなってシステ
ム全体の信頼性が低下してしまっていた。
本発明は上記問題点を解決し、特に、同゛−の種類の素
子を互いに縦続接続して使用する際、簡略化した配線パ
ターンを有するプリント配線基板上に実装することがで
きる半導体集積回路用パッケージを提供することを目的
とする。
子を互いに縦続接続して使用する際、簡略化した配線パ
ターンを有するプリント配線基板上に実装することがで
きる半導体集積回路用パッケージを提供することを目的
とする。
本発明の半導体集積回路用パッケージは、パッケージ本
体と、前記パッケージ本体を挾んで両側に２列に配列さ
れ、水平方向に伸びる複数の電気端子を有する半導体集
積回路用パッケージであって、前記２列に配列された電
気端子の一方の列の電気端子の少なくとも１つの第１種
電気端子の下面の一部が、他方の列の第２種電気端子の
上面とほぼ同じレベルにあ“ることを特徴とする。
体と、前記パッケージ本体を挾んで両側に２列に配列さ
れ、水平方向に伸びる複数の電気端子を有する半導体集
積回路用パッケージであって、前記２列に配列された電
気端子の一方の列の電気端子の少なくとも１つの第１種
電気端子の下面の一部が、他方の列の第２種電気端子の
上面とほぼ同じレベルにあ“ることを特徴とする。
本発明の半導体集積集積回路用パッケージでは、上記の
ように構成しているので、半導体素子を複数、配線を介
することなく、直接接続することが可能になり、この様
なパッケージに実装された半導体素子を実装するプリン
ト配線基板のプリント配線パターンを簡略化ができる。
ように構成しているので、半導体素子を複数、配線を介
することなく、直接接続することが可能になり、この様
なパッケージに実装された半導体素子を実装するプリン
ト配線基板のプリント配線パターンを簡略化ができる。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第１図は本発明に従う半導体集積回路用パッケージの外
観斜視図を示す。この図に示すように、半導体集積回路
用パッケージ（以下単にパッケージという）はパッケー
ジ本体１０とその両側に伸びる電気端子列２０ａ、２０
ｂとより構成されている。そして、このパッケージの一
方の電気端子列２０ａの一部の電気端子はパッケージ本
体１０に対して側方に伸び、その先端部において上方に
屈曲している。他方の電気端子列２０ｂの一部の電気端
子２１ ａ −２１ｂ ｓ ２１ ｃは、第１図に示す
ように、パッケージ本体１０から側方に伸び、その先端
部にて下方に屈曲し、先の一方の電気端子の先・端層曲
部に係合することができる形状となっている。そのため
、このようなパッケージを並列しプリント配線基板上に
おいたとき、電気端子同士を互いに係合させ、電気的に
接続することができる。なお、一方の列の電気端子も他
方の列の電気端子も、プリント配線基板上に形成された
電気接続部にハンダ等で電気的に接続できるようにして
おくことが好ましい。
観斜視図を示す。この図に示すように、半導体集積回路
用パッケージ（以下単にパッケージという）はパッケー
ジ本体１０とその両側に伸びる電気端子列２０ａ、２０
ｂとより構成されている。そして、このパッケージの一
方の電気端子列２０ａの一部の電気端子はパッケージ本
体１０に対して側方に伸び、その先端部において上方に
屈曲している。他方の電気端子列２０ｂの一部の電気端
子２１ ａ −２１ｂ ｓ ２１ ｃは、第１図に示す
ように、パッケージ本体１０から側方に伸び、その先端
部にて下方に屈曲し、先の一方の電気端子の先・端層曲
部に係合することができる形状となっている。そのため
、このようなパッケージを並列しプリント配線基板上に
おいたとき、電気端子同士を互いに係合させ、電気的に
接続することができる。なお、一方の列の電気端子も他
方の列の電気端子も、プリント配線基板上に形成された
電気接続部にハンダ等で電気的に接続できるようにして
おくことが好ましい。
第２図（ａ）は上記パッケージ内に収容された半導体メ
モリー素子を連結接続した状態の側面図を示し、第２図
（ｂ）は第２図（ａ）の連結状態の上面図であって、パ
ッケージの内部を示すように部分分解した図を示す。
モリー素子を連結接続した状態の側面図を示し、第２図
（ｂ）は第２図（ａ）の連結状態の上面図であって、パ
ッケージの内部を示すように部分分解した図を示す。
これらの図に示すようにパッケージ３０．３１．３２の
両側にはそれぞれ、電気端子３０ａ１３０ｂ、３１ａ、
３１ｂ、３２ａ、３２ｂが設けられている。パッケージ
３０の電気端子３０ａはプリント配線板４０に形成され
た電気接続部４１ａに電気的に接続され、この電気接続
部４１ａが電気的に接続されている配線パターン５０ａ
にハンダ等で電気的に接続されている。そして、パッケ
ージ３０の電気端子３０ｂはパッケージ３１の電気端子
３１ａを受容し互いに電気接続され、この電気端子３１
ａはプリント配線基板４０の電気接続部４１ｂに電気的
に接続しされ、この電気接続部４１ｂが接続された配線
パターン５０ｂにハンダ等で電気的に接続されている。
両側にはそれぞれ、電気端子３０ａ１３０ｂ、３１ａ、
３１ｂ、３２ａ、３２ｂが設けられている。パッケージ
３０の電気端子３０ａはプリント配線板４０に形成され
た電気接続部４１ａに電気的に接続され、この電気接続
部４１ａが電気的に接続されている配線パターン５０ａ
にハンダ等で電気的に接続されている。そして、パッケ
ージ３０の電気端子３０ｂはパッケージ３１の電気端子
３１ａを受容し互いに電気接続され、この電気端子３１
ａはプリント配線基板４０の電気接続部４１ｂに電気的
に接続しされ、この電気接続部４１ｂが接続された配線
パターン５０ｂにハンダ等で電気的に接続されている。
更に、パッケージ３１の電気端子３１ｂはパッケージ３
２の電気端子３２ａを受容し互いに電気接続され、この
電気端子３２ａはプリント配線基板４０の電気接続部４
１ｃに電気的に接続され、この電気接続部４１ｃに電気
的に接続された配線パターン５０ｃにハンダ等で電気的
に接続されている。
２の電気端子３２ａを受容し互いに電気接続され、この
電気端子３２ａはプリント配線基板４０の電気接続部４
１ｃに電気的に接続され、この電気接続部４１ｃに電気
的に接続された配線パターン５０ｃにハンダ等で電気的
に接続されている。
ここで、パッケージ３０の電気端子３０ａ１３０ｂは第
２図（ｂ）に示すように互いに電気的に接続され、その
一部はパッケージ３０内に収容された半導体チップ６０
のポンディングパッド６０ａにワイヤーボンディングさ
れている。これと同様にパッケージ３１．３２の電気端
子３１ａ１３１ｂ、３２ａ、３２ｂの電気端子も互いに
接続され、それぞれ半導体チップ６１．６２のポンディ
ングパッド６１ａ、６２ａにワイヤーボンディングされ
ている。上記のパッケージを第２図に示すように実装す
ることにより、従来必要とされた電気接続部の数を約１
／２に減少することができ、これにより、プリント配線
基板上の配線パターンを簡略化できる。したがって、同
じ面積のプリント配線基板を使用すると更に多くの半導
体素子を実装することができる。
２図（ｂ）に示すように互いに電気的に接続され、その
一部はパッケージ３０内に収容された半導体チップ６０
のポンディングパッド６０ａにワイヤーボンディングさ
れている。これと同様にパッケージ３１．３２の電気端
子３１ａ１３１ｂ、３２ａ、３２ｂの電気端子も互いに
接続され、それぞれ半導体チップ６１．６２のポンディ
ングパッド６１ａ、６２ａにワイヤーボンディングされ
ている。上記のパッケージを第２図に示すように実装す
ることにより、従来必要とされた電気接続部の数を約１
／２に減少することができ、これにより、プリント配線
基板上の配線パターンを簡略化できる。したがって、同
じ面積のプリント配線基板を使用すると更に多くの半導
体素子を実装することができる。
具体的には、ＩＫ×１ビットのスタティックメモリーＩ
Ｃ（以下ＩＫスタティックメモリーという）を８個用い
て、ＩＫバイト（１バイト−８ビツト）のメモリー回路
を構成する場合について説明する。その配線ブロック図
を第３図に示す。この様なＩＫビットのスタティックメ
モリーＩＣには、２１０−１０２４ビツト用のアドレス
入力端子Ａ −Ａ 、データ入力端子ＩＮ、データ
出力端子ＯＵＴ、書き込み／読み出し制御端子ＷＥ、Ｉ
Ｃ選択用の選択制御端子Ｃ８、電源及び接地端子ＶＳＧ
ＮＤの合計１６端子が設けられている。
Ｃ（以下ＩＫスタティックメモリーという）を８個用い
て、ＩＫバイト（１バイト−８ビツト）のメモリー回路
を構成する場合について説明する。その配線ブロック図
を第３図に示す。この様なＩＫビットのスタティックメ
モリーＩＣには、２１０−１０２４ビツト用のアドレス
入力端子Ａ −Ａ 、データ入力端子ＩＮ、データ
出力端子ＯＵＴ、書き込み／読み出し制御端子ＷＥ、Ｉ
Ｃ選択用の選択制御端子Ｃ８、電源及び接地端子ＶＳＧ
ＮＤの合計１６端子が設けられている。
そして、この様なＩＫビットスタティックメモリーを従
来のパッケージに収容して、ＩＫバイトのメモリー回路
を構成すると、このメモリー素子に設けられた電気端子
の数×メモリー素子数の電気接続部がプリント配線基板
上に必要になる。ここで、上記メモリー回路構成では、
アドレス端子Ａ ｏ −Ａ ９は互い並列接続すること
ができる。したがって、これらのアドレス端子を先に説
明したパッケージの互いに接続する端子となるように上
記パッケージ内に収容すると、プリント配線基板上の電
気接続部の数を減らすことができる。
来のパッケージに収容して、ＩＫバイトのメモリー回路
を構成すると、このメモリー素子に設けられた電気端子
の数×メモリー素子数の電気接続部がプリント配線基板
上に必要になる。ここで、上記メモリー回路構成では、
アドレス端子Ａ ｏ −Ａ ９は互い並列接続すること
ができる。したがって、これらのアドレス端子を先に説
明したパッケージの互いに接続する端子となるように上
記パッケージ内に収容すると、プリント配線基板上の電
気接続部の数を減らすことができる。
また更に、第４図（ａ）に示すようなり型フリップフロ
ップＩＣ７０，７１，７２を３個用いて３段のシフトレ
ジスタを構成する場合には、第４図（ｂ）に示すように
パッケージの端子を形成配列し、互いに接続することに
より、プリント配線基板上の電気接続部の数を減らすこ
とができる。
ップＩＣ７０，７１，７２を３個用いて３段のシフトレ
ジスタを構成する場合には、第４図（ｂ）に示すように
パッケージの端子を形成配列し、互いに接続することに
より、プリント配線基板上の電気接続部の数を減らすこ
とができる。
本発明は上記実施例に限定されるものでなく種々の変形
例が考えられ得る。
例が考えられ得る。
具体的には、上記実施例では、半導体メモリー素子、フ
リップフロップ素子に関して説明しているが、これに限
定されず、複数の同種の素子を並列接続、縦続接続して
使用する半導体素子に適用することができる。
リップフロップ素子に関して説明しているが、これに限
定されず、複数の同種の素子を並列接続、縦続接続して
使用する半導体素子に適用することができる。
本発明の半導体集積回路用パッケージでは、先に説明し
たように構成することにより、ＩＣ間の相互接続の一部
をプリント配線基板上の配線パターンを介することなく
、行うことができ、プリント配線基板上の電気接続部の
数を減らし、延いては配線パターンを簡略化することが
できるので、信号伝達の高速化、配線パターンの設計ミ
スの低減が可能である。
たように構成することにより、ＩＣ間の相互接続の一部
をプリント配線基板上の配線パターンを介することなく
、行うことができ、プリント配線基板上の電気接続部の
数を減らし、延いては配線パターンを簡略化することが
できるので、信号伝達の高速化、配線パターンの設計ミ
スの低減が可能である。
特に、このようなメモリー素子をパッケージに実装し、
並列接続してシステム構成する場合や、また、フリップ
フロップＩｃを用いて縦続接続する場合には、効果的で
ある。
並列接続してシステム構成する場合や、また、フリップ
フロップＩｃを用いて縦続接続する場合には、効果的で
ある。
プリント配線基板、４１ ａ ％ ４１ ｂ ｓ ４１
ｃ・・・電気接続部、５０ ａ ｓ ５０ ｂ −、
５０ｃ・・・配線パターン。
ｃ・・・電気接続部、５０ ａ ｓ ５０ ｂ −、
５０ｃ・・・配線パターン。
第１図は、本発明に従う半導体集積回路用パッケージの
外観斜視図、第２図は、第１図に示すパッケージをプリ
ント配線基板に実装した例を示す図、第３図は、本発明
のパッケージを適用できるメモリー回路の配線図、第４
図は、本発明のパッケージが適用できる３段シフトレジ
スタの回路構成及び実装例を示す図、第５図は、従来の
パッケージの外観図及び第６図は、従来のパッケージの
プリント配線基板上への実装例を示す図である。 １０・・・パッケージ本体、２０ａ、２０ｂ・・・電気
端子列、３０．３１．３２・・・半導体素子、４０・・
・特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 朗買施例 従来例 賠５図 実装イ列 第２図 別の適用例 第４図
外観斜視図、第２図は、第１図に示すパッケージをプリ
ント配線基板に実装した例を示す図、第３図は、本発明
のパッケージを適用できるメモリー回路の配線図、第４
図は、本発明のパッケージが適用できる３段シフトレジ
スタの回路構成及び実装例を示す図、第５図は、従来の
パッケージの外観図及び第６図は、従来のパッケージの
プリント配線基板上への実装例を示す図である。 １０・・・パッケージ本体、２０ａ、２０ｂ・・・電気
端子列、３０．３１．３２・・・半導体素子、４０・・
・特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 朗買施例 従来例 賠５図 実装イ列 第２図 別の適用例 第４図
Claims (2)
- １．パッケージ本体と、 前記パッケージ本体を挾んで両側に２列に配列さた電気
端子を有する半導体集積回路用パッケージにおいて、 前記２列に配列された電気端子の一方の列の電気端子の
少なくとも１つの第１種電気端子が上方に屈曲し、他方
の列の少なくとも１つの第２種電気端子が下方に屈曲し
、前記第１種電気端子が前記第２種電気端子とが、それ
らの屈曲部において互いに係合できる半導体集積回路用
パッケージ。 - ２．前記第１種電気端子の幅が、他方の列の第２種電気
端子の幅よりも小さい請求項１記載の半導体集積回路用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21424788A JPH0263150A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21424788A JPH0263150A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263150A true JPH0263150A (ja) | 1990-03-02 |
Family
ID=16652608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21424788A Pending JPH0263150A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263150A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912808A (en) * | 1997-08-11 | 1999-06-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor component |
| DE102006032490B4 (de) * | 2005-07-22 | 2014-07-03 | Denso Corporation | Halbleitervorrichtung |
-
1988
- 1988-08-29 JP JP21424788A patent/JPH0263150A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912808A (en) * | 1997-08-11 | 1999-06-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor component |
| DE102006032490B4 (de) * | 2005-07-22 | 2014-07-03 | Denso Corporation | Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266833A (en) | Integrated circuit bus structure | |
| EP0567209B1 (en) | Liquid crystal panel module and tape carrier package | |
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| US6576987B2 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| CA1297998C (en) | Interconnection system for integrated circuit chips | |
| JPS6033311B2 (ja) | 垂直半導体集積回路チツプ・パツケ−ジ | |
| US5959845A (en) | Universal chip carrier connector | |
| US4942453A (en) | IC package | |
| KR950012290B1 (ko) | 메모리 모듈 | |
| KR0135734B1 (ko) | 반도체장치 | |
| US6573593B1 (en) | Integrated circuit with a housing accommodating the integrated circuit | |
| JPH0263150A (ja) | 半導体集積回路用パッケージ | |
| US3691429A (en) | Mounting structure for miniature circuit elements | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| JPH0263149A (ja) | 半導体集積回路用パッケージ | |
| US20030015777A1 (en) | Connection of packaged integrated memory chips to a printed circuit board | |
| JPH0263151A (ja) | 半導体集積回路用パッケージ | |
| JPH1174449A (ja) | メモリモジュール | |
| JP3749283B2 (ja) | プリント基板 | |
| JP2001185648A (ja) | 半導体装置 | |
| JPH08186227A (ja) | 半導体装置及び電子装置 | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH02153459A (ja) | 電子装置 | |
| JPH02213148A (ja) | テープキャリア |