JPH02213148A - テープキャリア - Google Patents
テープキャリアInfo
- Publication number
- JPH02213148A JPH02213148A JP3272889A JP3272889A JPH02213148A JP H02213148 A JPH02213148 A JP H02213148A JP 3272889 A JP3272889 A JP 3272889A JP 3272889 A JP3272889 A JP 3272889A JP H02213148 A JPH02213148 A JP H02213148A
- Authority
- JP
- Japan
- Prior art keywords
- finger
- fingers
- semiconductor chip
- tape carrier
- tips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000969 carrier Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 43
- 238000005476 soldering Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はバンプを有するフィンガーが形成されたテー
プキャリア、特に実装されるプリント配線基板等のパタ
ーン配線密度を向上させることができるものに関する。
プキャリア、特に実装されるプリント配線基板等のパタ
ーン配線密度を向上させることができるものに関する。
［従来の技術］
第１Ｏ図は従来のテープキャリアを示す平面図、第１．
１図は第１Ｏ図の６部を拡大した平面図、第１２図はテ
ープキャリアをプリント配線基板に実装した状態を示す
平面図、第１３図は第１２図のＤ−Ｄ線断面図、第１４
図（ａ） 、（ｂ） 、（ｃ）は半導体チップのパッド
で、電気的共通性のある端子が存在する場合の例をそれ
ぞれ示す説明図である。図において、（１）はデバイス
ホール（２）が設けられたテープ部材、（３）はテープ
部材（１，）におけるデバイスホール（２）の周りの表
面に形成された銅の如き導電率の高い金属箔からなる多
数の導体パターンで、先端部はデバイスホール（２）内
に突出して自由端となり、フィンガー（４）を形成して
いる（第１Ｏ図では一部のフィンガー（４）を示し、他
は省略されている）。（５）はデバイスホール（２）内
に配設された半導体チップで、その半導体チップ（５）
のパッド（８）にフィンガー（４）の先端部に形成され
ているバンプ（７）が加熱圧着により接続され、これに
液状の樹脂（例えばエポキシ樹脂）からなる封止材料を
印刷あるいはポツティングしてパッケージを行い、その
後各フィンガー（４）の基端側を切断して半導体装置と
なるテープキャリアが製造される。
１図は第１Ｏ図の６部を拡大した平面図、第１２図はテ
ープキャリアをプリント配線基板に実装した状態を示す
平面図、第１３図は第１２図のＤ−Ｄ線断面図、第１４
図（ａ） 、（ｂ） 、（ｃ）は半導体チップのパッド
で、電気的共通性のある端子が存在する場合の例をそれ
ぞれ示す説明図である。図において、（１）はデバイス
ホール（２）が設けられたテープ部材、（３）はテープ
部材（１，）におけるデバイスホール（２）の周りの表
面に形成された銅の如き導電率の高い金属箔からなる多
数の導体パターンで、先端部はデバイスホール（２）内
に突出して自由端となり、フィンガー（４）を形成して
いる（第１Ｏ図では一部のフィンガー（４）を示し、他
は省略されている）。（５）はデバイスホール（２）内
に配設された半導体チップで、その半導体チップ（５）
のパッド（８）にフィンガー（４）の先端部に形成され
ているバンプ（７）が加熱圧着により接続され、これに
液状の樹脂（例えばエポキシ樹脂）からなる封止材料を
印刷あるいはポツティングしてパッケージを行い、その
後各フィンガー（４）の基端側を切断して半導体装置と
なるテープキャリアが製造される。
かかる構成のテープキャリアは第１２図及び第１３図に
示すようにプリント配線基板（８）のハンダ付は用ラン
ド（９）にフィンガー（４）の切断された基端部がハン
ダ（１０）によりハンダ付けされてプリント配置１板（
８）に実装される。（１１）はプリント配線基板（８）
上に設けられている接続パターンで、ハンダ付は用ラン
ド（９）と接続されている。プリント配線基板（８）に
は薄くかつ小形のテープキャリアが実装されるから、高
密度実装が図られる。
示すようにプリント配線基板（８）のハンダ付は用ラン
ド（９）にフィンガー（４）の切断された基端部がハン
ダ（１０）によりハンダ付けされてプリント配置１板（
８）に実装される。（１１）はプリント配線基板（８）
上に設けられている接続パターンで、ハンダ付は用ラン
ド（９）と接続されている。プリント配線基板（８）に
は薄くかつ小形のテープキャリアが実装されるから、高
密度実装が図られる。
［発明が解決しようとする課題］
上記のような従来のテープキャリアでは、半導体チップ
（５）の一つのパッド（６）に対してフィンガー（４）
が一つ設けられる構造であるため、半導体チップ（５）
のパッドで電気的共通性のある端子が存在する場合ｆ例
えば電源端子のように全く同一の端子が複数個ある場合
、或いは別の働きをする端子であるが、短絡させて半導
体チップ（５）にある電気的動作を行わさせる場合（即
ち、第１４図〈ａ）に示すように半導体チップ（５）が
メモリーＩＣのときにはグランド端子Ｇｒｉｄとチップ
セレクト端子Ｃ８を接続し、これにより電源印加と同時
にメモリーＩＣをイネーブルとする場合、第１４図（ｂ
）に示すように半導体チップ（５）がゲートアレイＩＣ
のときにはグランド端子Ｇｎｄと端子Ｗを接続し、入力
のチップセレクト端子Ｃ８を反転させてＣ８の出力を得
ようとする場合、第１４図（Ｃ）に示すように半導体チ
ップ（５）がＩＣで、電源端子が二つのときにはグラン
ド端子ＧｎｄｌとＧｎｄ２を接続し、これにより電源の
電流容量を多く確保できるようにする場合）］には、半
導体チップ（５）をフィンガー（４）と接続させてボン
ディングした後に、封止された半導体チップ（５）を鍮
えたテープキャリアを実装するプリント配線基板（８）
上で前述の電気的共通性のある端子を第１２図の２点鎖
線で囲んだ部分Ｆで示す如く短絡させるようにしていた
ために、プリント配線基板（８）のパターン配！Ｉ密度
を上げにくいという問題点があった。
（５）の一つのパッド（６）に対してフィンガー（４）
が一つ設けられる構造であるため、半導体チップ（５）
のパッドで電気的共通性のある端子が存在する場合ｆ例
えば電源端子のように全く同一の端子が複数個ある場合
、或いは別の働きをする端子であるが、短絡させて半導
体チップ（５）にある電気的動作を行わさせる場合（即
ち、第１４図〈ａ）に示すように半導体チップ（５）が
メモリーＩＣのときにはグランド端子Ｇｒｉｄとチップ
セレクト端子Ｃ８を接続し、これにより電源印加と同時
にメモリーＩＣをイネーブルとする場合、第１４図（ｂ
）に示すように半導体チップ（５）がゲートアレイＩＣ
のときにはグランド端子Ｇｎｄと端子Ｗを接続し、入力
のチップセレクト端子Ｃ８を反転させてＣ８の出力を得
ようとする場合、第１４図（Ｃ）に示すように半導体チ
ップ（５）がＩＣで、電源端子が二つのときにはグラン
ド端子ＧｎｄｌとＧｎｄ２を接続し、これにより電源の
電流容量を多く確保できるようにする場合）］には、半
導体チップ（５）をフィンガー（４）と接続させてボン
ディングした後に、封止された半導体チップ（５）を鍮
えたテープキャリアを実装するプリント配線基板（８）
上で前述の電気的共通性のある端子を第１２図の２点鎖
線で囲んだ部分Ｆで示す如く短絡させるようにしていた
ために、プリント配線基板（８）のパターン配！Ｉ密度
を上げにくいという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、半導体チップのパッドで電気的共通性のある端子が
存在する場合、半導体チップがフィンガーに接続されて
形成されたテープキャリアを実装するプリント配置ｊｉ
Ｍ板等のパターン配線密度を向上されることができるテ
ープキャリアを得ることを目的としている。
で、半導体チップのパッドで電気的共通性のある端子が
存在する場合、半導体チップがフィンガーに接続されて
形成されたテープキャリアを実装するプリント配置ｊｉ
Ｍ板等のパターン配線密度を向上されることができるテ
ープキャリアを得ることを目的としている。
［課題を解決するための手段］
この発明に係るテープキャリアはテープ部材のデバイス
ホール内にそれぞれ突出する複数のフィンガーの少なく
とも一つはその先端側に分岐した二つ以上の分岐先端部
を有するか或いはそのフィンガー中が他のフィンガー中
の少なくとも略二倍以上に広く形成されるようにしたも
のである。
ホール内にそれぞれ突出する複数のフィンガーの少なく
とも一つはその先端側に分岐した二つ以上の分岐先端部
を有するか或いはそのフィンガー中が他のフィンガー中
の少なくとも略二倍以上に広く形成されるようにしたも
のである。
［作 用］
この発明においては、テープ部材のデバイスホール内に
それぞれ突出する複数のフィンガーの少なくとも一つは
その先端側に分岐した二つ以上の分岐先端部を有するか
或いはそのフィンガー中が他のフィンガー中の少なくと
も略二倍以上に広く形成されているから、テープ部材の
デバイスホール内に配設された半導体チップのパッドで
、電気的共通性のある端子が存在する場合に、半導体チ
ップの電気的共通性のある端子となるパッドに二つ以上
の分岐先端部を有するフィンガー或いはフィンガー中が
他のフィンガーのフィンガー中の少なくとも略二倍以上
に広く形成されたフィンガーを接続すれば、その後に封
止された半導体チップを備えたテープキャリアの実装を
行うプリント配線基板等で半導体チップの電気的共通性
のある端子を短絡させなくて済み、プリント配線基板等
上のパターン配線密度を上げることができる。
それぞれ突出する複数のフィンガーの少なくとも一つは
その先端側に分岐した二つ以上の分岐先端部を有するか
或いはそのフィンガー中が他のフィンガー中の少なくと
も略二倍以上に広く形成されているから、テープ部材の
デバイスホール内に配設された半導体チップのパッドで
、電気的共通性のある端子が存在する場合に、半導体チ
ップの電気的共通性のある端子となるパッドに二つ以上
の分岐先端部を有するフィンガー或いはフィンガー中が
他のフィンガーのフィンガー中の少なくとも略二倍以上
に広く形成されたフィンガーを接続すれば、その後に封
止された半導体チップを備えたテープキャリアの実装を
行うプリント配線基板等で半導体チップの電気的共通性
のある端子を短絡させなくて済み、プリント配線基板等
上のパターン配線密度を上げることができる。
［実施例］
第１図はこの発明の一実施例を示す平面図、第２図は第
１図のＡ部を拡大した平面図、第３図はテープキャリア
をプリント配線基板に実装した状態を示す平面図である
。図において従来例と同一の構成は従来例と同一符号を
付して重複した構成の説明を省略する。（４）はデバイ
スホール（２）内にそれぞれ突出する複数のフィンガー
（第１図では一部のフィンガー（４）が示され他は省略
されている） 、 （４ａ）は一つのフィンガー（４）
の先端側に形成された三つの分岐先端部で、フォーク状
に分岐している。（７ａ）はフィンガー（４）の各分岐
先端部（４ａ）に設けられているバンプであり、半導体
チップ（５）のバッド（６）に加熱圧着により接続され
ている。この半導体チップ（５）及びフィンガー（４）
は従来例と同様な封止材料を印刷あるいはボッティング
してパッケージされ、その後各フィンガー（４）の基端
側が切断されて半導体装置となるテープキャリアが製造
される。
１図のＡ部を拡大した平面図、第３図はテープキャリア
をプリント配線基板に実装した状態を示す平面図である
。図において従来例と同一の構成は従来例と同一符号を
付して重複した構成の説明を省略する。（４）はデバイ
スホール（２）内にそれぞれ突出する複数のフィンガー
（第１図では一部のフィンガー（４）が示され他は省略
されている） 、 （４ａ）は一つのフィンガー（４）
の先端側に形成された三つの分岐先端部で、フォーク状
に分岐している。（７ａ）はフィンガー（４）の各分岐
先端部（４ａ）に設けられているバンプであり、半導体
チップ（５）のバッド（６）に加熱圧着により接続され
ている。この半導体チップ（５）及びフィンガー（４）
は従来例と同様な封止材料を印刷あるいはボッティング
してパッケージされ、その後各フィンガー（４）の基端
側が切断されて半導体装置となるテープキャリアが製造
される。
上記のように構成されたテープキャリアにおいては、第
３図に示すようにプリント配線基板のハンダ付は用ラン
ド（９）にフィンガー（４）の切断された基端部がハン
ダ（１０）によりハンダ付けされてプリント配線基板に
実装される。このとき、半導体チップ（５）のバッドで
、例えば電気的共通性のある端子となるのが三つあり、
これらの端子となる三つのバッド（６）に一つのフィン
ガー（４）の先端側に形成された三つの分岐先端部（４
ａ）のバンプ（７ａ）がそれぞれ接続されている。従っ
て、封止された半導体チップ（５）を備えたテープキャ
リアを実装するプリント配線基板では、半導体チップ（
５）の電気的共通性のある端子を短絡させる配線をしな
くて済むこととなり、その分プリント配線基板上のパタ
ーン配線密度を上げることができる。
３図に示すようにプリント配線基板のハンダ付は用ラン
ド（９）にフィンガー（４）の切断された基端部がハン
ダ（１０）によりハンダ付けされてプリント配線基板に
実装される。このとき、半導体チップ（５）のバッドで
、例えば電気的共通性のある端子となるのが三つあり、
これらの端子となる三つのバッド（６）に一つのフィン
ガー（４）の先端側に形成された三つの分岐先端部（４
ａ）のバンプ（７ａ）がそれぞれ接続されている。従っ
て、封止された半導体チップ（５）を備えたテープキャ
リアを実装するプリント配線基板では、半導体チップ（
５）の電気的共通性のある端子を短絡させる配線をしな
くて済むこととなり、その分プリント配線基板上のパタ
ーン配線密度を上げることができる。
第４図はこの発明の一実施例のフィンガーの変形例を示
す構成図で、この一つのフィンガー（４）はその先端側
が二つに分岐した二つの分岐先端部（４ａ）を有し、半
導体チップ（５）に電気的共通性のある端子が二つある
場合に使用される。
す構成図で、この一つのフィンガー（４）はその先端側
が二つに分岐した二つの分岐先端部（４ａ）を有し、半
導体チップ（５）に電気的共通性のある端子が二つある
場合に使用される。
第５図はこの発明の一実施例のフィンガーの別の変形例
を示す構成図で、この一つのフィンガー（４）は二つの
分岐先端部（４ａ）を有し、第４図のものとは分岐状態
が異なるものである。
を示す構成図で、この一つのフィンガー（４）は二つの
分岐先端部（４ａ）を有し、第４図のものとは分岐状態
が異なるものである。
なお、上述した実施例では一つのフィンガー（４）が二
つ及び三つの分岐先端部（４ａ）を有するものであるが
、半導体チップ（５）の電気的共通性のある端子となる
バッド＜６）の数に対応して四つ或いはそれ以上の分岐
先端部（４ａ）を有するものであってもよいことは勿論
である。
つ及び三つの分岐先端部（４ａ）を有するものであるが
、半導体チップ（５）の電気的共通性のある端子となる
バッド＜６）の数に対応して四つ或いはそれ以上の分岐
先端部（４ａ）を有するものであってもよいことは勿論
である。
第６図はこの発明の別の実施例を示す平面図、第７図は
第６図のＢ部を拡大した平面図、第８図はフィンガーの
バンプの形態を示す構成図、第９図はフィンガーの別の
バンプの形態を示す構成図である。図において従来例と
同一の構成は従来例と同一符号を付して重複した構成の
説明を省略する。（４）はデバイスホール（２）内にそ
れぞれ突出する複数のフィンガー（第６図では一部のフ
ィンガー（４）が示され、他は省略されている） 、（
１４）は一つのフィンガーで、そのフィンガー巾が他の
フィンガー（４）のフィンガー巾の略二倍以上となるよ
うに広く形成されており、フィンガー（１４）と一体の
導体パターン（１３）も他の導体パターン（３）よりも
巾広に形成されている。（１７ａ）は巾広のフィンガー
（１４）の先端側に設けられているバンプであり、半導
体チップ（５）の二つのバッド（６）に加熱圧着により
接続されている。第９図はフィンガーの別のバンプの形
態を示す構成で、フィンガー（１４）の先端側にフィン
ガー中方向に間隔を置いて二つのバンプ（１７ｂ）−が
設けられており、各バンプ（１７ｂ）は半導体チップ（
５）の個々のバッド（６）に加熱圧着により接続されて
いる。半導体チップ（５）及びフィンガー（４） 、
（１４）は従来例と同様な封止材料を印刷あるいはボッ
ティングしてパッケージされ、その後各フィンガー（４
） 、 （１４）の基端側が切断されて半導体装置とな
るテープキャリアが製造される。
第６図のＢ部を拡大した平面図、第８図はフィンガーの
バンプの形態を示す構成図、第９図はフィンガーの別の
バンプの形態を示す構成図である。図において従来例と
同一の構成は従来例と同一符号を付して重複した構成の
説明を省略する。（４）はデバイスホール（２）内にそ
れぞれ突出する複数のフィンガー（第６図では一部のフ
ィンガー（４）が示され、他は省略されている） 、（
１４）は一つのフィンガーで、そのフィンガー巾が他の
フィンガー（４）のフィンガー巾の略二倍以上となるよ
うに広く形成されており、フィンガー（１４）と一体の
導体パターン（１３）も他の導体パターン（３）よりも
巾広に形成されている。（１７ａ）は巾広のフィンガー
（１４）の先端側に設けられているバンプであり、半導
体チップ（５）の二つのバッド（６）に加熱圧着により
接続されている。第９図はフィンガーの別のバンプの形
態を示す構成で、フィンガー（１４）の先端側にフィン
ガー中方向に間隔を置いて二つのバンプ（１７ｂ）−が
設けられており、各バンプ（１７ｂ）は半導体チップ（
５）の個々のバッド（６）に加熱圧着により接続されて
いる。半導体チップ（５）及びフィンガー（４） 、
（１４）は従来例と同様な封止材料を印刷あるいはボッ
ティングしてパッケージされ、その後各フィンガー（４
） 、 （１４）の基端側が切断されて半導体装置とな
るテープキャリアが製造される。
上記実施例のテープキャリアが前述の実施例と同様にプ
リント配線基板に実装される。このとき、半導体チップ
（５）の例えば電気的共通性ある電源端子となるバッド
（６）が二つあり、これらの端子となる二つのパッド（
６）に一つの中広のフィンガー（１４）の先端側に形成
されたバンプ（１７ａ）が接続されている。従って、封
止された半導体チ・ノブ（５）を備えたテープキャリア
の実装を行ったプリント配線基板では半導体チップ（５
）の電気的共通性のある端子を短絡させる配線をしなく
て済み、その分プリント配線基板上のパターン配線密度
を上げることができる。また、半導体チップ（５）のパ
ッド（６）で、電気的共通性のある端子が電源端子で高
容量化の要求がされてもこれらのバ・ノド（６）に接続
されるフィンガー（１４）は他のフィンガー（４）に比
べて巾広に形成されており、大きな電流容量を確保する
ことができ、高容量化の要求にも充分答えるものとして
いる。
リント配線基板に実装される。このとき、半導体チップ
（５）の例えば電気的共通性ある電源端子となるバッド
（６）が二つあり、これらの端子となる二つのパッド（
６）に一つの中広のフィンガー（１４）の先端側に形成
されたバンプ（１７ａ）が接続されている。従って、封
止された半導体チ・ノブ（５）を備えたテープキャリア
の実装を行ったプリント配線基板では半導体チップ（５
）の電気的共通性のある端子を短絡させる配線をしなく
て済み、その分プリント配線基板上のパターン配線密度
を上げることができる。また、半導体チップ（５）のパ
ッド（６）で、電気的共通性のある端子が電源端子で高
容量化の要求がされてもこれらのバ・ノド（６）に接続
されるフィンガー（１４）は他のフィンガー（４）に比
べて巾広に形成されており、大きな電流容量を確保する
ことができ、高容量化の要求にも充分答えるものとして
いる。
なお、上述した実施例では一つのフィンガー（１４）が
他のフィンガー（４）に比べて巾広に形成されているが
、半導体チップ（５）に電気的共通性のある端子が二つ
あるものが２ＦＪ類あれば、例えば二つの電源端子とこ
れに対応する二つのグランド端子があれば、二つのフィ
ンガー（１４）を他のフィンガー（４）に比べて１１】
広に形成するようにしてよいことはいうまでもない。ま
た、上述した実施例では一つのフィンガー（１４）がそ
のフィンガー中を他のフィンガー（４）のフィンガー１
１】の略二倍とし、半導体チップ（５）に電気的共通性
のある端子が二つある場合に使用されるものであるが、
半導体チップ（５）に電気的共通性のある端子が三つ或
いはそれ以上ある場合には、その一つのフィンガー（Ｉ
４）のフィンガー中を他のフィンガー（４）のフィンガ
ー中の二倍或いはそれ以上の倍数に広く形成するように
してよいことはいうまでもない。
他のフィンガー（４）に比べて巾広に形成されているが
、半導体チップ（５）に電気的共通性のある端子が二つ
あるものが２ＦＪ類あれば、例えば二つの電源端子とこ
れに対応する二つのグランド端子があれば、二つのフィ
ンガー（１４）を他のフィンガー（４）に比べて１１】
広に形成するようにしてよいことはいうまでもない。ま
た、上述した実施例では一つのフィンガー（１４）がそ
のフィンガー中を他のフィンガー（４）のフィンガー１
１】の略二倍とし、半導体チップ（５）に電気的共通性
のある端子が二つある場合に使用されるものであるが、
半導体チップ（５）に電気的共通性のある端子が三つ或
いはそれ以上ある場合には、その一つのフィンガー（Ｉ
４）のフィンガー中を他のフィンガー（４）のフィンガ
ー中の二倍或いはそれ以上の倍数に広く形成するように
してよいことはいうまでもない。
〔発明の効果］
この発明は以上説明したとおり、テープ部材のデバイス
ホール内に突出する複数のフィンガーの少なくとも一つ
がその先端側に分岐した二つ以上の分岐先端部を有する
か或いはそのフィンガー中が他のフィンガー中の少なく
とも略二倍以上に広く形成されているので、デバイスホ
ール内に配設された半導体チップのパッドで電気的共通
性のある端子が存在する場合に、半導体チップの電気的
共通性のある端子となるパッドに二つ以上の分岐先端部
を有するフィンガー或いはフィンガー中が他のフィンガ
ー中の少なくとも略二倍以上に広く形成されたフィンガ
ーを接続することにより、その後に封止された半導体チ
ップを備えたテープキャリアの実装を行うプリント配線
基板等において半導体チップの電気的共通性のある端子
を短絡させる配線をしなくて済み、プリント配線基板等
上のパターン配線密度を上げることができるという効果
を有する。
ホール内に突出する複数のフィンガーの少なくとも一つ
がその先端側に分岐した二つ以上の分岐先端部を有する
か或いはそのフィンガー中が他のフィンガー中の少なく
とも略二倍以上に広く形成されているので、デバイスホ
ール内に配設された半導体チップのパッドで電気的共通
性のある端子が存在する場合に、半導体チップの電気的
共通性のある端子となるパッドに二つ以上の分岐先端部
を有するフィンガー或いはフィンガー中が他のフィンガ
ー中の少なくとも略二倍以上に広く形成されたフィンガ
ーを接続することにより、その後に封止された半導体チ
ップを備えたテープキャリアの実装を行うプリント配線
基板等において半導体チップの電気的共通性のある端子
を短絡させる配線をしなくて済み、プリント配線基板等
上のパターン配線密度を上げることができるという効果
を有する。
また、フィンガーの少なくとも一つが他のフィンガーの
フィンガー中よりも広くフィンガー中を有し、それが半
導体チップの電気的共通性のある端子例えば１４源端子
のパッドに接続されるときには大きな電流容量を確保す
ることができ、高容量化の要求にも充分答えることがで
きるという効果を６する。
フィンガー中よりも広くフィンガー中を有し、それが半
導体チップの電気的共通性のある端子例えば１４源端子
のパッドに接続されるときには大きな電流容量を確保す
ることができ、高容量化の要求にも充分答えることがで
きるという効果を６する。
第１図はこの発明の一実施例を示す平面図、第２図は第
１図のＡ部を拡大した平面図、第３図はテープキャリア
をプリント配線基板に実装した状態を示す平面図、第４
図はこの発明の実施例のフィンガーの変形例を示す構成
図、第５図はこの発明の一実施例のフィンガーの別の変
形例を示す構成図、第６図はこの発明の別の実施例を示
す平面図、第７図は第６図のＢ部を拡大した平面図、第
８図はフィンガーのバンプの形態を示す構成図、第９図
はフィンガーの別のバンプの形態を示す構成図、第１０
図は従来のテープキャリアを示す平面図、第１１図は第
１０図の０部を拡大した平面図、第１２図はテープキャ
リアをプリント配線基板に実装した状態を示す平面図、
第１３図は第１２図のＤ−Ｄ線断面図、第１４図（ａ）
、（ｂ） 、（ｃ）は半導体チップのパッドで電気的
共通性のある端子が存在する場合の例をそれぞれ示す説
明図である。 １・・・テープ部材、２・・・デバイスホール、３・・
・導体パターン、４・・・フィンガー、４ａ・・・分岐
先端部、５・・・半導体チップ。
１図のＡ部を拡大した平面図、第３図はテープキャリア
をプリント配線基板に実装した状態を示す平面図、第４
図はこの発明の実施例のフィンガーの変形例を示す構成
図、第５図はこの発明の一実施例のフィンガーの別の変
形例を示す構成図、第６図はこの発明の別の実施例を示
す平面図、第７図は第６図のＢ部を拡大した平面図、第
８図はフィンガーのバンプの形態を示す構成図、第９図
はフィンガーの別のバンプの形態を示す構成図、第１０
図は従来のテープキャリアを示す平面図、第１１図は第
１０図の０部を拡大した平面図、第１２図はテープキャ
リアをプリント配線基板に実装した状態を示す平面図、
第１３図は第１２図のＤ−Ｄ線断面図、第１４図（ａ）
、（ｂ） 、（ｃ）は半導体チップのパッドで電気的
共通性のある端子が存在する場合の例をそれぞれ示す説
明図である。 １・・・テープ部材、２・・・デバイスホール、３・・
・導体パターン、４・・・フィンガー、４ａ・・・分岐
先端部、５・・・半導体チップ。
Claims (2)
- （１）テープ部材におけるデバイスホールの周りに複数
の導体パターンが形成され、これら導体パターンの端部
がデバイスホール内にそれぞれ突出して先端部にバンプ
を有するフィンガーが形成されたテープキャリアにおい
て、前記フィンガーの少なくとも一つはその先端側に分
岐した二つ以上の分岐先端部を有することを特徴とする
テープキャリア。 - （２）テープ部材におけるデバイスホールの周りに複数
の導体パターンが形成され、これら導体パターンの端部
がデバイスホール内にそれぞれ突出して先端部にバンプ
を有するフィンガーが形成されたテープキャリアにおい
て、前記フィンガーの少なくとも一つはそのフィンガー
巾が他のフィンガーのフィンガー巾の少なくとも略二倍
以上に広く形成されていることを特徴とするテープキャ
リア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272889A JPH02213148A (ja) | 1989-02-14 | 1989-02-14 | テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272889A JPH02213148A (ja) | 1989-02-14 | 1989-02-14 | テープキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213148A true JPH02213148A (ja) | 1990-08-24 |
Family
ID=12366904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272889A Pending JPH02213148A (ja) | 1989-02-14 | 1989-02-14 | テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213148A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159144A (ja) * | 1989-11-16 | 1991-07-09 | Hitachi Ltd | 半導体装置 |
| JPH04238443A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | 電話機 |
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279658A (en) * | 1975-12-25 | 1977-07-04 | Citizen Watch Co Ltd | Semiconductor device |
| JPS57117265A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS5878448A (ja) * | 1982-10-18 | 1983-05-12 | Hitachi Ltd | 集積回路 |
-
1989
- 1989-02-14 JP JP3272889A patent/JPH02213148A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279658A (en) * | 1975-12-25 | 1977-07-04 | Citizen Watch Co Ltd | Semiconductor device |
| JPS57117265A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS5878448A (ja) * | 1982-10-18 | 1983-05-12 | Hitachi Ltd | 集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159144A (ja) * | 1989-11-16 | 1991-07-09 | Hitachi Ltd | 半導体装置 |
| JPH04238443A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | 電話機 |
| JPH04348063A (ja) * | 1991-05-25 | 1992-12-03 | Rohm Co Ltd | 半導体装置及びインナリ−ド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| JPH03295266A (ja) | 高集積半導体装置 | |
| JPH02213148A (ja) | テープキャリア | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JPS5954247A (ja) | 電子部品 | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| US20030057541A1 (en) | Un-packaged or semi-packaged electrically tested electronic device free from infantile mortality and process for manufacture thereof | |
| JP3182943B2 (ja) | ハイブリッドｉｃ | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| JPH08220188A (ja) | 半導体装置用ソケット | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| KR930011117B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| KR950000518B1 (ko) | Tab형 반도체 패키지 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH03296236A (ja) | 半導体装置 | |
| JPH04255261A (ja) | 電子部品搭載用基板におけるアウターリードの接続構造 |