JPH04348063A - 半導体装置及びインナリ−ド - Google Patents
半導体装置及びインナリ−ドInfo
- Publication number
- JPH04348063A JPH04348063A JP14941591A JP14941591A JPH04348063A JP H04348063 A JPH04348063 A JP H04348063A JP 14941591 A JP14941591 A JP 14941591A JP 14941591 A JP14941591 A JP 14941591A JP H04348063 A JPH04348063 A JP H04348063A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- bonding
- bump
- sunk
- protruding pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体チップをパッケ−
ジングしてなる半導体装置及びそのインナリ−ドの構造
に関するものである。
ジングしてなる半導体装置及びそのインナリ−ドの構造
に関するものである。
【0002】
【従来の技術】半導体チップをパッケ−ジングする際に
一般にはワイヤ−ボンディング方法が使用されている。 しかしながら、より薄形なパッケ−ジング形状として最
近TAB(Tape Automated Bon
ding)方法が提案されている。この方法では図6、
図7に示すようにポリミドフィルム等のテ−プ1上に形
成された銅パタ−ンよりなるインナリ−ド2を直接半導
体チップ3のボンディングパッド4に金などのバンプ5
を介してボンディングする。尚、図において、6はチッ
プの測定や検査等に使用するプロ−ブ端子であり、半導
体装置の実際の使用においては例えば点線7の位置でカ
ッティングされるので、このプロ−ブ用端子6は削除さ
れるものである。
一般にはワイヤ−ボンディング方法が使用されている。 しかしながら、より薄形なパッケ−ジング形状として最
近TAB(Tape Automated Bon
ding)方法が提案されている。この方法では図6、
図7に示すようにポリミドフィルム等のテ−プ1上に形
成された銅パタ−ンよりなるインナリ−ド2を直接半導
体チップ3のボンディングパッド4に金などのバンプ5
を介してボンディングする。尚、図において、6はチッ
プの測定や検査等に使用するプロ−ブ端子であり、半導
体装置の実際の使用においては例えば点線7の位置でカ
ッティングされるので、このプロ−ブ用端子6は削除さ
れるものである。
【0003】
【発明が解決しようとする課題】ところで、半導体チッ
プ3として高周波数の信号を扱うチップが製造されるよ
うになってきており、特にマイクロ波用のチップではボ
ンディング用の接続手段のインダクタンスが無視し得な
くなってきている。従来のワイヤ−ボンディングの場合
は1つの接続につき複数のワイヤ−を施すことで等価的
にインダクタンス成分を小さくすることが行なわれてき
ている。また、大電力用のチップの場合には、インダク
タンス成分を減少させるという目的ではないが、電流容
量を大きくするために、やはり同じように1つの接続に
つき複数のワイヤ−を施すことが行なわれている。
プ3として高周波数の信号を扱うチップが製造されるよ
うになってきており、特にマイクロ波用のチップではボ
ンディング用の接続手段のインダクタンスが無視し得な
くなってきている。従来のワイヤ−ボンディングの場合
は1つの接続につき複数のワイヤ−を施すことで等価的
にインダクタンス成分を小さくすることが行なわれてき
ている。また、大電力用のチップの場合には、インダク
タンス成分を減少させるという目的ではないが、電流容
量を大きくするために、やはり同じように1つの接続に
つき複数のワイヤ−を施すことが行なわれている。
【0004】一方、TAB方法においては、このような
高周波のチップや大電力用のチップに対して未だ用いら
れておらず、従って、その対策がなされていないが、仮
に上記の問題に対処するとしたら、図4に示すようにイ
ンナリ−ド2の幅を広くすることが考えられる。しかし
ながら、このように幅広のインナリ−ドをそのままボン
ディングすると、圧力を加えても、その先端のボンディ
ング部が巧くバンプに沈んでいかず、接続されない部分
が生じたりする。特に加圧ツ−ルが傾いているような場
合は、図5のようにインナリ−ド2も傾くので、非接続
部分が生じ易くなる。
高周波のチップや大電力用のチップに対して未だ用いら
れておらず、従って、その対策がなされていないが、仮
に上記の問題に対処するとしたら、図4に示すようにイ
ンナリ−ド2の幅を広くすることが考えられる。しかし
ながら、このように幅広のインナリ−ドをそのままボン
ディングすると、圧力を加えても、その先端のボンディ
ング部が巧くバンプに沈んでいかず、接続されない部分
が生じたりする。特に加圧ツ−ルが傾いているような場
合は、図5のようにインナリ−ド2も傾くので、非接続
部分が生じ易くなる。
【0005】本発明はこのような点に鑑みなされたもの
であって、簡単な構造によってインナリ−ドのボンディ
ング不良を解消するようにした半導体装置及びインナリ
−ドを提供することを目的とする。
であって、簡単な構造によってインナリ−ドのボンディ
ング不良を解消するようにした半導体装置及びインナリ
−ドを提供することを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、テ−プ上に形成されたパケ−ジ用のイン
ナリ−ドを半導体チップのボンディングパッド部にバン
プを介してボンディングさせてなる半導体装置において
、インナリ−ドを幅広に形成するとともに、その先端部
を複数の突片で形成して、各突片が前記ボンディングパ
ッド部にボンディングされるようにしている。
め本発明では、テ−プ上に形成されたパケ−ジ用のイン
ナリ−ドを半導体チップのボンディングパッド部にバン
プを介してボンディングさせてなる半導体装置において
、インナリ−ドを幅広に形成するとともに、その先端部
を複数の突片で形成して、各突片が前記ボンディングパ
ッド部にボンディングされるようにしている。
【0007】
【作用】このような構成によると、ボンディング時にイ
ンナリ−ドの1つ1つの突片に加圧ツ−ルから加えられ
る圧力が大きくなるので、バンプの沈み込みが確実にな
るとともに加圧ツ−ルが多少傾いていても強く接してい
る部分の突片が沈みこむと、それに隣接する次の突片が
沈み込むという如く突片が次々と巧くバンプに沈み込ん
でいき、全体としてインナリ−ドの浮きが生じない。
ンナリ−ドの1つ1つの突片に加圧ツ−ルから加えられ
る圧力が大きくなるので、バンプの沈み込みが確実にな
るとともに加圧ツ−ルが多少傾いていても強く接してい
る部分の突片が沈みこむと、それに隣接する次の突片が
沈み込むという如く突片が次々と巧くバンプに沈み込ん
でいき、全体としてインナリ−ドの浮きが生じない。
【0008】
【実施例】図1は本発明の一実施例を示しており、ここ
ではインナリ−ド2はその先端のボンディング部が3つ
の突片2a、2b、2cに分かれており、半導体チップ
3のボンディングパッド4にバンプ5を介して接合され
る。次に、図2の実施例はインナリ−ド2、2’の先端
にそれぞれ5個ずつの突片2a、2b、2c、2d、2
eが設けられており、平坦な延べ棒状に形成されたバン
プ5、5’を介してボンディングされている。これらの
インナリ−ド2、2’は超高周波の信号ラインに施され
るためその幅も非常に広く、且つ先端の突片数も多い。 これに対し周波数がそれ程高くない信号ラインに対して
は突片が2つだけのインナリ−ド20が用いられている
。
ではインナリ−ド2はその先端のボンディング部が3つ
の突片2a、2b、2cに分かれており、半導体チップ
3のボンディングパッド4にバンプ5を介して接合され
る。次に、図2の実施例はインナリ−ド2、2’の先端
にそれぞれ5個ずつの突片2a、2b、2c、2d、2
eが設けられており、平坦な延べ棒状に形成されたバン
プ5、5’を介してボンディングされている。これらの
インナリ−ド2、2’は超高周波の信号ラインに施され
るためその幅も非常に広く、且つ先端の突片数も多い。 これに対し周波数がそれ程高くない信号ラインに対して
は突片が2つだけのインナリ−ド20が用いられている
。
【0009】このようにインナリ−ドの先端が複数の突
片で形成されている場合には、仮に加圧ツ−ルが傾いて
いても、図3に示すように右端の突片2aが先にバンプ
5に沈み込み、続いて2b、2c、2d、2eの順で沈
み込むので、全体が確実にボンディングされることにな
り、突片の浮き(従って接続されない部分)が生じない
。また、加圧ツ−ルが傾いておらず、従って各突片に均
一に圧力が加わる場合においても、各突片に加わる圧力
は強くなるので、各突片のバンプ5に対する充分な沈み
込みが実現され、確実にボンディングされることになる
。
片で形成されている場合には、仮に加圧ツ−ルが傾いて
いても、図3に示すように右端の突片2aが先にバンプ
5に沈み込み、続いて2b、2c、2d、2eの順で沈
み込むので、全体が確実にボンディングされることにな
り、突片の浮き(従って接続されない部分)が生じない
。また、加圧ツ−ルが傾いておらず、従って各突片に均
一に圧力が加わる場合においても、各突片に加わる圧力
は強くなるので、各突片のバンプ5に対する充分な沈み
込みが実現され、確実にボンディングされることになる
。
【0010】
【発明の効果】以上説明したように本発明によれば、ボ
ンディング時にインナリ−ドの1つ1つの突片に加圧ツ
−ルから加えられる圧力が大きくなるので、バンプの沈
み込みが確実になるとともに加圧ツ−ルが多少傾いてい
ても全体としてインナリ−ドの浮きが生じないという効
果があり、高周波用の半導体チップや大電力用の半導体
チップを有する半導体装置の如く幅広のインナリ−ドを
必要とするものにおいて特に有効である。
ンディング時にインナリ−ドの1つ1つの突片に加圧ツ
−ルから加えられる圧力が大きくなるので、バンプの沈
み込みが確実になるとともに加圧ツ−ルが多少傾いてい
ても全体としてインナリ−ドの浮きが生じないという効
果があり、高周波用の半導体チップや大電力用の半導体
チップを有する半導体装置の如く幅広のインナリ−ドを
必要とするものにおいて特に有効である。
【図1】 本発明を実施した半導体装置の要部斜視図
。
。
【図2】 本発明の他の実施例の要部斜視図。
【図3】 本発明によるインナリ−ドのボンディング
状態を示す断面図。
状態を示す断面図。
【図4】 本発明によらずに幅広のままのインナリ−
ドでボンディングする場合の斜視図。
ドでボンディングする場合の斜視図。
【図5】 図4の場合の問題点を示す図。
【図6】 半導体装置の平面的構成を示す図。
【図7】 図6の要部断面図。
1 テ−プ
2、2’、20 インナリ−ド
3 半導体チップ
4 ボンディングパッド
5 バンプ
Claims (2)
- 【請求項1】テ−プ上に形成されたパケ−ジ用のインナ
リ−ドを半導体チップのボンディングパッド部にバンプ
を介してボンディングさせてなる半導体装置において、
前記インナリ−ドは幅広に形成されているとともに先端
部が複数の突片で形成されていて、各突片が前記ボンデ
ィングパッド部にボンディングされていることを特徴と
する半導体装置。 - 【請求項2】半導体チップのパッケ−ジングに使用され
るインナリ−ドであって、先端部を複数に分割したボン
ディング部を有していることを特徴とするインナリ−ド
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14941591A JPH04348063A (ja) | 1991-05-25 | 1991-05-25 | 半導体装置及びインナリ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14941591A JPH04348063A (ja) | 1991-05-25 | 1991-05-25 | 半導体装置及びインナリ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04348063A true JPH04348063A (ja) | 1992-12-03 |
Family
ID=15474620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14941591A Pending JPH04348063A (ja) | 1991-05-25 | 1991-05-25 | 半導体装置及びインナリ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04348063A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5932927A (en) * | 1996-07-24 | 1999-08-03 | Nec Corporation | High-frequency device package |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02213148A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | テープキャリア |
JPH02295143A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 集積回路 |
JPH0429342A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | フィルムリード |
-
1991
- 1991-05-25 JP JP14941591A patent/JPH04348063A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02213148A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | テープキャリア |
JPH02295143A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 集積回路 |
JPH0429342A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | フィルムリード |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5932927A (en) * | 1996-07-24 | 1999-08-03 | Nec Corporation | High-frequency device package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100236633B1 (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
JPS6344749A (ja) | 半導体装置及びこれに用いるリードフレーム | |
JP2000236032A (ja) | マイクロ波およびミリメートル波周波数のワイヤレスmmicチップ・パッケージング | |
US20030057542A1 (en) | Leads of a no-lead type package of a semiconductor device | |
JPH04229643A (ja) | 高周波パワ−半導体デバイスおよびその製造方法 | |
US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
TWI354357B (en) | Semiconductor intergrated circuit and leadframe fo | |
KR950014677B1 (ko) | Ic 실장장치 | |
JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
JPH01220463A (ja) | 半導体装置 | |
JPH04348063A (ja) | 半導体装置及びインナリ−ド | |
KR20010037246A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
JP3707926B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
JPH02159753A (ja) | 半導体装置 | |
US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
JP2507852B2 (ja) | 半導体装置 | |
JPH10200036A (ja) | 集積回路用超ファインピッチリードフレーム | |
JPH0750380A (ja) | 半導体装置 | |
JPS5972755A (ja) | 半導体装置 | |
US6822322B1 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
JPS63164226A (ja) | テ−プキヤリア素子の製造方法 | |
KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
US6190529B1 (en) | Method for plating gold to bond leads on a semiconductor substrate |