JPH01100957A - ハイブリッドic - Google Patents
ハイブリッドicInfo
- Publication number
- JPH01100957A JPH01100957A JP25896487A JP25896487A JPH01100957A JP H01100957 A JPH01100957 A JP H01100957A JP 25896487 A JP25896487 A JP 25896487A JP 25896487 A JP25896487 A JP 25896487A JP H01100957 A JPH01100957 A JP H01100957A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- electrode
- hybrid
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は複数の回路素子を有した。ハイブリッドICに
関し、特にIC基板本体に接合される外部接続用の端子
の接合方法の改良に関する。
関し、特にIC基板本体に接合される外部接続用の端子
の接合方法の改良に関する。
[従来の技術]
安定した性能が要求される特殊な用途に複数の回路素子
からなるICを使用する場合には、汎用品と比べてその
生産数が少なくなるため、一般にハイブリッドICが使
用されている。このハイブリッドICでは、例えばセラ
ミック等で形成された基板上にトランジスタやダイオー
ド等の半導体チップを組込むことができるため、大電力
用の目的にも使用されている。そして、こうした半導体
チップを有したハイブリッドICでは、外部の回路と接
続するために鉄や銅などで形成された端子は、IC基板
本体に設けられた導体性の電極部分にはんだ付けにより
接合され、このとき電極部分に面する端子の接合面は単
純な平面形状に加工されている。
からなるICを使用する場合には、汎用品と比べてその
生産数が少なくなるため、一般にハイブリッドICが使
用されている。このハイブリッドICでは、例えばセラ
ミック等で形成された基板上にトランジスタやダイオー
ド等の半導体チップを組込むことができるため、大電力
用の目的にも使用されている。そして、こうした半導体
チップを有したハイブリッドICでは、外部の回路と接
続するために鉄や銅などで形成された端子は、IC基板
本体に設けられた導体性の電極部分にはんだ付けにより
接合され、このとき電極部分に面する端子の接合面は単
純な平面形状に加工されている。
[発明が解決しようとする問題点]
このような大電力用の目的に使用するハイブリッドIC
では、各半導体チップから、の発熱量が多くなり、IC
基板本体の加熱および放熱のサイクルと、端子の加熱お
よび放熱のサイクルとがそれぞれの材料によって異なり
、しかも熱膨脹率が異なるため、それぞれの材料の熱膨
脹率の違いによりIC基板本体と端子との間の接合部の
はんだに歪みが発生する。こうした接合部の歪みによる
応力は、通常でははんだ層によって吸収される。しかし
、経年変化を考えた場合には、端子の接合面力5単純な
平面形状に加工されているため接合面のはんだ層が薄く
、はんだ量が少ないことから、このは・んだ面だけでは
歪みを吸収しきれない場合が考えられ、十分な寿命を得
にくいという問題点がある。
では、各半導体チップから、の発熱量が多くなり、IC
基板本体の加熱および放熱のサイクルと、端子の加熱お
よび放熱のサイクルとがそれぞれの材料によって異なり
、しかも熱膨脹率が異なるため、それぞれの材料の熱膨
脹率の違いによりIC基板本体と端子との間の接合部の
はんだに歪みが発生する。こうした接合部の歪みによる
応力は、通常でははんだ層によって吸収される。しかし
、経年変化を考えた場合には、端子の接合面力5単純な
平面形状に加工されているため接合面のはんだ層が薄く
、はんだ量が少ないことから、このは・んだ面だけでは
歪みを吸収しきれない場合が考えられ、十分な寿命を得
にくいという問題点がある。
本発明は、端子と基板との接合を長期間に互って維持す
ることができる?XイブリッドICを提供することを目
的とする。
ることができる?XイブリッドICを提供することを目
的とする。
[問題点を解決するための手段]
本発明は基板に集積回路を固着し、その電極に外部回路
との接続のための端子をはんだ付けしてなるハイブリッ
ドICにおいて、前記端子は、前記電極との接合面側に
突起を有し、該突起により前記電極と適度の間隔で配さ
れ、前記端子と前記電極との間に前記はんだの層を有す
ることを技術的手段とする。
との接続のための端子をはんだ付けしてなるハイブリッ
ドICにおいて、前記端子は、前記電極との接合面側に
突起を有し、該突起により前記電極と適度の間隔で配さ
れ、前記端子と前記電極との間に前記はんだの層を有す
ることを技術的手段とする。
[作用]
本発明のハイブリッドICでは、端子には突起があり、
端子と電極とを接合するときには、この突起は基板に設
けられた電極側に向けられる。そして端子と電極とは突
起により適度の間隔で配され、その間には端子の突起に
よる空間ができるなめ、はんだ付けにより接合されると
きこの空間にはんだが充満する。従って、端子と電極と
はその接合面に厚いはんだ層を有して接合される。
端子と電極とを接合するときには、この突起は基板に設
けられた電極側に向けられる。そして端子と電極とは突
起により適度の間隔で配され、その間には端子の突起に
よる空間ができるなめ、はんだ付けにより接合されると
きこの空間にはんだが充満する。従って、端子と電極と
はその接合面に厚いはんだ層を有して接合される。
[発明の効果]
本発明では、端子に突起があるため、単純な平面形状に
加工された端子を基板に接合する場合と比較して厚いは
んだ層を有する。従って、基板の熱膨脹と端子の熱膨脹
とが異なっていても、接合面の歪みははんだ層によって
吸収されるため、長期間に互って端子を基板に接合させ
ることができる。
加工された端子を基板に接合する場合と比較して厚いは
んだ層を有する。従って、基板の熱膨脹と端子の熱膨脹
とが異なっていても、接合面の歪みははんだ層によって
吸収されるため、長期間に互って端子を基板に接合させ
ることができる。
[実施例]
次に本発明のハイブリッドICl0を図面に示す実施例
に基づき説明する。
に基づき説明する。
このハイブリッドICl0は、第1図に示すように、基
板(サブストレート)11上に設けられた導体パターン
12と、図示しない抵抗体パターン、IC、トランジス
タ、ダイオード、コンデンサ等のチップとリード端子1
3から構成される。
板(サブストレート)11上に設けられた導体パターン
12と、図示しない抵抗体パターン、IC、トランジス
タ、ダイオード、コンデンサ等のチップとリード端子1
3から構成される。
基板11は所定の寸法および形状に形成された絶縁性の
アルミナ等のセラミック製であり、その表面にはパラジ
ウムなどの導体パターン12が印刷焼成され、さらに抵
抗体パターンが印刷焼成されている。このように焼成さ
れた導体パターン12の末端は、外部回路との接続のた
めの電極部分12aになっており、電極部分1.2aは
各導体パターン12毎に必要に応じた数が設けられてい
る。
アルミナ等のセラミック製であり、その表面にはパラジ
ウムなどの導体パターン12が印刷焼成され、さらに抵
抗体パターンが印刷焼成されている。このように焼成さ
れた導体パターン12の末端は、外部回路との接続のた
めの電極部分12aになっており、電極部分1.2aは
各導体パターン12毎に必要に応じた数が設けられてい
る。
電極部分12aには、外部のリード線やプリント配線基
板と接続するために、断面形状がL字形のリード端子1
3が設けられる。このリード端子13は本発明の端子で
、鉄製あるいは銅製の材料が始めに切断により平板状に
形成され、その後折曲げ形成されたものである。リード
端子13には、電極部分12aとの接合面側に、第2図
に示すように、製造過程でリード端子13を切断形成す
る際に生じたばつ部13aが残されている。ばり部13
aは基板ll上の電極部分12aとの間に適度の間隔を
生じさせるために残されたもので、このぼり部13aを
備えたリード端子13は、他の抵抗体パターン、IC、
トランジスタ、ダイオード、コンデンサ等のチップとと
もに基板11の所定位置に配置され、それぞれはんだ1
4によって接合されて集積回路が形成されている。
板と接続するために、断面形状がL字形のリード端子1
3が設けられる。このリード端子13は本発明の端子で
、鉄製あるいは銅製の材料が始めに切断により平板状に
形成され、その後折曲げ形成されたものである。リード
端子13には、電極部分12aとの接合面側に、第2図
に示すように、製造過程でリード端子13を切断形成す
る際に生じたばつ部13aが残されている。ばり部13
aは基板ll上の電極部分12aとの間に適度の間隔を
生じさせるために残されたもので、このぼり部13aを
備えたリード端子13は、他の抵抗体パターン、IC、
トランジスタ、ダイオード、コンデンサ等のチップとと
もに基板11の所定位置に配置され、それぞれはんだ1
4によって接合されて集積回路が形成されている。
以上の構成からなる本発明のハイブリッドIC10では
、リード端子13は次のように基板11に接合される。
、リード端子13は次のように基板11に接合される。
導体パターン12の末端の電極部分12aにそれぞれリ
ード端子13が配置され、基板11とともに加熱される
。すると、あら、かじめ電極部分12aに設けられたボ
ンディング用の、はんだ14が融解し、このはんだ14
.によって接合される。
ード端子13が配置され、基板11とともに加熱される
。すると、あら、かじめ電極部分12aに設けられたボ
ンディング用の、はんだ14が融解し、このはんだ14
.によって接合される。
この接合の際、リード端子13と電極部分12aとの間
には、ばり部13aによって生じた空間があり、リード
端子13は導体パターン12とに適度の間隔で配置され
ているため、リード端子13と電極部分12aとは、ぼ
り部13aがない場合と比較して多くのはんだ14で接
合される。従って、リード端子13と電極部分12aと
の間には、ばつ部13aがない場合と比較して厚いはん
だ14層が形成される。
には、ばり部13aによって生じた空間があり、リード
端子13は導体パターン12とに適度の間隔で配置され
ているため、リード端子13と電極部分12aとは、ぼ
り部13aがない場合と比較して多くのはんだ14で接
合される。従って、リード端子13と電極部分12aと
の間には、ばつ部13aがない場合と比較して厚いはん
だ14層が形成される。
以上のとおり、本発明のハイブリッドIC10では、外
部rgJ路と接続されるリード端子13は、従来と比較
して厚いはんだ14層で基板11の電極部分12aに接
合されるため、基板11とリード端子13との間に歪み
が生じた場合にも、このはんだ14層によって歪みが吸
収される。従ってICの発熱等により膨張等を繰返して
も、リード端子は長い期間に互って安定して基板上に接
蕎される。
部rgJ路と接続されるリード端子13は、従来と比較
して厚いはんだ14層で基板11の電極部分12aに接
合されるため、基板11とリード端子13との間に歪み
が生じた場合にも、このはんだ14層によって歪みが吸
収される。従ってICの発熱等により膨張等を繰返して
も、リード端子は長い期間に互って安定して基板上に接
蕎される。
本実施例では、リード端子にL字形のものを使用したが
、リード端子は単に平板形状のままでもよいし、第3図
および第4図に示すようにさらに安定性を良くするため
に接合部に貫通孔13bや切り欠き孔13cを備えた形
状のものでも接合面にばり部があれば同様な効果を奏す
ることができる。
、リード端子は単に平板形状のままでもよいし、第3図
および第4図に示すようにさらに安定性を良くするため
に接合部に貫通孔13bや切り欠き孔13cを備えた形
状のものでも接合面にばり部があれば同様な効果を奏す
ることができる。
第1図は本発明のハイブリッドICの実施例を示す部分
斜視図、第2図は第1図A−B間の断面図、第3図、第
4図は本発明のリード端子の他の実施例を示す斜視図で
ある。 図中、10・・・ハイブリッドIC111・・・基板、
12a・・・電極部分、13・・・リード端子、13a
・・・ばり部、14・・・はんだ。
斜視図、第2図は第1図A−B間の断面図、第3図、第
4図は本発明のリード端子の他の実施例を示す斜視図で
ある。 図中、10・・・ハイブリッドIC111・・・基板、
12a・・・電極部分、13・・・リード端子、13a
・・・ばり部、14・・・はんだ。
Claims (1)
- 【特許請求の範囲】 1) 基板に集積回路を固着し、その電極に外部回路と
の接続のための端子をはんだ付けしてなるハイブリッド
ICにおいて、 前記端子は、前記電極との接合面側に突起を有し、該突
起により前記電極と適度の間隔で配され、前記端子と前
記電極との間に前記はんだの層を有することを特徴とす
るハイブリッドIC。 2) 前記端子の突起は、製造工程時に生じたばりを利
用することを特徴とする特許請求の範囲第1項記載のハ
イブリッドIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62258964A JP2576531B2 (ja) | 1987-10-14 | 1987-10-14 | ハイブリッドic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62258964A JP2576531B2 (ja) | 1987-10-14 | 1987-10-14 | ハイブリッドic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01100957A true JPH01100957A (ja) | 1989-04-19 |
JP2576531B2 JP2576531B2 (ja) | 1997-01-29 |
Family
ID=17327467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62258964A Expired - Lifetime JP2576531B2 (ja) | 1987-10-14 | 1987-10-14 | ハイブリッドic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2576531B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019082343A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置 |
WO2019082344A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置の製造方法 |
JPWO2019082345A1 (ja) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | 半導体装置、及び、半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226648A (ja) * | 1986-03-28 | 1987-10-05 | Hitachi Ltd | リ−ドフレ−ム |
-
1987
- 1987-10-14 JP JP62258964A patent/JP2576531B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226648A (ja) * | 1986-03-28 | 1987-10-05 | Hitachi Ltd | リ−ドフレ−ム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019082343A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置 |
WO2019082344A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置の製造方法 |
JPWO2019082345A1 (ja) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | 半導体装置、及び、半導体装置の製造方法 |
JPWO2019082344A1 (ja) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | 半導体装置の製造方法 |
JPWO2019082343A1 (ja) * | 2017-10-26 | 2020-04-16 | 新電元工業株式会社 | 半導体装置 |
US11075154B2 (en) | 2017-10-26 | 2021-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US11075091B2 (en) | 2017-10-26 | 2021-07-27 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing semiconductor device |
US11309232B2 (en) | 2017-10-26 | 2022-04-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2576531B2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4891687A (en) | Multi-layer molded plastic IC package | |
US4835120A (en) | Method of making a multilayer molded plastic IC package | |
KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
KR960012397A (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
JPH09232341A (ja) | 半導体装置 | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
JP2003124262A5 (ja) | ||
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JPH01100957A (ja) | ハイブリッドic | |
US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
JPH08288647A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JPH05343610A (ja) | 混成集積回路装置 | |
JPS62134945A (ja) | モ−ルドトランジスタ | |
JPS61225827A (ja) | 半導体素子の実装構造 | |
JPS5996759A (ja) | 半導体装置 | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JPH10303470A (ja) | 熱電冷却装置 | |
JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
JPS5994897A (ja) | 混成集積回路の製造方法 | |
JPH0479260A (ja) | 半導体装置 |