KR100363057B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100363057B1
KR100363057B1 KR1020000002825A KR20000002825A KR100363057B1 KR 100363057 B1 KR100363057 B1 KR 100363057B1 KR 1020000002825 A KR1020000002825 A KR 1020000002825A KR 20000002825 A KR20000002825 A KR 20000002825A KR 100363057 B1 KR100363057 B1 KR 100363057B1
Authority
KR
South Korea
Prior art keywords
chip
terminal
main chip
wiring
main
Prior art date
Application number
KR1020000002825A
Other languages
English (en)
Other versions
KR20000071276A (ko
Inventor
오이카와키요하루
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000071276A publication Critical patent/KR20000071276A/ko
Application granted granted Critical
Publication of KR100363057B1 publication Critical patent/KR100363057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Dram (AREA)

Abstract

본 발명은 칩과 단자 사이의 배선 설계를 용이하게 하는 동시에, 배선 특성의 향상을 달성하는 양면 MCP 칩의 반도체 장치를 제공하는 것을 과제로 한다. 본 발명은 메인 칩(2) 내의 인터페이스 회로(4)를 메인 칩(2) 내의 주변 각 4변의 중앙부에 배치하도록 구성된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 실장 기판의 양면에 기능이 상이한 칩을 탑재한 양면 MCP 칩의 반도체 장치에 관한 것이다.
도 3에 종래의 양면 MCP 칩의 표면 구성을 나타내고, 도 4에 그 칩의 이면 구성을 나타낸다. 도 3 및 도 4에 있어서, 양면 MCP 칩 표면의 실장 기판(51)에는 메인 칩(52)이 실장되고, MCP 칩 이면의 실장 기판(51)에는 IP(intellectual property) 칩(53)이 실장되며, 메인 칩(52) 내의 주변에는 메인 칩(52)과 IP 칩(53)을 인터페이스하는 인터페이스 회로(54)가 설치되어 있다. 메인 칩(52) 주변부의 실장 기판(51)의 양면에는 실장 기판(51)을 통과하여 메인 칩(52)과 실장 기판(51)의 이면을 접속하는 메인 칩 커넥트용 단자(55)가 설치되며, 실장 기판(51)의 표면측의 메인 칩 커넥트용 단자(55)와 메인 칩(52)이 접속되어 있다. 메인 칩 커넥트용 단자(55) 중, 인터페이스 회로(54)가 설치된 부위 주변의 메인 칩 커넥트용 단자(55a)는 인터페이스 회로(54)의 전용 단자로서 이용되고 있다.
IP 칩(53) 주변의 실장 기판(51)에는 IP 칩 본딩용 단자(56)가 설치되어, 이 IP 칩 본딩 단자(56)와 IP 칩(53)이 본딩 와이어를 통해 접속되고, IP 칩 본딩 단자(56)와 메인 칩 커넥트용 단자(52) 사이의 배선 영역(57)에 형성된 배선을 통해 IP 칩 본딩용 단자(56)는 인터페이스 회로(54) 전용의 메인 칩 커넥트용 단자(55a)와 접속되어 있다. 실장 기판(51) 이면의 가장 바깥 둘레에는 양면 MCP 칩과 외부를 접속하는 MCP 칩 단자(58)가 설치되어, MCP 칩 단자(58)와 메인 칩 커넥트용 단자(55) 사이의 배선 영역(59)에 형성된 배선을 통해 인터페이스 회로 전용의 메인 칩 커넥트용 단자(55a)를 제외한 메인 칩 커넥트용 단자(55)와 MCP 칩 단자(58)가 접속되어 있다.
이러한 구성에 있어서는, 메인 칩(52) 내에 설치된 인터페이스 회로(54)가 메인 칩(52) 주변의 한 변에 집중하여 배치되기 때문에, 인터페이스 회로(54)에 접속되는 메인 칩 커넥트용 단자(55a)가 메인 칩(52)의 주변 실장 기판(51)의 한 변에 집중되어 있었다. 이 때문에, 배선 영역(57)에 있어서의 IP 칩 본딩용 단자(56)와 메인 칩 커넥트용 단자(55a)를 접속하는 배선의 배선 거리의 길이 차이가 현저하게 되어, 배선 용량이나 배선 저항의 밸런스가 악화되고, 배선 용량이나 배선 저항의 최적화가 복잡하게 되어 기판 설계가 어렵게 되고 있었다. 또한, 특히 실장 기판(51)의 이면의 메인 칩 커넥트용 단자(55a)의 중앙 부근의 배선 영역(57)에서는 배선이 혼잡하기 때문에 이 부근의 배선 영역(57)의 면적이 증대하게 되어, 실장 기판 사이즈가 커진다는 문제점이 있었다.
또, 마찬가지로 인터페이스 회로(54)에 접속되는 메인 칩 커넥트용 단자(55a)가 메인 칩(52)의 주변 실장 기판(51)의 한 변에 집중되어 있기 때문에, 실장 기판(51)의 이면에 있어서 MCP 칩 단자(58)와 접속할 수 있는 메인 칩 커넥트용 단자(55)가 IP 칩(53) 주변의 3개 변으로 되기 때문에, 배선 영역(59)에 있어서 메인 칩 커넥트용 단자(55)와 MCP 칩 단자(58)를 접속하는 배선의 배선 거리의 길이 차이가 현저하게 되고, 또한 메인 칩 커넥트용 단자(55a) 부근의 배선 영역(59)의 배선이 혼잡하기 때문에, 상기와 동일한 문제점을 초래하고 있었다.
이상 설명한 바와 같이, 메인 칩에 인터페이스 회로를 갖춘 종래의 양면 MCP 칩에서는, 인터페이스 회로가 메인 칩의 4변 중에서 한 변에 배치되어 있었기 때문에, 메인 칩 커넥트용 단자와 IP 칩 본딩 단자와의 접속 배선, 및 메인 칩 커넥트용 단자와 MCP 칩 단자와의 접속 배선의 각각에 있어서 배선 거리에 차이가 생겨, 각각의 배선 길이의 최적화가 복잡하게 되고 기판 설계가 곤란하였다. 또한, 배선이 집중됨으로써 배선 접속이 혼잡하고, 이것을 피하기 위해 배선 영역을 늘이게 됨으로써 실장 기판의 대형화를 초래하고 있었다.
그래서, 본 발명은 상기한 점을 감안하여 이루어진 것으로, 칩과 단자 사이의 배선 설계를 용이하게 하는 동시에, 배선 특성의 향상을 달성한 양면 MCP 칩의 반도체 장치를 제공하는 데에 그 목적이 있다.
도 1은 본 발명의 일 실시 형태에 따른 양면 MCP 칩 표면의 구성을 나타낸 도면.
도 2는 본 발명의 일 실시 형태에 따른 양면 MCP 칩 이면의 구성을 나타낸 도면.
도 3은 종래의 양면 MCP 칩 표면의 구성을 나타낸 도면.
도 4는 종래의 양면 MCP 칩 이면의 구성을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 실장 기판
2 : 메인 칩
3 : IP 칩
4 : 인터페이스 회로
5 : IP 칩 커넥트용 단자
6 : 메인 칩 커넥트용 단자
7 : IP 칩 본딩용 단자
8, 10 : 배선 영역
9 : MCP 칩 단자
상기 목적을 달성하기 위해서, 본 발명은 메인 칩이 실장 기판의 한쪽 면에 실장되고, 서브 칩이 상기 실장 기판의 다른 쪽 면에 실장되어 이루어지는 양면 MCP(멀티 칩 패키지) 칩의 반도체 장치에 있어서, 상기 메인 칩과 상기 서브 칩을 인터페이스하는 인터페이스 회로가 상기 메인 칩 내의 주변 각 4개 변의 중앙부에 설치되고, 상기 실장 기판을 통과하여 상기 인터페이스 회로와 상기 서브 칩을 접속하기 위한 서브 칩 커넥트용 단자가 상기 인터페이스 회로가 설치된 부분에 대향한 상기 메인 칩 주변부의 상기 실장 기판의 양면에 설치되고, 상기 실장 기판을 통과하여 상기 메인 칩과 외부를 접속하기 위한 메인 칩 커넥트용 단자가 상기 서브 칩 커넥트용 단자가 설치되어 있지 않은 상기 메인 칩 주변부의 상기 실장 기판의 양면에 설치되고, 상기 서브 칩과 접속되는 서브 칩 본딩용 단자가 상기 서브 칩 주변부의 상기 실장 기판의 다른 쪽 면에 설치되어, 상기 실장 기판에 형성된 배선을 통해 상기 서브 칩 커넥트용 단자와 접속되며, 상기 메인 칩과 외부를 접속하는 MCP 칩 단자가 상기 실장 기판의 다른 쪽 면의 가장 바깥 주변부에 설치되어, 상기 실장 기판에 형성된 배선을 통해 상기 메인 칩 커넥트용 단자와 접속되어 이루어지는 것을 특징으로 한다.
이하, 도면을 이용하여 본 발명의 실시 형태를 설명한다.
도 1 및 도 2는 본 발명의 하나의 실시 형태에 따른 양면 MCP 칩의 반도체 장치의 구성을 나타낸 도면이며, 도 1은 실장 기판 표면의 구성을 나타낸 도면이고, 도 2는 실장 기판 이면의 구성을 나타낸 도면이다.
도 1 및 도 2에 있어서, 양면 MCP 칩 표면의 실장 기판(1)에는 메인 칩(2)이 실장되고, 양면 MCP 칩 이면의 실장 기판(1)에는 서브 칩, 예컨대 IP(Intellectual Property) 칩(3)이 실장되고, 메인 칩(2) 내의 주변 각 4개 변의 중앙부에는 메인 칩(2)과 IP 칩(3)을 인터페이스하는 인터페이스 회로(4)가 각각 설치되어 있다. 메인 칩(2) 주변부에 있어서의 인터페이스 회로(4)가 설치된 부분에 대향한 실장 기판(1)의 표면 및 대응하는 이면의 양면에, 실장 기판(1)을 지나 인터페이스 회로(4)와 IP 칩(3)을 접속하기 위한 IP 칩 커넥트용 단자(5)가 설치되어 있다. 또한, IP 칩 커넥트용 단자(5)가 설치되어 있지 않은 메인 칩(2) 주변부의 표면 및대응하는 이면의 양면에는, 실장 기판(1)을 지나 메인 칩(2)과 외부를 접속하기 위한 메인 칩 커넥트용 단자(6)가 설치되어 있다.
IP 칩(3) 주변의 실장 기판(1)에는 IP 칩 본딩용 단자(7)가 설치되어, 이 IP 칩 본딩용 단자(7)와 IP 칩(3)이 본딩 와이어를 통해 접속되고, IP 칩 본딩용 단자(7)와 IP 칩 커넥트용 단자(5) 및 메인 칩 커넥트용 단자(6) 사이의 배선 영역(8)에 형성된 배선을 통해 IP 칩 본딩용 단자(7)와 IP 칩 커넥트용 단자(5)가 접속되어 있다. 실장 기판(1)의 이면의 가장 바깥 둘레에는 양면 MCP 칩과 외부를 접속하는 MCP 칩 단자(9)가 설치되고, MCP 칩 단자(9)와 메인 칩 커넥트용 단자(6) 사이의 배선 영역(10)에 형성된 배선을 통해 MCP 칩 단자(9)와 메인 칩 커넥트용 단자(6)가 접속되어 있다.
이러한 구성에 있어서는 메인 칩(2) 내의 인터페이스 회로(4)를 메인 칩(2) 내의 주변 각 4개 변의 중앙부에 각각 분산하여 배치하도록 하고 있기 때문에, IP 칩 커넥트용 단자(5)도 각각의 인터페이스 회로(4)에 대응하여 메인 칩(2) 외주변 각 4변의 중앙부에 분산되어 배치되고, 실장 기판(1)의 이면에서의 IP 칩 본딩용 단자(7)와 IP 칩 커넥트용 단자(5)와의 배선 영역(8)도 IP 칩(3)의 각 주변에 분산된다. 또한, 메인 칩 커넥트용 단자(6)와 MCP 칩 단자(9)와의 배선 관계가 거리적으로 짧아지는 동시에 배선되기 용이해진다. 이에 따라, 종래에 비해서 배선 거리의 차이가 억제되고, 또 배선 길이가 단축되며, 또한 배선의 혼잡도 완화되어 배선 영역의 면적이 축소된다. 이에 따라, 배선 길이의 최적화가 용이하게 되어 기판 배선 설계를 용이하게 행할 수 있게 된다. 또, 배선 영역의 축소에 의해 실장 기판의 대형화를 억제할 수 있다. 또한, 배선 길이의 단축에 의해 종래에 비해서 배선 용량 및 배선 저항이 작아져, 회로의 동작 속도의 향상에 기여할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 메인 칩 내의 인터페이스 회로를 메인 칩 내의 주변 각 4변의 중앙부에 배치하도록 하였기 때문에, IP 칩과 IP 칩 커넥트용 단자와의 접속 배선 및 메인 칩 커넥트용 단자와 MCP 칩 단자와의 접속 배선의 설계를 용이하게 행하는 것이 가능하게 된다. 또, 각각의 배선 길이가 단축되어 배선 용량 및 배선 저항을 감소시킬 수 있어, 회로의 동작 속도의 향상에 공헌할 수 있다. 또한, 배선 영역의 면적이 줄어들어, 실장 기판의 대형화를 억제할 수 있다.

Claims (1)

  1. 메인 칩이 실장 기판의 한쪽 면에 실장되고 서브 칩이 상기 실장 기판의 다른 쪽 면에 실장되어 이루어지는 양면 MCP(멀티 칩 패키지) 칩의 반도체 장치에 있어서,
    상기 메인 칩과 서브 칩을 인터페이스하는 인터페이스 회로가 상기 메인 칩 내의 주변 각 4개 변의 중앙부에 설치되고,
    상기 실장 기판을 통과하여 상기 인터페이스 회로와 상기 서브 칩을 접속시키기 위한 서브 칩 커넥트용 단자가 상기 인터페이스 회로가 설치된 부분에 대향한 상기 메인 칩 주변부의 상기 실장 기판의 양면에 설치되고,
    상기 실장 기판을 통과하여 상기 메인 칩과 외부를 접속시키기 위한 메인 칩 커넥트용 단자가 상기 서브 칩 커넥트용 단자가 설치되어 있지 않은 상기 메인 칩 주변부의 상기 실장 기판의 양면에 설치되고,
    상기 서브 칩과 접속되는 서브 칩 본딩용 단자가 상기 서브 칩 주변부의 상기 실장 기판의 다른 쪽 면에 설치되어, 상기 실장 기판에 형성된 배선을 통해 상기 서브 칩 커넥트용 단자와 접속되며,
    상기 메인 칩과 외부를 접속하는 MCP 칩 단자가 상기 실장 기판의 다른 쪽 면의 가장 바깥 주변부에 설치되어, 상기 실장 기판에 형성된 배선을 통해 상기 메인 칩 커넥트용 단자와 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
KR1020000002825A 1999-01-22 2000-01-21 반도체 장치 KR100363057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-014784 1999-01-22
JP01478499A JP3847997B2 (ja) 1999-01-22 1999-01-22 半導体装置及び両面ｍｃｐチップ

Publications (2)

Publication Number Publication Date
KR20000071276A KR20000071276A (ko) 2000-11-25
KR100363057B1 true KR100363057B1 (ko) 2002-11-30

Family

ID=11870691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002825A KR100363057B1 (ko) 1999-01-22 2000-01-21 반도체 장치

Country Status (3)

Country Link
US (1) US6459157B1 (ko)
JP (1) JP3847997B2 (ko)
KR (1) KR100363057B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281450A (ja) * 1987-05-13 1988-11-17 Fujitsu Ltd 半導体集積回路
JPH02226753A (ja) * 1989-02-28 1990-09-10 Nec Corp マルチチップパッケージ
JPH08148573A (ja) * 1994-11-21 1996-06-07 Hitachi Ltd 半導体装置
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
JP2000174243A (ja) * 1998-12-03 2000-06-23 Seiko Epson Corp 多機能入出力ゲートアレイ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
JP3064674B2 (ja) * 1992-06-24 2000-07-12 株式会社東芝 半導体装置
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
US5719436A (en) 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281450A (ja) * 1987-05-13 1988-11-17 Fujitsu Ltd 半導体集積回路
JPH02226753A (ja) * 1989-02-28 1990-09-10 Nec Corp マルチチップパッケージ
JPH08148573A (ja) * 1994-11-21 1996-06-07 Hitachi Ltd 半導体装置
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
JP2000174243A (ja) * 1998-12-03 2000-06-23 Seiko Epson Corp 多機能入出力ゲートアレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2000216328A (ja) 2000-08-04
KR20000071276A (ko) 2000-11-25
JP3847997B2 (ja) 2006-11-22
US6459157B1 (en) 2002-10-01

Similar Documents

Publication Publication Date Title
US20070176278A1 (en) Multi-chips stacked package
JP2546195B2 (ja) 樹脂封止型半導体装置
US5455460A (en) Semiconductor device having complimentary bonding pads
US6927480B2 (en) Multi-chip package with electrical interconnection
JP2001156251A (ja) 半導体装置
US7332803B2 (en) Circuit device
JPH0870090A (ja) 半導体集積回路
KR100248035B1 (ko) 반도체 패키지
KR100363057B1 (ko) 반도체 장치
JPH10275887A (ja) 半導体装置
JP3150560B2 (ja) 半導体装置
JPH09275145A (ja) 半導体装置
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JPS63136657A (ja) 両面実装電子回路ユニツト
JPH08293571A (ja) パッケージおよびそれを用いた半導体集積回路装置
JPH05183094A (ja) 半導体集積回路
KR0167281B1 (ko) 비엘피 패키지
KR100206975B1 (ko) 반도체 패키지
JPH0738011A (ja) 半導体集積回路装置
KR940003377B1 (ko) 반도체 집적회로장치
KR200161172Y1 (ko) 반도체 칩
JPS6245159A (ja) 半導体装置
JPH01293558A (ja) 半導体装置
JPS59215749A (ja) 半導体集積回路用低雑音パツケ−ジ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee