JP3847997B2 - 半導体装置及び両面ｍｃｐチップ - Google Patents

半導体装置及び両面ｍｃｐチップ Download PDF

Info

Publication number
JP3847997B2
JP3847997B2 JP01478499A JP1478499A JP3847997B2 JP 3847997 B2 JP3847997 B2 JP 3847997B2 JP 01478499 A JP01478499 A JP 01478499A JP 1478499 A JP1478499 A JP 1478499A JP 3847997 B2 JP3847997 B2 JP 3847997B2
Authority
JP
Japan
Prior art keywords
chip
terminal
mounting substrate
sub
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01478499A
Other languages
English (en)
Other versions
JP2000216328A (ja
Inventor
清春 笈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP01478499A priority Critical patent/JP3847997B2/ja
Priority to US09/487,674 priority patent/US6459157B1/en
Priority to KR1020000002825A priority patent/KR100363057B1/ko
Publication of JP2000216328A publication Critical patent/JP2000216328A/ja
Application granted granted Critical
Publication of JP3847997B2 publication Critical patent/JP3847997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Dram (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は、実装基板の両面に機能が異なるチップを搭載した半導体装置及び両面ＭＣＰチップに関する。
【０００２】
【従来の技術】
図３に従来の両面ＭＣＰチップの表面の構成を示し、図４に同チップの裏面の構成を示す。図３及び図４において、両面ＭＣＰチップの表面の実装基板５１にはメインチップ５２が実装され、ＭＣＰチップの裏面の実装基板５１にはＩＰ（インターラクチャル・プロパティー）チップ５３が実装され、メインチップ５２内の一周辺には、メインチップ５２とＩＰチップ５３をインターフェースするインターフェース回路５４が設けられている。メインチップ５２の周辺部の実装基板５１の両面には、実装基板５１を通してメインチップ５２と実装基板５１の裏面を接続するメインチップコネクト用端子５５が設けられ、実装基板５１の表面側のメインチップコネクト用端子５５とメインチップ５２が接続されている。メインチップコネクト用端子５５の内、インターフェース回路５４が設けられた箇所の周辺のメインチップコネクト用端子５５ａはインターフェース回路５４の専用の端子として用いられている。
【０００３】
ＩＰチップ５３の周辺の実装基板５１には、ＩＰチップボンディング用端子５６が設けられ、このＩＰチップボンディング端子５６とＩＰチップ５３がボンディングワイヤを介して接続され、ＩＰチップボンディング端子５６とメインチップコネクト用端子５２との間の配線領域５７に形成された配線を介してＩＰチップボンディング用端子５６はインターフェース回路５４専用のメインチップコネクト用端子５２ａと接続されている。実装基板５１の裏面の最外周には、両面ＭＣＰチップと外部とを接続するＭＣＰチップ端子５８が設けられ、ＭＣＰチップ端子５８とメインチップコネクト用端子５５との間の配線領域５９に形成された配線を介してインターフェース回路専用のメインチップコネクト用端子５５ａを除くメインチップコネクト用端子５５とＭＣＰチップ端子５８とが接続されている。
【０００４】
このような構成においては、メインチップ５２内に設けられたインターフェース回路５４が、メインチップ５２の周辺の一辺に集中して配置されているため、インターフェース回路５４に接続されるメインチップコネクト端子５５ａがメインチップ５２の周辺実装基板５１の一辺に集中していた。このため、配線領域５７におけるＩＰチップボンディング用端子５６とメインチップコネクト端子５５ａとを接続する配線の配線距離の長短差が顕著となり、配線容量や配線抵抗のバランスが悪化し、配線容量、配線抵抗の最適化が複雑化して基板設計が難しくなっていた。また、特に実装基板５１裏面のメインチップコネクト用端子５５ａの中央付近の配線領域５７では配線が混雑するためこの付近の配線領域５７の面積は増大することになり、実装基板サイズの増大につながっていた。
【０００５】
また、同様にインターフェース回路５４に接続されるメインチップコネクト端子５５ａがメインチップ５２の周辺実装基板５１の一辺に集中しているため、実装基板５１の裏面においてＭＣＰチップ端子５８と接続できるメインチップコネクト用端子５５がＩＰチップ５３の周辺の３辺となるため、配線領域５９においてメインチップコネクト用端子５５とＭＣＰチップ端子５８とを接続する配線の配線距離の長短差が顕著となり、またメインチップコネクト用端子５５ａ付近の配線領域５９の配線が混雑するため、上記と同様の問題を招いていた。
【０００６】
【発明が解決しようとする課題】
以上説明したように、メインチップにインターフェース回路を備えた従来の両面ＭＣＰチップでは、インターフェース回路がメインチップの周辺の一辺に配置されていたため、メインチップコネクト用端子とＩＰチップボンディング端子との接続配線、ならびにメインチップコネクト用端子とＭＣＰチップ端子との接続配線のそれぞれにおいて配線距離にばらつきが生じ、それぞれの配線長の最適化が複雑となり基板設計が困難となっていた。また、配線の集中により配線が混雑し、これを回避するために配線領域が増大し、実装基板の大型化を招いていた。
【０００７】
そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、チップと端子間の配線設計の容易化を図るとともに、配線特性の向上を達成した半導体装置及び両面ＭＣＰチップを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する第１の手段は、実装基板と、前記実装基板の一方面に実装されたメインチップと、前記実装基板の他方面に実装されたサブチップと、前記メインチップ内の周辺の複数辺に分散して設けられ、前記メインチップと前記サブチップをインターフェースするインターフェース回路と、前記インターフェース回路が設けられた箇所に対向した前記メインチップ周辺部の前記実装基板の両面に設けられ、前記実装基板を通して前記インターフェース回路と前記サブチップを接続するサブチップコネクト用端子と、前記サブチップの周辺部の前記実装基板の他方面に設けられ、前記サブチップと接続されたサブチップボンディング端子と、前記サブチップボンディング端子と前記サブチップコネクト用端子を接続するための第１の配線領域とを有することを特徴とする半導体装置。
第２の手段は、実装基板と、前記実装基板の一方面に実装されたメインチップと、前記実装基板の他方面に実装されたサブチップと、前記メインチップ内の周辺の複数辺に分散して設けられ、前記メインチップと前記サブチップをインターフェースするインターフェース回路と、前記インターフェース回路が設けられた箇所に対向した前記メインチップ周辺部の前記実装基板の両面に設けられ、前記インターフェース回路と前記サブチップを接続するサブチップコネクト用端子と、前記サブチップの周辺部の前記実装基板の他方面に設けられ、前記サブチップと接続されたサブチップボンディング端子と、前記サブチップボンディング端子と前記サブチップコネクト用端子を接続するための第１の配線領域とを有することを特徴とする両面ＭＣＰチップ。
【０００９】
【発明の実施の形態】
以下、図面を用いてこの発明の一実施形態を説明する。
【００１０】
図１及び図２はこの発明の一実施形態に係る両面ＭＣＰチップの半導体装置の構成を示す図であり、図１は実装基板の表面の構成を示す図であり、図２は実装基板の裏面の構成を示す図である。
【００１１】
図１及び図２において、両面ＭＣＰチップの表面の実装基板１にはメインチップ２が実装され、両面ＭＣＰチップの裏面の実装基板１にはサブチップ、例えばＩＰ（インターラクチャル・プロパティー）チップ３が実装され、メインチップ２内の周辺各４辺の中央部には、メインチップ２とＩＰチップ３をインターフェースするインターフェース回路４がそれぞれ設けられている。メインチップ２周辺部におけるインターフェース回路４が設けられた箇所に対向した実装基板１の表面ならびに対応する裏面の両面に、実装基板１を通してインターフェース回路４とＩＰチップ３を接続するためのＩＰチップコネクト用端子５が設けられている。また、ＩＰチップコネクト用端子５が設けられていないメインチップ２の周辺部の表面ならびに対応する裏面の両面には、実装基板１を通してメインチップ２と外部とを接続するためのメインチップコネクト用端子６が設けられている。
【００１２】
ＩＰチップ３の周辺の実装基板１には、ＩＰチップボンディング用端子７が設けられ、このＩＰチップボンディング用端子７とＩＰチップ３がボンディングワイヤを介して接続され、ＩＰチップボンディング用端子７とＩＰチップコネクト用端子５ならびにメインチップコネクト用端子６との間の配線領域８に形成された配線を介してＩＰチップボンディング用端子７とＩＰチップコネクト用端子５が接続されている。実装基板１の裏面の最外周には、両面ＭＣＰチップと外部とを接続するＭＣＰチップ端子９が設けられ、ＭＣＰチップ端子９とメインチップコネクト用端子６との間の配線領域１０に形成された配線を介してＭＣＰチップ端子９とメインチップコネクト用端子６とが接続されいる。
【００１３】
このような構成においては、メインチップ２内のインターフェース回路４をメインチップ２内の周辺各４辺の中央部にそれぞれ分散して配置するようにしているので、ＩＰチップコネクト用端子５もそれそれのインターフェース回路４に対応してメインチップ２の外周辺各４辺の中央部に分散して配置され、実装基板１の裏面でのＩＰチップボンディング用端子７とＩＰチップコネクト用端子５との配線領域８もＩＰチップ３の各周辺に分散される。また、メインチップコネクト用端子６とＭＣＰチップ端子９との配線関係が、距離的に短くなるとともに配線しやすくなる。これにより、従来に比べて配線距離のばらつきが抑制され、また配線長が短縮され、さらに配線の混雑も緩和されて配線領域の面積が縮小される。これにより、配線長の最適化が容易となり基板配線設計を容易に行うことが可能となる。また、配線領域の縮小により実装基板の大型化を抑制することができる。さらに、配線長の短縮により従来に比べて配線容量、配線抵抗が小さくなり、回路の動作スピードの向上に寄与することができる。
【００１４】
【発明の効果】
以上説明したように、この発明によれば、メインチップ内のインターフェース回路をメインチップ内の周辺各４辺の中央部に配置するようにしたので、ＩＰチップとＩＰチップコネクト用端子との接続配線、ならびにメインチップコネクト用端子とＭＣＰチップ端子との接続配線の設計を容易に行うことが可能となる。また、それぞれの配線長が短縮されて配線容量及び配線抵抗を低減することができ、回路の動作スピードの向上に貢献することができる。さらに、配線領域の面積が低減され、実装基板の大型化を抑制することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る両面ＭＣＰチップの表面の構成を示す図である。
【図２】この発明の一実施形態に係る両面ＭＣＰチップの裏面の構成を示す図である。
【図３】従来の両面ＭＣＰチップの表面の構成を示す図である。
【図４】従来の両面ＭＣＰチップの裏面の構成を示す図である。
【符号の説明】
１ 実装基板
２ メインチップ
３ ＩＰチップ
４ インターフェース回路
５ ＩＰチップコネクト用端子
６ メインチップコネクト用端子
７ ＩＰチップボンディング用端子
８，１０ 配線領域
９ ＭＣＰチップ端子

Claims (10)

  1. 実装基板と、
    前記実装基板の一方面に実装されたメインチップと、
    前記実装基板の他方面に実装されたサブチップと、
    前記メインチップ内の周辺の複数辺に分散して設けられ、前記メインチップと前記サブチップをインターフェースするインターフェース回路と、
    前記インターフェース回路が設けられた箇所に対向した前記メインチップ周辺部の前記実装基板の両面に設けられ、前記実装基板を通して前記インターフェース回路と前記サブチップを接続するサブチップコネクト用端子と、
    前記サブチップの周辺部の前記実装基板の他方面に設けられ、前記サブチップと接続されたサブチップボンディング端子と、
    前記サブチップボンディング端子と前記サブチップコネクト用端子を接続するための第１の配線領域と
    を有することを特徴とする半導体装置。
  2. 前記サブチップコネクト用端子が設けられていない前記メインチップ周辺部の前記実装基板の両面に設けられ、前記メインチップと外部を接続するメインチップコネクト用端子と、
    前記実装基板の外周部に設けられ、前記メインチップと外部とを接続するＭＣＰチップ端子と、
    前記ＭＣＰチップ端子とメインチップコネクト用端子を接続するための第２の配線領域と
    を有することを特徴とする請求項１記載の半導体装置。
  3. 前記インターフェース回路は、前記メインチップ内の周辺の複数辺の中央部に設けられている
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記ＭＣＰチップ端子は、前記実装基板の他方面に設けられている
    ことを特徴とする請求項２記載の半導体装置。
  5. 実装基板と、
    前記実装基板の一方面に実装されたメインチップと、
    前記実装基板の他方面に実装されたサブチップと、
    前記メインチップ内の周辺の複数辺に分散して設けられ、前記メインチップと前記サブチップをインターフェースするインターフェース回路と、
    前記インターフェース回路が設けられた箇所に対向した前記メインチップ周辺部の前記実装基板の両面に設けられ、前記インターフェース回路と前記サブチップを接続するサブチップコネクト用端子と、
    前記サブチップの周辺部の前記実装基板の他方面に設けられ、前記サブチップと接続されたサブチップボンディング端子と、
    前記サブチップボンディング端子と前記サブチップコネクト用端子を接続するための第１の配線領域と
    を有することを特徴とする両面ＭＣＰチップ。
  6. 前記サブチップコネクト用端子が設けられていない前記メインチップ周辺部の前記実装基板の両面に設けられ、前記実装基板を通して前記メインチップと外部を接続するメインチップコネクト用端子と、
    前記実装基板の外周部に設けられ、前記メインチップと外部とを接続するＭＣＰチップ端子と、
    前記ＭＣＰチップ端子とメインチップコネクト用端子を接続するための第２の配線領域と
    を有することを特徴とする請求項５記載の両面ＭＣＰチップ。
  7. 前記インターフェース回路は、前記メインチップ内の周辺の複数辺の中央部に設けられている
    ことを特徴とする請求項５記載の両面ＭＣＰチップ。
  8. 前記ＭＣＰチップ端子は、前記実装基板の他方面に設けられている
    ことを特徴とする請求項６記載の両面ＭＣＰチップ。
  9. 前記インターフェース回路は、前記メインチップ内の周辺の３辺に１つずつ設けられている
    ことを特徴とする請求項１記載の半導体装置。
  10. 前記インターフェース回路は、前記メインチップ内の周辺の２辺に１つずつ設けられている
    ことを特徴とする請求項１記載の半導体装置。
JP01478499A 1999-01-22 1999-01-22 半導体装置及び両面ｍｃｐチップ Expired - Fee Related JP3847997B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01478499A JP3847997B2 (ja) 1999-01-22 1999-01-22 半導体装置及び両面ｍｃｐチップ
US09/487,674 US6459157B1 (en) 1999-01-22 2000-01-20 Semiconductor device and double-sided multi-chip package
KR1020000002825A KR100363057B1 (ko) 1999-01-22 2000-01-21 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01478499A JP3847997B2 (ja) 1999-01-22 1999-01-22 半導体装置及び両面ｍｃｐチップ

Publications (2)

Publication Number Publication Date
JP2000216328A JP2000216328A (ja) 2000-08-04
JP3847997B2 true JP3847997B2 (ja) 2006-11-22

Family

ID=11870691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01478499A Expired - Fee Related JP3847997B2 (ja) 1999-01-22 1999-01-22 半導体装置及び両面ｍｃｐチップ

Country Status (3)

Country Link
US (1) US6459157B1 (ja)
JP (1) JP3847997B2 (ja)
KR (1) KR100363057B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777234B2 (ja) 1987-05-13 1995-08-16 富士通株式会社 半導体集積回路
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH02226753A (ja) * 1989-02-28 1990-09-10 Nec Corp マルチチップパッケージ
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
JP3064674B2 (ja) * 1992-06-24 2000-07-12 株式会社東芝 半導体装置
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
JPH08148573A (ja) * 1994-11-21 1996-06-07 Hitachi Ltd 半導体装置
US5719436A (en) 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
US5841190A (en) * 1995-05-19 1998-11-24 Ibiden Co., Ltd. High density multi-layered printed wiring board, multi-chip carrier and semiconductor package
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2000174243A (ja) * 1998-12-03 2000-06-23 Seiko Epson Corp 多機能入出力ゲートアレイ装置
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package

Also Published As

Publication number Publication date
JP2000216328A (ja) 2000-08-04
US6459157B1 (en) 2002-10-01
KR20000071276A (ko) 2000-11-25
KR100363057B1 (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
US6291881B1 (en) Dual silicon chip package
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
JPH05136323A (ja) 集積回路装置
JP3898350B2 (ja) 半導体装置
JP3415509B2 (ja) 半導体装置
JP2859223B2 (ja) 半導体装置
JP2938344B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2002093949A5 (ja)
JP3847997B2 (ja) 半導体装置及び両面ｍｃｐチップ
TW200834872A (en) Semiconductor device
JPH07307412A (ja) バイパス用コンデンサ搭載積層パッケージ
JP2911988B2 (ja) 半導体集積回路装置
JP3942495B2 (ja) 半導体装置
US20040201970A1 (en) Chip interconnection method and apparatus
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP2001077298A (ja) マルチチップパッケージ
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
JP2002170920A (ja) フリップチップ装置
JPH02216839A (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JP2587722Y2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JPH04349655A (ja) 樹脂封止型マルチチップパッケージ
JPH01114049A (ja) サイズ可変の集積回路チップ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees