JPH08293571A - パッケージおよびそれを用いた半導体集積回路装置 - Google Patents
パッケージおよびそれを用いた半導体集積回路装置Info
- Publication number
- JPH08293571A JPH08293571A JP9907295A JP9907295A JPH08293571A JP H08293571 A JPH08293571 A JP H08293571A JP 9907295 A JP9907295 A JP 9907295A JP 9907295 A JP9907295 A JP 9907295A JP H08293571 A JPH08293571 A JP H08293571A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- frequency signal
- package
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高性能の高周波信号線を有するパッケージお
よびそれを用いた高速動作ができる半導体集積回路装置
を提供する。 【構成】 パッケージベース１の内部に搭載されている
半導体集積回路チップ２の入出力端子２ａと外部電極端
子３が電気接続されている複数の高周波信号線４を含む
電気配線において、互いに隣の関係にある高周波信号線
４は、それらの内角が直角になるように配置されている
と共に直線形状としている。それ故に、互いに隣の関係
にある高周波信号線４の間に発生する相互インダクタン
スが全くなくなると共に電力放出が起こりやすい曲がり
部がなくなり、しかも最短距離の長さとしているので、
高周波信号線４間のクロストークおよび挿入損失が低減
した高性能の高周波信号線４を有するパッケージであ
る。
よびそれを用いた高速動作ができる半導体集積回路装置
を提供する。 【構成】 パッケージベース１の内部に搭載されている
半導体集積回路チップ２の入出力端子２ａと外部電極端
子３が電気接続されている複数の高周波信号線４を含む
電気配線において、互いに隣の関係にある高周波信号線
４は、それらの内角が直角になるように配置されている
と共に直線形状としている。それ故に、互いに隣の関係
にある高周波信号線４の間に発生する相互インダクタン
スが全くなくなると共に電力放出が起こりやすい曲がり
部がなくなり、しかも最短距離の長さとしているので、
高周波信号線４間のクロストークおよび挿入損失が低減
した高性能の高周波信号線４を有するパッケージであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージおよびそれ
を用いた半導体集積回路装置に関し、特に、ギガヘルツ
帯域で動作する半導体素子を備えている半導体集積回路
装置およびそれをパッケージングするのに用いるパッケ
ージに適用して有効な技術に関するものである。
を用いた半導体集積回路装置に関し、特に、ギガヘルツ
帯域で動作する半導体素子を備えている半導体集積回路
装置およびそれをパッケージングするのに用いるパッケ
ージに適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置は、高集積化と微細
加工化が推進されており、それに伴い配線構造も微細と
なり、高密度の配線構造が要求されてきている。
加工化が推進されており、それに伴い配線構造も微細と
なり、高密度の配線構造が要求されてきている。
【０００３】また、高集積化および高密度の配線構造を
有する半導体集積回路装置を実装するためのパッケージ
としては、近年、パッケージの四つの側面すべてから外
部電極端子が出ているＱＦＰ（Quad Flat Package)など
が使用されている。
有する半導体集積回路装置を実装するためのパッケージ
としては、近年、パッケージの四つの側面すべてから外
部電極端子が出ているＱＦＰ（Quad Flat Package)など
が使用されている。
【０００４】本発明者が検討した半導体集積回路装置を
実装しているパッケージは、次の通りである。
実装しているパッケージは、次の通りである。
【０００５】すなわち、パッケージの四つの側面すべて
から外部電極端子が出ているＱＦＰであり、パッケージ
ベースの内部に設けられている半導体集積回路チップの
搭載領域、パッケージベースの周辺に配置されている複
数の外部電極端子および半導体集積回路チップの入出力
端子と外部電極端子が電気接続されている複数の高周波
信号線を含む電気配線を有するものある。
から外部電極端子が出ているＱＦＰであり、パッケージ
ベースの内部に設けられている半導体集積回路チップの
搭載領域、パッケージベースの周辺に配置されている複
数の外部電極端子および半導体集積回路チップの入出力
端子と外部電極端子が電気接続されている複数の高周波
信号線を含む電気配線を有するものある。
【０００６】なお、半導体集積回路装置を実装するパッ
ケージについて記載されている文献としては、例えば特
開昭５７−１５４８６１号公報に記載されているものが
ある。
ケージについて記載されている文献としては、例えば特
開昭５７−１５４８６１号公報に記載されているものが
ある。
【０００７】
【発明が解決しようとする課題】ところが、前述した半
導体集積回路装置およびそれを実装しているパッケージ
には、以下に述べるような種々の問題点があることを本
発明者は見い出した。
導体集積回路装置およびそれを実装しているパッケージ
には、以下に述べるような種々の問題点があることを本
発明者は見い出した。
【０００８】すなわち、ギガヘルツ帯域で動作する半導
体素子を備えている半導体集積回路チップを前述したパ
ッケージに実装すると、高速動作ができないという問題
点が発生する。
体素子を備えている半導体集積回路チップを前述したパ
ッケージに実装すると、高速動作ができないという問題
点が発生する。
【０００９】その原因を検討した結果、パッケージにお
ける高周波信号線は、通常の低周波信号線と同様な配置
がなされており、互いに隣の関係にある高周波信号線の
内角が４５度以下の小さい角度の鋭角となっていること
により、この内角をθとすると、これらの隣合っている
２本の高周波信号線の間に発生する相互インダクタンス
はノイマンの公式における cosθに比例して増加してい
ることが判明した。
ける高周波信号線は、通常の低周波信号線と同様な配置
がなされており、互いに隣の関係にある高周波信号線の
内角が４５度以下の小さい角度の鋭角となっていること
により、この内角をθとすると、これらの隣合っている
２本の高周波信号線の間に発生する相互インダクタンス
はノイマンの公式における cosθに比例して増加してい
ることが判明した。
【００１０】また、半導体集積回路チップをパッケージ
ベースの中心に配置していることにより、高周波信号線
が長くなっていることにより、高周波信号線とそれと接
触している層間絶縁膜などの絶縁膜との相互関係により
相互インダクタンスが増加するので、高周波信号線間の
クロストークが大きくなると共に高周波信号線における
挿入損失すなわち電気信号の電力放出および電気信号の
変調が大きくなっていることが判明した。
ベースの中心に配置していることにより、高周波信号線
が長くなっていることにより、高周波信号線とそれと接
触している層間絶縁膜などの絶縁膜との相互関係により
相互インダクタンスが増加するので、高周波信号線間の
クロストークが大きくなると共に高周波信号線における
挿入損失すなわち電気信号の電力放出および電気信号の
変調が大きくなっていることが判明した。
【００１１】さらに、パッケージの外部電極端子から半
導体集積回路チップの入出力端子までの高周波信号線が
長くかつ電力放出が起こりやすい曲がり部が多数存在し
ていることにより、高周波信号線における挿入損失すな
わち電気信号の電力放出および電気信号の変調が大きく
なっていることが判明した。
導体集積回路チップの入出力端子までの高周波信号線が
長くかつ電力放出が起こりやすい曲がり部が多数存在し
ていることにより、高周波信号線における挿入損失すな
わち電気信号の電力放出および電気信号の変調が大きく
なっていることが判明した。
【００１２】したがって、ギガヘルツ帯域で動作する半
導体素子を備えている半導体集積回路チップを前述した
パッケージに実装すると、高周波信号線間のクロストー
クが大きくなると共に高周波信号線における挿入損失す
なわち電気信号の電力放出および電気信号の変調が大き
くなっていることにより、高速動作ができないという問
題点が発生する。
導体素子を備えている半導体集積回路チップを前述した
パッケージに実装すると、高周波信号線間のクロストー
クが大きくなると共に高周波信号線における挿入損失す
なわち電気信号の電力放出および電気信号の変調が大き
くなっていることにより、高速動作ができないという問
題点が発生する。
【００１３】本発明の目的は、高性能の高周波信号線を
有するパッケージを提供することにある。
有するパッケージを提供することにある。
【００１４】本発明の他の目的は、高性能の高周波信号
線を有するパッケージを用いた高速動作ができる半導体
集積回路装置を提供することにある。
線を有するパッケージを用いた高速動作ができる半導体
集積回路装置を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
【００１７】本発明のパッケージは、パッケージベース
の内部に設けられている半導体集積回路チップの搭載領
域、パッケージベースの周辺に配置されている複数の外
部電極端子および半導体集積回路チップの入出力端子と
外部電極端子が電気接続されている複数の高周波信号線
を含む電気配線を有し、互いに隣の関係にある高周波信
号線の内角が直角になるように配置されているものとす
る。
の内部に設けられている半導体集積回路チップの搭載領
域、パッケージベースの周辺に配置されている複数の外
部電極端子および半導体集積回路チップの入出力端子と
外部電極端子が電気接続されている複数の高周波信号線
を含む電気配線を有し、互いに隣の関係にある高周波信
号線の内角が直角になるように配置されているものとす
る。
【００１８】
【作用】前記した本発明のパッケージによれば、互いに
隣の関係にある高周波信号線の内角が直角になるように
配置されていることにより、互いに隣の関係にある高周
波信号線の間に発生する相互インダクタンスはこの内角
をθとするとノイマンの公式における cosθに比例する
が、この cosθを cosθ＝ cos９０度＝０とすることが
できるので、互いに隣の関係にある高周波信号線の間に
発生する相互インダクタンスを全くなくすことができる
ことにより高周波信号線間のクロストークが低減した高
性能なパッケージとすることができる。
隣の関係にある高周波信号線の内角が直角になるように
配置されていることにより、互いに隣の関係にある高周
波信号線の間に発生する相互インダクタンスはこの内角
をθとするとノイマンの公式における cosθに比例する
が、この cosθを cosθ＝ cos９０度＝０とすることが
できるので、互いに隣の関係にある高周波信号線の間に
発生する相互インダクタンスを全くなくすことができる
ことにより高周波信号線間のクロストークが低減した高
性能なパッケージとすることができる。
【００１９】また、前記した本発明のパッケージにおい
て、高周波信号線における外部電極端子と半導体集積回
路チップの入出力端子の間の高周波信号線を直線形状と
することにより、パッケージの外部電極端子から半導体
集積回路チップの入出力端子までの高周波信号線の電力
放出が起こりやすい曲がり部をなくすことができると共
に最短距離の長さにすることができることにより、高周
波信号線における挿入損失すなわち電気信号の電力放出
および電気信号の変調を低減することができるので、高
性能なパッケージとすることができる。
て、高周波信号線における外部電極端子と半導体集積回
路チップの入出力端子の間の高周波信号線を直線形状と
することにより、パッケージの外部電極端子から半導体
集積回路チップの入出力端子までの高周波信号線の電力
放出が起こりやすい曲がり部をなくすことができると共
に最短距離の長さにすることができることにより、高周
波信号線における挿入損失すなわち電気信号の電力放出
および電気信号の変調を低減することができるので、高
性能なパッケージとすることができる。
【００２０】さらに、例えばギガヘルツ帯域で動作する
半導体素子などを備えている半導体集積回路チップを前
記した本発明のパッケージに実装することにより、高周
波信号線間のクロストークの低減および高周波信号線の
挿入損失の低減ができるので、高速動作ができる半導体
集積回路装置をすることができる。
半導体素子などを備えている半導体集積回路チップを前
記した本発明のパッケージに実装することにより、高周
波信号線間のクロストークの低減および高周波信号線の
挿入損失の低減ができるので、高速動作ができる半導体
集積回路装置をすることができる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
【００２２】（実施例１）図１は、本発明の一実施例で
ある半導体集積回路装置を示す概略平面図であり、 図
２は、その概略断面図である。
ある半導体集積回路装置を示す概略平面図であり、 図
２は、その概略断面図である。
【００２３】なお、図示上の簡略化のために、図１はパ
ッケージにおけるキャップおよび２点鎖線により配置を
示している枠材を取り除いた状態の概略平面を示してお
り、図２は図１におけるＡ−Ａ矢視断面を拡大して示す
概略断面図である。同図を用いて、本発明の半導体集積
回路装置およびそれに用いたパッケージを具体的に説明
する。
ッケージにおけるキャップおよび２点鎖線により配置を
示している枠材を取り除いた状態の概略平面を示してお
り、図２は図１におけるＡ−Ａ矢視断面を拡大して示す
概略断面図である。同図を用いて、本発明の半導体集積
回路装置およびそれに用いたパッケージを具体的に説明
する。
【００２４】図１および図２に示すように、本実施例の
半導体集積回路装置は、四角形のパッケージベース１の
中央部に半導体集積回路チップ２が搭載されている。
半導体集積回路装置は、四角形のパッケージベース１の
中央部に半導体集積回路チップ２が搭載されている。
【００２５】本実施例のパッケージは、例えばアルミ
ナ、ムライトまたは窒化アルミニウムなどを使用してい
るセラミックスなどの絶縁性材料からなるパッケージベ
ース１の四つの側面すべてから外部電極端子３が出てい
るＱＦＰであり、パッケージベース１の内部に設けられ
ている半導体集積回路チップ２の搭載領域１ａ、パッケ
ージベース１の周辺に配置されている複数の外部電極端
子３および半導体集積回路チップ２の入出力端子２ａと
外部電極端子３が電気接続されている高周波信号線４を
有する。
ナ、ムライトまたは窒化アルミニウムなどを使用してい
るセラミックスなどの絶縁性材料からなるパッケージベ
ース１の四つの側面すべてから外部電極端子３が出てい
るＱＦＰであり、パッケージベース１の内部に設けられ
ている半導体集積回路チップ２の搭載領域１ａ、パッケ
ージベース１の周辺に配置されている複数の外部電極端
子３および半導体集積回路チップ２の入出力端子２ａと
外部電極端子３が電気接続されている高周波信号線４を
有する。
【００２６】互いに隣の関係にある高周波信号線４は、
例えばアルミニウム、ニッケル、タングステン、金、銅
またはクロムなどの導電材料が使用されており、それら
の内角が直角になるように配置されている。
例えばアルミニウム、ニッケル、タングステン、金、銅
またはクロムなどの導電材料が使用されており、それら
の内角が直角になるように配置されている。
【００２７】また、高周波信号線４における外部電極端
子３と半導体集積回路チップ２の入出力端子２ａの間の
高周波信号線４は、直線形状となっている。
子３と半導体集積回路チップ２の入出力端子２ａの間の
高周波信号線４は、直線形状となっている。
【００２８】四角形のパッケージベース１の中央部に半
導体集積回路チップ２の入出力端子２ａが高周波信号線
４などの電気配線にフリップチップボンディングされて
いる。入出力端子２ａは、例えば金、スズ、鉛、銀、銅
またそれらの合金などの導電材料を使用している。
導体集積回路チップ２の入出力端子２ａが高周波信号線
４などの電気配線にフリップチップボンディングされて
いる。入出力端子２ａは、例えば金、スズ、鉛、銀、銅
またそれらの合金などの導電材料を使用している。
【００２９】パッケージベース１の下部には、多層配線
構造の基準電源配線５および駆動電源配線６が配置され
ており、それらと半導体集積回路チップ２の入出力端子
２ａまたは異なる層間の基準電源配線５間などがスルー
ホール配線７により電気接続されている。
構造の基準電源配線５および駆動電源配線６が配置され
ており、それらと半導体集積回路チップ２の入出力端子
２ａまたは異なる層間の基準電源配線５間などがスルー
ホール配線７により電気接続されている。
【００３０】パッケージベース１の主面には、パッケー
ジベース１と同様の絶縁性材料からなる枠材８が設けら
れており、枠材８の内部空間に搭載されている半導体集
積回路チップ２をキャップ９を用いて気密封止してい
る。
ジベース１と同様の絶縁性材料からなる枠材８が設けら
れており、枠材８の内部空間に搭載されている半導体集
積回路チップ２をキャップ９を用いて気密封止してい
る。
【００３１】なお、本実施例のパッケージにおける外部
電極端子３には、４本の高周波信号線４以外に複数の低
周波信号線などの電気配線が設けられているが、図示上
の簡略化により図示を省略している。
電極端子３には、４本の高周波信号線４以外に複数の低
周波信号線などの電気配線が設けられているが、図示上
の簡略化により図示を省略している。
【００３２】本実施例のパッケージは、パッケージベー
ス１の内部に設けられている半導体集積回路チップ２の
搭載領域１ａ、パッケージベース１の周辺に配置されて
いる複数の外部電極端子３および半導体集積回路チップ
２の入出力端子２ａと外部電極端子３が電気接続されて
いる複数の高周波信号線４を含む電気配線を有し、互い
に隣の関係にある高周波信号線４の内角が直角になるよ
うに配置されているものである。
ス１の内部に設けられている半導体集積回路チップ２の
搭載領域１ａ、パッケージベース１の周辺に配置されて
いる複数の外部電極端子３および半導体集積回路チップ
２の入出力端子２ａと外部電極端子３が電気接続されて
いる複数の高周波信号線４を含む電気配線を有し、互い
に隣の関係にある高周波信号線４の内角が直角になるよ
うに配置されているものである。
【００３３】また、本実施例のパッケージにおいて、高
周波信号線４における外部電極端子３と半導体集積回路
チップ２の入出力端子２ａの間の高周波信号線４は、直
線形状となっているものである。
周波信号線４における外部電極端子３と半導体集積回路
チップ２の入出力端子２ａの間の高周波信号線４は、直
線形状となっているものである。
【００３４】したがって、本実施例のパッケージによれ
ば、互いに隣の関係にある高周波信号線４の内角が直角
になるように配置されていることにより、互いに隣の関
係にある高周波信号線４の間に発生する相互インダクタ
ンスはこの内角をθとするとノイマンの公式における c
osθに比例するが、この cosθを cosθ＝ cos９０度＝
０とすることができるので、互いに隣の関係にある高周
波信号線４の間に発生する相互インダクタンスを全くな
くすことができることにより高周波信号線４間のクロス
トークが低減した高性能なパッケージとすることができ
る。
ば、互いに隣の関係にある高周波信号線４の内角が直角
になるように配置されていることにより、互いに隣の関
係にある高周波信号線４の間に発生する相互インダクタ
ンスはこの内角をθとするとノイマンの公式における c
osθに比例するが、この cosθを cosθ＝ cos９０度＝
０とすることができるので、互いに隣の関係にある高周
波信号線４の間に発生する相互インダクタンスを全くな
くすことができることにより高周波信号線４間のクロス
トークが低減した高性能なパッケージとすることができ
る。
【００３５】なお、電気回路における相互インダクタン
スに関するノイマンの公式は、例えば社団法人電気学会
発行「電気磁気学」（昭和４１年４月１５日初版発行）
の２６２頁および２６３頁に記載されている。
スに関するノイマンの公式は、例えば社団法人電気学会
発行「電気磁気学」（昭和４１年４月１５日初版発行）
の２６２頁および２６３頁に記載されている。
【００３６】また、本実施例のパッケージにおいて、高
周波信号線４における外部電極端子３と半導体集積回路
チップ２の入出力端子２ａの間の高周波信号線４を直線
形状としていることにより、パッケージの外部電極端子
３から半導体集積回路チップ２の入出力端子２ａまでの
高周波信号線４の電力放出が起こりやすい曲がり部をな
くすことができると共に最短距離の長さにすることがで
きることにより、高周波信号線４における挿入損失すな
わち電気信号の電力放出および電気信号の変調を低減す
ることができるので、高性能なパッケージとすることが
できる。
周波信号線４における外部電極端子３と半導体集積回路
チップ２の入出力端子２ａの間の高周波信号線４を直線
形状としていることにより、パッケージの外部電極端子
３から半導体集積回路チップ２の入出力端子２ａまでの
高周波信号線４の電力放出が起こりやすい曲がり部をな
くすことができると共に最短距離の長さにすることがで
きることにより、高周波信号線４における挿入損失すな
わち電気信号の電力放出および電気信号の変調を低減す
ることができるので、高性能なパッケージとすることが
できる。
【００３７】さらに、本実施例の半導体集積回路装置に
よれば、例えばギガヘルツ帯域で動作する半導体素子な
どを備えている半導体集積回路チップ２を前記した本実
施例のパッケージに実装していることにより、高周波信
号線４間のクロストークの低減および高周波信号線４の
挿入損失の低減ができるので、高速動作ができる半導体
集積回路装置をすることができる。
よれば、例えばギガヘルツ帯域で動作する半導体素子な
どを備えている半導体集積回路チップ２を前記した本実
施例のパッケージに実装していることにより、高周波信
号線４間のクロストークの低減および高周波信号線４の
挿入損失の低減ができるので、高速動作ができる半導体
集積回路装置をすることができる。
【００３８】（実施例２）図３は、本発明の他の実施例
である半導体集積回路装置を示す概略平面図である。な
お、図示上の簡略化のために、図３はパッケージにおけ
るキャップおよび２点鎖線により配置を示している枠材
を取り除いた状態の概略平面を示している。
である半導体集積回路装置を示す概略平面図である。な
お、図示上の簡略化のために、図３はパッケージにおけ
るキャップおよび２点鎖線により配置を示している枠材
を取り除いた状態の概略平面を示している。
【００３９】図３に示すように、本実施例の半導体集積
回路装置は、四角形のパッケージベース１の中心から離
間しているパッケージベース１の１角部の近傍に半導体
集積回路チップ２が搭載されている。
回路装置は、四角形のパッケージベース１の中心から離
間しているパッケージベース１の１角部の近傍に半導体
集積回路チップ２が搭載されている。
【００４０】すなわち、本実施例の半導体集積回路装置
において、パッケージベース１の内部に設けられている
半導体集積回路チップ２の搭載領域１ａの中心は、パッ
ケージベース１の中心よりパッケージベース１の周辺の
１角部の方向に移行した領域に設置されている本実施例
特有のパッケージを使用して、その半導体集積回路チッ
プの搭載領域１ａに半導体集積回路チップ２を搭載し、
半導体集積回路チップ２の入出力端子２ａが高周波信号
線４などの電気配線にフリップチップボンディングされ
ている。
において、パッケージベース１の内部に設けられている
半導体集積回路チップ２の搭載領域１ａの中心は、パッ
ケージベース１の中心よりパッケージベース１の周辺の
１角部の方向に移行した領域に設置されている本実施例
特有のパッケージを使用して、その半導体集積回路チッ
プの搭載領域１ａに半導体集積回路チップ２を搭載し、
半導体集積回路チップ２の入出力端子２ａが高周波信号
線４などの電気配線にフリップチップボンディングされ
ている。
【００４１】本実施例のパッケージは、例えばアルミ
ナ、ムライトまたは窒化アルミニウムなどを使用してい
るセラミックスなどの絶縁性材料からなるパッケージベ
ース１の四つの側面すべてから外部電極端子３が出てい
るＱＦＰであり、パッケージベース１の内部に設けられ
ている半導体集積回路チップ２の搭載領域１ａ、パッケ
ージベース１の周辺に配置されている複数の外部電極端
子３および半導体集積回路チップ２の入出力端子２ａと
外部電極端子３が電気接続されている高周波信号線４を
有する。
ナ、ムライトまたは窒化アルミニウムなどを使用してい
るセラミックスなどの絶縁性材料からなるパッケージベ
ース１の四つの側面すべてから外部電極端子３が出てい
るＱＦＰであり、パッケージベース１の内部に設けられ
ている半導体集積回路チップ２の搭載領域１ａ、パッケ
ージベース１の周辺に配置されている複数の外部電極端
子３および半導体集積回路チップ２の入出力端子２ａと
外部電極端子３が電気接続されている高周波信号線４を
有する。
【００４２】互いに隣の関係にある高周波信号線４は、
例えばアルミニウム、ニッケル、タングステン、金、銅
またはクロムなどの導電材料が使用されており、それら
の内角が直角になるように配置されている。
例えばアルミニウム、ニッケル、タングステン、金、銅
またはクロムなどの導電材料が使用されており、それら
の内角が直角になるように配置されている。
【００４３】また、高周波信号線４における外部電極端
子３と半導体集積回路チップ２の入出力端子２ａの間の
高周波信号線４は、直線形状となっている。
子３と半導体集積回路チップ２の入出力端子２ａの間の
高周波信号線４は、直線形状となっている。
【００４４】なお、本実施例のパッケージにおける外部
電極端子３には、２本の高周波信号線４以外に複数の低
周波信号線などの電気配線が設けられているが、図示上
の簡略化により図示を省略している。
電極端子３には、２本の高周波信号線４以外に複数の低
周波信号線などの電気配線が設けられているが、図示上
の簡略化により図示を省略している。
【００４５】また、本実施例の半導体集積回路装置およ
びそれに用いているパッケージは、前述した実施例１の
半導体集積回路装置およびそれに用いているパッケージ
と同様にパッケージベース１の下部に多層配線構造の基
準電源配線５および駆動電源配線６が配置されており、
パッケージベース１の主面にパッケージベース１と同様
の絶縁性材料からなる枠材８が設けられており、枠材８
の内部空間に搭載されている半導体集積回路チップ２を
キャップ９を用いて気密封止しているが、これらの構造
は前述した実施例１の半導体集積回路装置およびそれに
用いているパッケージと同様であることにより、説明を
省略する。
びそれに用いているパッケージは、前述した実施例１の
半導体集積回路装置およびそれに用いているパッケージ
と同様にパッケージベース１の下部に多層配線構造の基
準電源配線５および駆動電源配線６が配置されており、
パッケージベース１の主面にパッケージベース１と同様
の絶縁性材料からなる枠材８が設けられており、枠材８
の内部空間に搭載されている半導体集積回路チップ２を
キャップ９を用いて気密封止しているが、これらの構造
は前述した実施例１の半導体集積回路装置およびそれに
用いているパッケージと同様であることにより、説明を
省略する。
【００４６】本実施例の半導体集積回路装置およびそれ
に用いているパッケージにおいて、パッケージベース１
の内部に設けられている半導体集積回路チップ２の中心
は、パッケージベース１の中心よりパッケージベース１
の周辺の１角部の方向に移行した領域に位置しているこ
とにより、高周波信号線４の長さを最大限に短縮できる
ので、高周波信号線４における外部電極端子３と半導体
集積回路チップ２の入出力端子２ａの間の高周波信号線
４を直線形状としていることと相乗して、高周波信号線
４における挿入損失すなわち電気信号の電力放出および
電気信号の変調を最大限に低減することができるので、
高性能なパッケージとすることができる。
に用いているパッケージにおいて、パッケージベース１
の内部に設けられている半導体集積回路チップ２の中心
は、パッケージベース１の中心よりパッケージベース１
の周辺の１角部の方向に移行した領域に位置しているこ
とにより、高周波信号線４の長さを最大限に短縮できる
ので、高周波信号線４における外部電極端子３と半導体
集積回路チップ２の入出力端子２ａの間の高周波信号線
４を直線形状としていることと相乗して、高周波信号線
４における挿入損失すなわち電気信号の電力放出および
電気信号の変調を最大限に低減することができるので、
高性能なパッケージとすることができる。
【００４７】また、本実施例の半導体集積回路装置およ
びそれに用いているパッケージにおいて、互いに隣の関
係にある高周波信号線４の内角が直角になるように配置
されていることにより、互いに隣の関係にある高周波信
号線４の間に発生する相互インダクタンスはこの内角を
θとするとノイマンの公式における cosθに比例する
が、この cosθを cosθ＝ cos９０度＝０とすることが
できるので、互いに隣の関係にある高周波信号線４の間
に発生する相互インダクタンスを全くなくすことができ
ることにより高周波信号線４間のクロストークが低減し
た高性能なパッケージとすることができる。
びそれに用いているパッケージにおいて、互いに隣の関
係にある高周波信号線４の内角が直角になるように配置
されていることにより、互いに隣の関係にある高周波信
号線４の間に発生する相互インダクタンスはこの内角を
θとするとノイマンの公式における cosθに比例する
が、この cosθを cosθ＝ cos９０度＝０とすることが
できるので、互いに隣の関係にある高周波信号線４の間
に発生する相互インダクタンスを全くなくすことができ
ることにより高周波信号線４間のクロストークが低減し
た高性能なパッケージとすることができる。
【００４８】したがって、本実施例の半導体集積回路装
置およびそれに用いているパッケージにおいて、例えば
高周波信号線４の本数が２本という少ない本数である一
方低周波信号線、基準電源配線および駆動電源配線の本
数が非常に多い信号多重回路または信号分離回路あるい
は高周波アナログ回路などを備えている半導体集積回路
装置に適用することにより、それらのギガヘルツ帯域で
動作する半導体素子などを備えている半導体集積回路装
置において、特に、高周波信号線４間のクロストークの
低減および高周波信号線４の挿入損失の低減ができるの
で、高速動作ができる半導体集積回路装置をすることが
できる。
置およびそれに用いているパッケージにおいて、例えば
高周波信号線４の本数が２本という少ない本数である一
方低周波信号線、基準電源配線および駆動電源配線の本
数が非常に多い信号多重回路または信号分離回路あるい
は高周波アナログ回路などを備えている半導体集積回路
装置に適用することにより、それらのギガヘルツ帯域で
動作する半導体素子などを備えている半導体集積回路装
置において、特に、高周波信号線４間のクロストークの
低減および高周波信号線４の挿入損失の低減ができるの
で、高速動作ができる半導体集積回路装置をすることが
できる。
【００４９】以上、発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることは言うまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることは言うまでもない。
【００５０】例えば、パッケージの態様としては多層配
線構造の基準電源配線および駆動電源配線がパッケージ
ベースの下部に配置されているもの以外のものとするこ
とができ、半導体集積回路チップをパッケージベースに
電気接続する態様としてはフリップチップボンディング
法以外にワイヤボンディング法などを採用することがで
きる。
線構造の基準電源配線および駆動電源配線がパッケージ
ベースの下部に配置されているもの以外のものとするこ
とができ、半導体集積回路チップをパッケージベースに
電気接続する態様としてはフリップチップボンディング
法以外にワイヤボンディング法などを採用することがで
きる。
【００５１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００５２】（１）本発明のパッケージによれば、互い
に隣の関係にある高周波信号線の内角が直角になるよう
に配置されていることにより、互いに隣の関係にある高
周波信号線の間に発生する相互インダクタンスはこの内
角をθとするとノイマンの公式における cosθに比例す
るが、この cosθを cosθ＝ cos９０度＝０とすること
ができるので、互いに隣の関係にある高周波信号線の間
に発生する相互インダクタンスを全くなくすことができ
ることにより高周波信号線間のクロストークが低減した
高性能なパッケージとすることができる。
に隣の関係にある高周波信号線の内角が直角になるよう
に配置されていることにより、互いに隣の関係にある高
周波信号線の間に発生する相互インダクタンスはこの内
角をθとするとノイマンの公式における cosθに比例す
るが、この cosθを cosθ＝ cos９０度＝０とすること
ができるので、互いに隣の関係にある高周波信号線の間
に発生する相互インダクタンスを全くなくすことができ
ることにより高周波信号線間のクロストークが低減した
高性能なパッケージとすることができる。
【００５３】（２）本発明のパッケージにおいて、高周
波信号線における外部電極端子と半導体集積回路チップ
の入出力端子の間の高周波信号線を直線形状としている
ことにより、パッケージの外部電極端子から半導体集積
回路チップの入出力端子までの高周波信号線の電力放出
が起こりやすい曲がり部をなくすことができると共に最
短距離の長さにすることができることにより、高周波信
号線における挿入損失すなわち電気信号の電力放出およ
び電気信号の変調を低減することができるので、高性能
なパッケージとすることができる。
波信号線における外部電極端子と半導体集積回路チップ
の入出力端子の間の高周波信号線を直線形状としている
ことにより、パッケージの外部電極端子から半導体集積
回路チップの入出力端子までの高周波信号線の電力放出
が起こりやすい曲がり部をなくすことができると共に最
短距離の長さにすることができることにより、高周波信
号線における挿入損失すなわち電気信号の電力放出およ
び電気信号の変調を低減することができるので、高性能
なパッケージとすることができる。
【００５４】（３）本発明の半導体集積回路装置によれ
ば、例えばギガヘルツ帯域で動作する半導体素子などを
備えている半導体集積回路チップを前述したパッケージ
に実装していることにより、高周波信号線間のクロスト
ークの低減および高周波信号線の挿入損失の低減ができ
るので、高速動作ができる半導体集積回路装置とするこ
とができる。
ば、例えばギガヘルツ帯域で動作する半導体素子などを
備えている半導体集積回路チップを前述したパッケージ
に実装していることにより、高周波信号線間のクロスト
ークの低減および高周波信号線の挿入損失の低減ができ
るので、高速動作ができる半導体集積回路装置とするこ
とができる。
【００５５】（４）本発明の半導体集積回路装置および
それに用いているパッケージにおいて、パッケージベー
スの内部に設けられている半導体集積回路チップの中心
は、パッケージベースの中心よりパッケージベースの周
辺の１角部の方向に移行した領域に位置していることに
より、高周波信号線の長さを最大限に短縮できるので、
高周波信号線における外部電極端子と半導体集積回路チ
ップの入出力端子の間の高周波信号線を直線形状として
いることと相乗して、高周波信号線における挿入損失す
なわち電気信号の電力放出および電気信号の変調を最大
限に低減することができるので、高性能なパッケージと
することができる。
それに用いているパッケージにおいて、パッケージベー
スの内部に設けられている半導体集積回路チップの中心
は、パッケージベースの中心よりパッケージベースの周
辺の１角部の方向に移行した領域に位置していることに
より、高周波信号線の長さを最大限に短縮できるので、
高周波信号線における外部電極端子と半導体集積回路チ
ップの入出力端子の間の高周波信号線を直線形状として
いることと相乗して、高周波信号線における挿入損失す
なわち電気信号の電力放出および電気信号の変調を最大
限に低減することができるので、高性能なパッケージと
することができる。
【００５６】（５）本発明の半導体集積回路装置および
それに用いているパッケージにおいて、例えば高周波信
号線の本数が２本という少ない本数である一方低周波信
号線、基準電源配線および駆動電源配線の本数が非常に
多い信号多重回路または信号分離回路あるいは高周波ア
ナログ回路などを備えている半導体集積回路装置に適用
することにより、それらのギガヘルツ帯域で動作する半
導体素子などを備えている半導体集積回路装置におい
て、特に、高周波信号線間のクロストークの低減および
高周波信号線の挿入損失の低減ができるので、高速動作
ができる半導体集積回路装置とすることができる。
それに用いているパッケージにおいて、例えば高周波信
号線の本数が２本という少ない本数である一方低周波信
号線、基準電源配線および駆動電源配線の本数が非常に
多い信号多重回路または信号分離回路あるいは高周波ア
ナログ回路などを備えている半導体集積回路装置に適用
することにより、それらのギガヘルツ帯域で動作する半
導体素子などを備えている半導体集積回路装置におい
て、特に、高周波信号線間のクロストークの低減および
高周波信号線の挿入損失の低減ができるので、高速動作
ができる半導体集積回路装置とすることができる。
【図１】本発明の一実施例である半導体集積回路装置を
示す概略平面図である。
示す概略平面図である。
【図２】本発明の一実施例である半導体集積回路装置を
示す概略断面図である。
示す概略断面図である。
【図３】本発明の他の実施例である半導体集積回路装置
を示す概略平面図である。
を示す概略平面図である。
１ パッケージベース １ａ 搭載領域 ２ 半導体集積回路チップ ２ａ 入出力端子 ３ 外部電極端子 ４ 高周波信号線 ５ 基準電源配線 ６ 駆動電源配線 ７ スルーホール配線 ８ 枠材 ９ キャップ
Claims (5)
- 【請求項１】 パッケージベース、前記パッケージベー
スの内部に設けられている半導体集積回路チップの搭載
領域、前記パッケージベースの周辺に配置されている複
数の外部電極端子および前記半導体集積回路チップの入
出力端子と前記外部電極端子が電気接続されている複数
の高周波信号線を含む電気配線を有し、互いに隣の関係
にある前記高周波信号線の内角が直角になるように配置
されていることを特徴とするパッケージ。 - 【請求項２】 請求項１記載のパッケージにおいて、前
記高周波信号線における外部電極端子と半導体集積回路
チップの入出力端子の間の前記高周波信号線は、直線形
状となっていることを特徴とするパッケージ。 - 【請求項３】 請求項１または２記載のパッケージにお
いて、前記パッケージベースの内部に設けられている半
導体集積回路チップの搭載領域の中心は、前記パッケー
ジベースの中心より前記パッケージベースの周辺の１角
部の方向に移行した領域に設置されていることを特徴と
するパッケージ。 - 【請求項４】 請求項１、２または３記載のパッケージ
における半導体集積回路チップの搭載領域に半導体集積
回路チップが搭載されており、前記半導体集積回路チッ
プが封止されていることを特徴とする半導体集積回路装
置。 - 【請求項５】 請求項４記載の半導体集積回路装置にお
いて、前記半導体集積回路チップは、ギガヘルツ帯域で
動作する半導体素子を備えていることを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9907295A JPH08293571A (ja) | 1995-04-25 | 1995-04-25 | パッケージおよびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9907295A JPH08293571A (ja) | 1995-04-25 | 1995-04-25 | パッケージおよびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293571A true JPH08293571A (ja) | 1996-11-05 |
Family
ID=14237695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9907295A Pending JPH08293571A (ja) | 1995-04-25 | 1995-04-25 | パッケージおよびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293571A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066009A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 칩 사이즈 패키지 및 그의 제조방법 |
| JP2009111052A (ja) * | 2007-10-29 | 2009-05-21 | Nippon Telegr & Teleph Corp <Ntt> | 電気装置及びその製造方法 |
| KR20160142936A (ko) | 2015-06-03 | 2016-12-14 | 주식회사 포스코 | 에어나이프 |
| WO2017034711A1 (en) * | 2015-08-26 | 2017-03-02 | Intel Corporation | Apparatus and method to reduce power losses in an integrated voltage regulator |
-
1995
- 1995-04-25 JP JP9907295A patent/JPH08293571A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066009A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 칩 사이즈 패키지 및 그의 제조방법 |
| JP2009111052A (ja) * | 2007-10-29 | 2009-05-21 | Nippon Telegr & Teleph Corp <Ntt> | 電気装置及びその製造方法 |
| KR20160142936A (ko) | 2015-06-03 | 2016-12-14 | 주식회사 포스코 | 에어나이프 |
| WO2017034711A1 (en) * | 2015-08-26 | 2017-03-02 | Intel Corporation | Apparatus and method to reduce power losses in an integrated voltage regulator |
| US9753510B2 (en) | 2015-08-26 | 2017-09-05 | Intel Corporation | Apparatus and method to reduce power losses in an integrated voltage regulator |
| CN107851993A (zh) * | 2015-08-26 | 2018-03-27 | 英特尔公司 | 用于降低集成电压调节器的功率损耗的设备与方法 |
| US10503227B2 (en) | 2015-08-26 | 2019-12-10 | Intel Corporation | Apparatus and method to reduce power losses in an integrated voltage regulator |
| CN107851993B (zh) * | 2015-08-26 | 2021-06-22 | 英特尔公司 | 用于降低集成电压调节器的功率损耗的设备与方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| JP3014029B2 (ja) | 半導体素子の実装方法 | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| US20060118924A1 (en) | Lead frame assemblies and decoupling capacitors | |
| US6323116B1 (en) | Differential pair geometry for integrated circuit chip packages | |
| JP2004095572A (ja) | 半導体装置およびその製造方法 | |
| US5331511A (en) | Electrically and thermally enhanced integrated-circuit package | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JPH09275145A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP2522182B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JP2000286364A (ja) | 高周波用パッケージ | |
| JPH0964232A (ja) | セラミックパッケージ | |
| JP2000150712A (ja) | 実装用配線基板および実装回路装置 | |
| JPH07161922A (ja) | 電子装置 | |
| JPH0645386A (ja) | 半導体回路装置 | |
| JPH04364064A (ja) | 半導体装置 |