JP2002076176A - ボールグリッドアレイパッケージ - Google Patents

ボールグリッドアレイパッケージ

Info

Publication number
JP2002076176A
JP2002076176A JP2001191895A JP2001191895A JP2002076176A JP 2002076176 A JP2002076176 A JP 2002076176A JP 2001191895 A JP2001191895 A JP 2001191895A JP 2001191895 A JP2001191895 A JP 2001191895A JP 2002076176 A JP2002076176 A JP 2002076176A
Authority
JP
Japan
Prior art keywords
grid array
ball grid
pads
array package
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001191895A
Other languages
English (en)
Other versions
JP3846777B2 (ja
Inventor
Ho-Sung Song
浩 聖 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0067108A external-priority patent/KR100416586B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002076176A publication Critical patent/JP2002076176A/ja
Application granted granted Critical
Publication of JP3846777B2 publication Critical patent/JP3846777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 チップ内部電源を一定に供給するボールグリ
ッドアレイパッケージを提供する。 【解決手段】 開口部を有する基板と、この基板の上部
面に設けられる多数のパッドと、前記基板の下部面に取
着され多数のボンディングパッドを備える半導体チップ
と、前記基板の開口部を通じて少なくとも一つの前記パ
ッドと前記多数のボンディングパッドの少なくとも一つ
を接続するための内部連結手段と、前記ボンディングパ
ッド及び前記内部連結手段を保護するために前記開口部
に充填される充填物とを備える。さらに、前記ボンディ
ングパッドの少なくとも一つは前記基板の補助ルーチン
グ構造４３，４５を通じて前記ボンディングパッドの少
なくとも他の一つと電気的に接続される。この、BGAパ
ッケージの基板上の補助ルーチング構造４３，４５を通
じてチップ内部電源を一定に供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチップスケールのボ
ールグリッドアレイ(Ball Grid Array;以下'BGA'とい
う)パッケージに係り、特にBGAパッケージの印刷回路基
板(printed circuitboard;以下'PCB'という)に補助的な
配線を形成してチップ内部電源を一定に供給するBGAパ
ッケージに関する。
【０００２】
【従来の技術】半導体集積回路素子の集積度が増加する
につれて入出力ピン数が増加しながら半導体素子の小型
化が要求されている。このような要求に応じて開発され
た半導体パッケージの一つがBGAパッケージである。
【０００３】BGAパッケージはリードフレームを用いた
プラスチックパッケージに比べて主基板に実装される時
の実装面積が大幅に縮小され、電気的特性に優れた長所
がある。
【０００４】BGAパッケージがプラスチックパッケージ
と違う点は、半導体チップと主基板との電気的接続をリ
ードフレームの代りに回路配線及びソルダボールのよう
な外部接続端子が形成された回路基板とするという点で
ある。
【０００５】半導体チップが取着される回路基板の反対
面に外部接続端子が自由に形成され、BGAパッケージは
プラスチックパッケージに比べて実装面積がはるかに減
る。
【０００６】図１は従来のチップ内部の電源ラインの配
線方法を示す。図１を参照すれば、半導体チップ１０は
メモリチップとして内部電源ライン１６、ボンディング
パッド１５及びバンク１１，１２，１３及び１４を具備
する。前記内部電源ライン１６はそれぞれのバンク１
１，１２，１３及び１４に内部電源、すなわちワードラ
イン駆動電圧Vpp、ビットライン駆動電圧Vbl、基板など
のバックバイアス電圧Vbbを供給する。
【０００７】半導体装置が高集積化されていくと、メモ
リセルまたは周辺回路に使用されるトランジスタのサイ
ズは小さくなるが、各トランジスタで消耗される電流は
減少しないので電圧を供給するラインの幅は相対的に増
加する。
【０００８】例えば、ワードラインを駆動する電圧（Vp
p：以下“Vpp”という）レベルはイネーブルされるワー
ドラインの位置によって違い、ワードラインを駆動する
電圧(Vpp)のディップ(dip)がチップのあらゆる部分で同
一でないので、従来はVppレベル差をなくすためにVpp電
圧を供給するラインの幅を大きくして抵抗Rを減少させ
て使用する。しかし電圧を供給するラインの幅が増加す
れば、チップのサイズも増加して生産コストを増大させ
る問題点がある。
【０００９】一方、電圧を供給するラインの幅が小さく
なればチップのサイズも減るが、領域A/Bと領域C/Dの内
部電源のレベルが変わってチップの動作に悪影響を与え
る問題点がある。
【００１０】図２は従来のボールグリッドアレイパッケ
ージの平面図である。図２を参照すれば、BGAパッケー
ジは複数のボンディングパッド１５を配列した半導体チ
ップ１０、前記ボンディングパッド１５が外部に露出さ
れるように形成された開口部２９と前記ボンディングパ
ッド１５が配列された半導体チップ１０と接着される下
部面及び多数の基板パッド２２を有する基板２０を具備
する。ボンディングパッド１５と基板パッド２２間は内
部連結手段２１で接続される。
【００１１】
【発明が解決しようとする課題】しかし、上記のBGAパ
ッケージでは、電圧を供給するラインの幅が小さくなっ
て領域A/Bと領域C/Dの内部電源のレベルが変わってチッ
プの動作に悪影響を与える問題をBGAパッケージ上で補
償できない問題点があった。
【００１２】従って本発明は、チップの内部電源を一定
に供給するBGAパッケージを提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明のBGAパッケージ
は、BGAパッケージの印刷回路基板(PCB)の補助ルーチン
グ構造を使用して一定の内部電源を供給する。前記BGA
パッケージは開口部を有する基板、この基板の上部面に
設けられる多数のパッド、前記基板の下部面に取着され
多数のボンディングパッドを具備する半導体チップ、前
記基板の開口部を通じて少なくとも一つの前記パッドと
前記多数のボンディングパッドの少なくとも一つを接続
するための内部連結手段と、前記ボンディングパッド及
び前記内部連結手段を保護するために前記開口部に充填
される充填物質を具備する。
【００１４】前記ボンディングパッドの少なくとも一つ
は前記基板の補助ルーチング構造をを通じて前記ボンデ
ィングパッドの少なくとも他の一つと電気的に連結され
る。
【００１５】望ましくは前記少なくとも一つのボンディ
ングパッドと前記少なくとも他の一つのボンディングパ
ッドはIVC，Vpp，Vbb，Vblパッドの一つである。
【００１６】本発明の他の形態のBGAパッケージは、ボ
ンディングパッドをチップの内部電源に共通に連結させ
るための前記チップ内部の第１ルーチング構造と、前記
ボンディングパッドが接続されたPCBの第２ルーチング
構造とを備える。前記第１ルーチング構造の抵抗値は前
記補助ルーチング構造の抵抗値より大きい。
【００１７】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施形態を説明することによって本発明
を詳細に説明する。各図面において、同一参照符号は同
一部分を示す。
【００１８】一般にメモリが大容量化及び高集積化され
るにつれて製品の信頼性及び広い電圧領域でチップ特性
の低下なしに交流電源と直流電源のパラメータを満足さ
せるために外部電源に関係なく一定の電圧を供給する内
部電圧変換装置(internal voltage converter;以下'IV
C'という)が使われる。
【００１９】IVCを具備するメモリ装置は、低い電圧領
域でメモリ装置の動作による消耗電流により発生する内
部動作電圧の低下によって動作速度の低下及び低電圧マ
ージン減少などの特性が低下する場合が生じる。
【００２０】本発明に係るBGAパッケージは補助的な配
線を通じて半導体装置の外部から供給される外部電源か
ら作られた内部電源、すなわち、IVCによる電圧IVC、ワ
ードライン駆動電圧Vpp、ビットライン駆動電圧Vbl及び
基板などのバックバイアス電圧Vbbなどを一定に維持す
るものである。
【００２１】図３は、本発明の一実施形態に係る半導体
メモリチップ（以下単に半導体メモリという）３０の内
部電源の配線方法を示す。図３を参照すれば、前記半導
体チップ３０は多数のバンク（または領域）３１，３
２，３３及び３４、前記それぞれのバンク３１，３２，
３３及び３４に内部電源IVC，Vpp，VblまたはVbbを供給
するために一定の幅を有するライン３６A及び３６B及び
ボンディングパッド３５，３７A，３７B，３９A及び３
９Bを備える。
【００２２】バンク３２に内部電源IVC，Vpp，Vblまた
はVbbを供給するためのライン３６Aとバンク３１に内部
電源IVC，Vpp，VblまたはVbbを供給するライン３６Aは
互いに連結される場合もあり、分離される場合もある。
【００２３】同様に、バンク３３に内部電源IVC，Vpp，
VblまたはVbbを供給するライン３６Bとバンク３４に内
部電源IVC，Vpp，VblまたはVbbを供給するライン３６B
は互いに連結される場合もあり、分離される場合もあ
る。
【００２４】また、内部電源はライン３６Aまたは３６B
中の一つを通じて前記バンク３１，３２，３３及び３４
中のいずれか一つに供給される。
【００２５】前記バンク３１，３２，３３及び３４の各
々はデータを貯蔵するメモリセル及び前記メモリセルの
データを入出力するための周辺回路(図示せず)を含む。
【００２６】一般に前記ボンディングパッド３５，３７
A，３７B，３９A及び３９Bは半導体チップ１０の中央部
分に一列で配置され、前記半導体チップ１０に内部電源
または所定の信号を入出力する手段である。
【００２７】前記ライン３６Aまたは３６Bの所定の部分
に本発明の一実施形態に係るボンディングパッド３７
A，３７B，３９A及び３９Bが連結される。ボンディング
パッド３７A及び３７Bはバンク３２及び３１に内部電源
IVC，Vpp，Vbl，Vbbを供給するためのものであり、ボン
ディングパッド３９A及び３９Bはバンク３３及び３４に
内部電源を供給するためのものである。
【００２８】ここでライン３６Aまたは３６Bが内部電源
ラインである場合が説明されたが、ライン３６Aまたは
３６Bが所定の信号を伝達する信号ラインである場合も
ある。前記ボンディングパッド３７A及び３９Aの各々は
後述するBGAパッケージによって前記ボンディングパッ
ド３７B及び３９Bと電気的に接続される。
【００２９】図４は本発明の一実施形態に係るボールグ
リッドアレイパッケージの平面図である。図４を参照す
れば、図４は前記図３の半導体チップ３０上に開口部４
９を有する半導体チップサイズの基板４０を結合させた
ものを示す。
【００３０】前記半導体チップ３０は非導電性の接着手
段、例えば接着剤や接着テープによって前記基板４０の
下部面と接着される。
【００３１】半導体チップ３０上の多数のボンディング
パッド３５(以下'第１グループボンディングパッド'と
いう)は前記基板４０の開口部４９を通じて前記基板４
０の上部面に装着された多数のパッド４２と内部連結手
段４１を通じて電気的に接続される。内部連結手段４１
にはワイヤボンディングまたはビームリードが使われ
る。
【００３２】多数のパッド４２は外部装置(図示せず)と
電気的および機械的に接続されるための外部接続端子
(図示せず)を具備し、外部接続端子はソルダボールが使
われ、その他の通常の外部接続端子も使われうる。
【００３３】半導体チップ３０上の他のボンディングパ
ッド３７A，３７B，３９A及び３９B(以下'第２グループ
ボンディングパッド'という)は基板４０の補助ルーチン
グ構造４３，４５を通じて互いに電気的に連結される
が、外部接続端子は具備しない。ボンディングパッド３
７Aと３７Bは補助ルーチング構造４５を通じて電気的に
接続され、ボンディングパッド３９Aと３９Bは補助ルー
チング構造４３を通じて電気的に接続される。ワイヤボ
ンディングまたはビームリードまたは他の同様な構造が
基板４０の補助ルーチング構造４３，４５として使われ
うる。
【００３４】またボンディングパッド３５，３７A，３
７B，３９A，３９Bと内部連結手段４１、および基板４
０の補助ルーチング構造４３，４５を外部環境から保護
するために開口部４９および基板４０上の所定部分は非
導電性の物質で充填またはカプセル化される。
【００３５】BGAパッケージの基板４０は単一基板また
は多層基板でありうる。図４は単一基板の場合が示され
ている。
【００３６】従って本発明に係る第１グループボンディ
ングパッド３５はソルダボールに接続され、第２グルー
プボンディングパッド３７A及び３７Bまたは３９A及び
３９Bは基板４０の補助ルーチング構造４５，４３に接
続される。
【００３７】内部電源IVC，Vpp，VblまたはVbbは第２グ
ループボンディングパッド３７A及び３７Bまたは３９A
及び３９Bを通じて同時に入力されるので、半導体チッ
プ３０の内部で電力を消耗する周辺装置の位置に係る内
部電源のディップの影響はかなり減少する。
【００３８】図５は、本発明に係るチップ内部の内部電
源と基板の配線の連結関係を具体的に示す。以下では説
明の便宜のために内部電源IVC，Vpp，Vbl，VbbのうちVp
pを例として説明する。
【００３９】図５を参照すれば、Vpp発生器５０１，５
０３，５０５及び５０７が各バンク３１，３２，３３，
３４別に１つずつあると仮定すれば、それぞれのVppの
レベルは各バンク３１，３２，３３，３４によって違
う。
【００４０】各バンクのVppのレベル差をなくすために
チップ内部のVpp発生器５０１，５０３，５０５，５０
７間に内部ルーチング構造(Rint)が連結されている。内
部ルーチング構造の幅はチップ面積のために十分に増加
させられないために抵抗が大きい。
【００４１】大きい抵抗のためにVpp発生器５０１，５
０３，５０５，５０７で生じた電圧Vppレベルが一定に
維持されるのに長時間がかかる。従って本発明の一実施
形態に係るBGAパッケージではBGAパッケージの基板４０
に補助ルーチング構造(Raux)４３，４５を形成して電圧
差が生じる場合に短時間内にVpp電圧レベルを一定に維
持させる。
【００４２】この場合にVpp発生器５０１，５０３，５
０５，５０７間の内部ルーチング構造の抵抗が補助ルー
チング構造４３，４５の抵抗より大きいことが望まし
い。
【００４３】したがって、ボンディングパッド３７A，
３７B，３９A，３９Bと補助ルーチング構造４３，４５
を通じて内部電源IVC，Vpp，VBlまたはVbbを一定にする
ことができる。
【００４４】本発明に係るBGAパッケージは、電源ライ
ン３６Aまたは３６Bの幅を減少させうるので半導体チッ
プの大きさを増加させずに半導体チップ内の電源電圧の
レベルを安定的に維持させうる。したがって半導体チッ
プサイズの減少は１ウェハ当りネットダイ(net die)数
を増加させて半導体チップの生産コストを減少させる。
【００４５】以上、一実施形態を参考にして本発明が説
明されたが、これは例示的なものにすぎず、本技術分野
の通常の知識を有する者であればこれより多様な変形及
び均等な他の実施形態が可能である。したがって、本発
明の技術的保護範囲は特許請求の範囲の技術的思想によ
り決まる。
【００４６】
【発明の効果】以上のように本発明に係るBGAパッケー
ジによれば、BGAパッケージの印刷回路基板上の補助ル
ーチング構造を通じてチップ内部電源を一定に供給す
る。従ってチップのサイズを増加させずに、チップの高
集積化及び超高速化を実現できる長所がある。
【図面の簡単な説明】
【図１】従来のチップ内部の電源ラインの配線方法を示
す平面図である。
【図２】従来のボールグリッドアレイパッケージの平面
図である。
【図３】本発明の一実施形態に係るチップ内部の内部電
源の配線方法を示す平面図である。
【図４】本発明の一実施形態に係るボールグリッドアレ
イパッケージの平面図である。
【図５】チップ内部の内部電源と基板の配線の連結関係
を具体的に示す図である。
【符号の説明】
３０ 半導体メモリチップ ３５ ボンディングパッド ３７A，３７B，３９A及び３９B ボンディングパッド ４０ 基板 ４１ 内部連結手段 ４２ パッド ４３，４５ 補助ルーチング構造 ４９ 開口部

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 開口部を有する基板と、 この基板の上部面に設けられる多数のパッドと、 前記基板の下部面に取着される上部面を有する半導体チ
    ップと、 前記基板の開口部を通じて接続される前記半導体チップ
    の前記上部面に配列される多数のボンディングパッド
    と、 前記基板の開口部を通じて前記パッドの少なくとも一つ
    のパッドと前記ボンディングパッドの少なくとも一つの
    ボンディングパッドを電気的に接続するための内部連結
    手段と、 前記ボンディングパッドと前記内部連結手段を保護する
    ために前記基板の開口部に充填される充填物と、 前記ボンディングパッドの少なくとも一つのボンディン
    グパッドと前記ボンディングパッドの少なくとも他の一
    つのボンディングパッドとを電気的に連結するために前
    記基板上にルーチングされる補助ルーチング構造とを有
    することを特徴とするボールグリッドアレイパッケー
    ジ。
  2. 【請求項２】 前記補助ルーチング構造により接続され
    る前記少なくとも一つのボンディングパッドと前記少な
    くとも他の一つのボンディングパッドは内部電圧変換器
    パッドであることを特徴とする請求項１に記載のボール
    グリッドアレイパッケージ。
  3. 【請求項３】 前記補助ルーチング構造により接続され
    る前記少なくとも一つのボンディングパッドと前記少な
    くとも他の一つのボンディングパッドはVppパッドであ
    ることを特徴とする請求項１に記載のボールグリッドア
    レイパッケージ。
  4. 【請求項４】 前記補助ルーチング構造により接続され
    る前記少なくとも一つのボンディングパッドと前記少な
    くとも他の一つのボンディングパッドはVbbパッドであ
    ることを特徴とする請求項１に記載のボールグリッドア
    レイパッケージ。
  5. 【請求項５】 前記補助ルーチング構造により接続され
    る前記少なくとも一つのボンディングパッドと前記少な
    くとも他の一つのボンディングパッドはVblパッドであ
    ることを特徴とする請求項１に記載のボールグリッドア
    レイパッケージ。
  6. 【請求項６】 前記補助ルーチング構造はビームリード
    (beamlead)であることを特徴とする請求項１に記載のボ
    ールグリッドアレイパッケージ。
  7. 【請求項７】 前記多数のボンディングパッドは、 多数の第１ボンディングパッドを具備する第１グループ
    と、 多数の第２ボンディングパッドを具備する第２グループ
    とを具備し、 前記第１グループはBGAパッケージでソルダボールに接
    続され、前記第２グループは前記補助ルーチング構造に
    接続されることを特徴とする請求項１に記載のボールグ
    リッドアレイパッケージ。
  8. 【請求項８】 前記第２グループのボンディングパッド
    はIVCパッドであることを特徴とする請求項７に記載の
    ボールグリッドアレイパッケージ。
  9. 【請求項９】 前記第２グループのボンディングパッド
    はVppパッドであることを特徴とする請求項７に記載の
    ボールグリッドアレイパッケージ。
  10. 【請求項１０】 前記第２グループのボンディングパッ
    ドはVbbパッドであることを特徴とする請求項７に記載
    のボールグリッドアレイパッケージ。
  11. 【請求項１１】 前記第２グループのボンディングパッ
    ドはVblパッドであることを特徴とする請求項７に記載
    のボールグリッドアレイパッケージ。
  12. 【請求項１２】 内部ルーチング構造の抵抗値が前記補
    助ルーチング構造の抵抗値より大きいことを特徴とする
    請求項１に記載のボールグリッドアレイパッケージ。
  13. 【請求項１３】 ボールグリッドアレイパッケージにお
    いて、 ボンディングパッドをチップの内部電源に共通に連結さ
    せるための前記チップ内部の第１ルーチング構造と、 前記ボンディングパッドが接続された基板の第２ルーチ
    ング構造とを具備し、 前記第１ルーチング構造の抵抗値が前記第２ルーチング
    構造の抵抗値より大きいことを特徴とするボールグリッ
    ドアレイパッケージ。
  14. 【請求項１４】 前記内部電源は内部電圧変換器電源で
    あることを特徴とする請求項１３に記載のボールグリッ
    ドアレイパッケージ。
  15. 【請求項１５】 前記内部電源はVpp電源であることを
    特徴とする請求項１３に記載のボールグリッドアレイパ
    ッケージ。
  16. 【請求項１６】 前記内部電源はVbl電源であることを
    特徴とする請求項１３に記載のボールグリッドアレイパ
    ッケージ。
  17. 【請求項１７】 前記内部電源はVbb電源であることを
    特徴とする請求項１３に記載のボールグリッドアレイパ
    ッケージ。
JP2001191895A 2000-08-17 2001-06-25 ボールグリッドアレイパッケージ Expired - Fee Related JP3846777B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20000047503 2000-08-17
KR2000P-67108 2000-11-13
KR10-2000-0067108A KR100416586B1 (ko) 2000-08-17 2000-11-13 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
KR2000P-47503 2000-11-13

Publications (2)

Publication Number Publication Date
JP2002076176A true JP2002076176A (ja) 2002-03-15
JP3846777B2 JP3846777B2 (ja) 2006-11-15

Family

ID=26638311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191895A Expired - Fee Related JP3846777B2 (ja) 2000-08-17 2001-06-25 ボールグリッドアレイパッケージ

Country Status (5)

Country Link
US (1) US6538337B2 (ja)
JP (1) JP3846777B2 (ja)
DE (1) DE10125725B4 (ja)
GB (1) GB2368720B (ja)
TW (1) TW490776B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061676A1 (en) * 2001-03-12 2005-03-24 Wilson Gregory J. System for electrochemically processing a workpiece
KR100724564B1 (ko) * 2005-07-07 2007-06-04 삼성전자주식회사 반도체 메모리 장치
DE102006044758A1 (de) * 2006-09-20 2008-04-03 Qimonda Ag Bond-Pad-Anordnung eines Halbleiterchips und Halbleiterbauelement

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5787575A (en) * 1996-09-09 1998-08-04 Intel Corporation Method for plating a bond finger of an intergrated circuit package
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6049129A (en) 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
KR100269539B1 (ko) 1998-08-14 2000-10-16 윤종용 Csp소자 제조방법과 제조된 csp소자
US6091140A (en) * 1998-10-23 2000-07-18 Texas Instruments Incorporated Thin chip-size integrated circuit package
US6011695A (en) * 1998-11-02 2000-01-04 Intel Corporation External bus interface printed circuit board routing for a ball grid array integrated circuit package
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP2000208631A (ja) * 1999-01-08 2000-07-28 Seiko Epson Corp 半導体集積回路装置

Also Published As

Publication number Publication date
GB0113670D0 (en) 2001-07-25
DE10125725A1 (de) 2002-03-07
DE10125725B4 (de) 2007-08-23
US6538337B2 (en) 2003-03-25
GB2368720A (en) 2002-05-08
GB2368720B (en) 2002-12-24
JP3846777B2 (ja) 2006-11-15
US20020020928A1 (en) 2002-02-21
TW490776B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
US5656856A (en) Reduced noise semiconductor package stack
US7531905B2 (en) Stacked semiconductor device
US6803659B2 (en) Semiconductor device and an electronic device
KR100800486B1 (ko) 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US20100117451A1 (en) Package circuit board with a reduced number of pins and package including a package circuit board with a reduced number of pins and methods of manufacturing the same
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
JP5143413B2 (ja) 半導体集積回路
US20070075440A1 (en) Semiconductor device including semiconductor chip with two pad rows
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
JP3846777B2 (ja) ボールグリッドアレイパッケージ
JP4754201B2 (ja) 半導体装置
TW486792B (en) Ball grid array package semiconductor device having improved power line routing
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
JP2009231383A (ja) 半導体装置及び半導体装置接続手段
US8288852B2 (en) Semiconductor device
US20090039529A1 (en) Integrated Circuit Having a Plurality of Connection Pads and Integrated Circuit Package
JPH1174449A (ja) メモリモジュール
KR100842907B1 (ko) 멀티 칩 패키지
JPH10242378A (ja) メモリモジュール
CN113675173A (zh) 半导体封装件
KR20040006744A (ko) 전원라인 보강부를 갖는 반도체 메모리 장치 및 전원라인보강방법
JP2000068315A (ja) 半導体装置
KR20080088317A (ko) 반도체 패키지
JPH1167954A (ja) 半導体装置
JPH0445566A (ja) リードフレーム及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees