DE10125725A1 - Ball-Grid-Array-Packung - Google Patents

Abstract

Die Erfindung bezieht sich auf eine BGA-Packung mit einem Substrat (40), das eine Öffnung (49) aufweist, mehreren, an einer Oberseite des Substrats angebrachten Kontaktstellen (42), einem an der Unterseite des Substrats angebrachten Halbleiterchip (30), mehreren an der Oberseite des Halbleiterchips angeordneten, über die Öffnung im Substrat zugänglichen Bondkontaktstellen (35, 37A, 37B, 39A, 39B) und einer internen Leitungsführungskonfiguration (41) zum elektrischen Verbinden wenigstens einer der Bondkontaktstellen mit wenigstens einer der Kontaktstellen an der Substratoberseite über die Substratöffnung. DOLLAR A Erfindungsgemäß ist eine Hilfsleiterführungskonfiguration (43, 45) auf dem Substrat vorgesehen, um wenigsstens eine der Bondkontaktstellen mit wenigstens einer weiteren Bondkontaktstelle zu verbinden. DOLLAR A Verwendung in der Chippackungstechnologie.

Description

Die Erfindung bezieht sich auf eine Ball-Grid-Array-(BGA-)Packung, d. h. eine Packung mit einer Gittermatrix von Lothügeln bzw. Lotkugeln.

Mit fortschreitender Miniaturisierung der Abmessungen von Halbleiterbau­ elementen steigt die Integrationsdichte entsprechender integrierter Halblei­ terschaltkreisbauelemente an, was wiederum die Anzahl an Einga­ be/Ausgabe-Anschlüssen erhöht. Als Resultat hiervon wurde die BGA- Packung als ein möglicher Halbleiterpackungstyp entwickelt.

Verglichen mit herkömmlichen Packungen mit Kunststoffleiterrahmen nimmt die BGA-Packung deutlich weniger Fläche ein, wenn sie auf einer Hauptplatine angebracht ist, während gleichzeitig die elektrischen Eigen­ schaften der BGA-Packung als sehr gut anzusehen sind.

Die BGA-Packung unterscheidet sich von der herkömmlichen Kunststoff­ packung darin, dass statt eines Leiterrahmens die BGA-Packung einen Halbleiterchip und die Hauptplatine über eine Leiterkarte verbindet, die durch externe Kontaktstellen, wie eine Schaltkreistrassierungskonfigurati­ on, und Lothügeln bzw. Lotkugeln gebildet ist.

Da die externen Kontaktstellen auf derjenigen Oberfläche der Leiterplatte gebildet sind, die der Oberfläche abgewandt ist, auf welcher der Halbleiter­ chip angebracht ist, kann die Fläche der BGA-Packung verglichen mit der­ jenigen der herkömmlichen Kunststoffpackung reduziert werden.

Fig. 1 veranschaulicht ein herkömmliches Trassierungsverfahren für Ver­ sorgungsleitungen in einem Chip. Wie dort dargestellt, beinhaltet ein Halb­ leiterchip 10, als ein Speicherchip dargestellt, Leitungen 16 für interne Spannungen, Bondkontaktstellen 15 und Bänke oder Bereiche 11, 12, 13 und 14, auch mit Region A, Region B, Region C bzw. Region D markiert. Die internen Spannungsleitungen 16 führen interne Spannungen zu, wie eine Wortleitungstreiberspannung Vpp, eine Bitleitungstreiberspannung Vb1 und eine rückwärtige Vorspannung Vbb für jeden der Bereiche 11 bis 14.

Mit höherer Integration der Halbleiterbauelemente verringert sich die Ab­ messung von in einer Speicherzelle oder einem peripheren Schaltkreis verwendeten Transistoren. Der für jeden der Transistoren benötigte Strom nimmt jedoch nicht ab. Folglich erhöht sich effektiv die Leitungsbreite für die Zuführung der internen Spannungen relativ zur dann reduzierten Ab­ messung von Speicherzellen und peripheren Schaltkreisen.

Diese Problematik sei durch folgendes Beispiel demonstriert. Der Vpp- Pegel variiert in Abhängigkeit von der Position der aktivierten Wortleitung, und der Spannungsabfall ist für die Spannung Vpp nicht in allen Teilen des Chips 10 identisch. Um eine Differenz im Vpp-Pegel zu eliminieren, wird daher herkömmlicherweise die Leitungsbreite für die Zuführung der Span­ nung Vpp erhöht, um den Widerstand R in dieser internen Spannungslei­ tung herabzusetzen. Wenn jedoch die Breite dieser Leitung zur Zuführung der internen Spannung erhöht wird, erhöht sich unerwünschterweise auch die Abmessung des Chips, was die Produktionskosten steigert.

Wenn andererseits die Breite der Leitung zur Zuführung dieser internen Spannung verringert wird, verringert sich auch die Chipabmessung, jedoch variiert der Pegel der internen Spannung in den Bereichen A bzw. B und in den Bereichen C bzw. D, und dies beeinträchtigt den Chipbetrieb.

Fig. 2 zeigt eine Draufsicht auf eine herkömmliche BGA-Packung. Diese beinhaltet einen Halbleiterchip 10 mit mehreren Bondkontaktstellen 15, ei­ ner Öffnung 29 zum Freilegen der Bondkontaktstellen 15, ein Substrat 20 mit mehreren Substratkontaktstellen 22 sowie eine Mehrzahl von Verbin­ dern 21, welche die Substratkontaktstellen 22 mit den Bondkontaktstellen 15 verbinden.

Die oben erläuterte Problematik einer Verringerung der Breite von Leitun­ gen zur Zuführung interner Spannungen und der damit einhergehenden Schwankung des Pegels der internen Spannung in den Bereichen A bzw. B und den Bereichen C bzw. D kann in dieser herkömmlichen BGA- Packung nicht kompensiert werden.

Der Erfindung liegt daher als technisches Problem die Bereitstellung einer BGA-Packung zugrunde, mit der eine konstante interne Spannung zuge­ führt werden kann.

Die Erfindung löst dieses Problem durch die Bereitstellung einer BGA- Packung mit den Merkmalen des Anspruchs 1 oder 7. Die erfindungsge­ mäße BGA-Packung benutzt zwei Leitungsführungskonfigurationen in ei­ ner speziellen Weise, durch welche sich auch bei einer Verringerung der Chipabmessung die stabile Zufuhr einer konstanten internen Spannung gewährleisten lässt.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:

Fig. 1 eine schematische Darstellung zur Veranschaulichung eines her­ kömmlichen Verfahrens zur Trassierung von Versorgungsleitun­ gen in einem Chip,

Fig. 2 eine Draufsicht auf eine herkömmliche BGA-Packung,

Fig. 3 eine Darstellung zur Veranschaulichung eines erfindungsgemä­ ßen Verfahrens zur Leitungsführung für eine interne Spannung in einem Chip,

Fig. 4 eine Draufsicht auf eine erfindungsgemäße BGA-Packung und

Fig. 5 eine Darstellung einer weiteren erfindungsgemäßen Leitungsfüh­ rungsstruktur.

Mit steigender Kapazität von Speicherchips und höherem Integrationsgrad derselben wird allgemein ein interner Spannungswandler (IVC) verwendet, um elektrische Wechselspannungs- und Gleichspannungsparameter ohne Verschlechterung der Zuverlässigkeit des Produktes einzuhalten, indem eine konstante Spannung unabhängig von der angelegten externen Span­ nung bereitgestellt wird. Während der IVC eine gewisse Stabilität gewähr­ leistet, setzt er jedoch die Betriebsgeschwindigkeit herab und verringert den Spielraum für eine Niedrigpegelspannung, und zwar aufgrund eines Abfalls der internen Betriebsspannung, der vom Stromverbrauch während des Betriebs des Speicherbauelementes in einem Bereich niedrigen Span­ nungspegels verursacht wird.

Die erfindungsgemäße BGA-Packung ist auf die Verwendung einer Hilfs­ trassierungskonfiguration ausgelegt, um die von außen an das Halbleiter­ bauelement angelegte externe Spannung aufzunehmen und die interne Spannung konstant zu halten.

Fig. 3 veranschaulicht die Leitungsführung für die interne Spannung in ei­ nem Halbleiterspeicherchip gemäß einer bevorzugten Realisierung der Er­ findung. Im Beispiel von Fig. 3 umfasst ein Halbleiterspeicherchip 30 meh­ rere Bänke oder Bereiche 31 bis 34, Leitungen 36A und 36B konstanter Breite zur Zuführung interner Spannungen in Form einer IVC-, Vpp-, Vb1- oder Vbb-Spannung für jede der Bänke 31 bis 34 und mehrere Bondkon­ taktstellen 35, 37A, 37B, 39A und 39B.

Die Leitungen 36A zur Zuführung der internen IVC-, Vpp-, Vb1- oder Vbb- Spannung für die Bank 32 können entweder mit den Leitungen 36A zur Zuführung der internen IVC-, Vpp-, Vb1- oder Vbb-Spannung für die Bank 31 verbunden oder von diesen getrennt sein. In gleicher Weise können die Leitungen 36B zur Zuführung der internen IVC-, Vpp-, Vb1- oder Vbb- Spannung für die Bank 33 entweder mit den Leitungen 36B zur Zuführung der internen IVC-, Vpp-, Vb1- oder Vbb-Spannung für die Bank 34 verbun­ den oder von diesen getrennt sein. Die interne Spannung wird von je einer der Leitungen 36A und 36B den Bänken 31 bis 34 zugeführt.

Jede Bank 31 bis 34 umfasst Speicherzellen zum Speichern von Daten sowie einen nicht gezeigten peripheren Schaltkreis zum Einge­ ben/Ausgeben der Daten der Speicherzellen.

Allgemein sind die Bondkontaktstellen 35, 37A, 37B, 39A und 39B entlang einer Linie im Mittenbereich des Halbleiterchips 30 angeordnet und dienen zum Eingeben/Ausgeben der internen Spannung oder eines vorgegebenen Signals in den bzw. aus dem Speicherchip 30.

Spezielle Bondkontaktstellen 37A, 37B, 39A und 39B sind im gezeigten Beispiel jeweils mit einem vorgegebenen Teil einer der Leitungen 36A oder 36B verbunden. Die Bondkontaktstellen 37A und 37B führen die interne IVC-, Vpp-, Vb1- oder Vbb-Spannung den Bänken 31 und 32 zu, und die Bondkontaktstellen 39A und 39B führen die interne IVC-, Vpp-, Vb1- oder Vbb-Spannung den Bänken 33 und 34 zu. Es sei angemerkt, dass die Lei­ tungen 36A und/oder 36B als Alternative zur Führung einer internen Span­ nung als Signalleitungen zum Übertragen eines vorgegebenen Signals dienen können. Jede der Bondkontaktstellen 37A und 39A ist elektrisch mit den Bondkontaktstellen 37B und 39B einer folgenden BGA-Packung ver­ bunden.

Fig. 4 zeigt in Draufsicht eine bevorzugte Realisierung einer erfindungs­ gemäßen BGA-Packung. Im Beispiel von Fig. 4 ist ein Substrat 40, das die Abmessung des Halbleiterchips 30 besitzt, mechanisch mit dem Halbleiter­ chip 30 von Fig. 3 verbunden. Dabei ist der Halbleiterchip 30 an einer Un­ terseite des Substrats 40 mittels eines elektrisch nicht leitenden Befesti­ gungsmaterials angebracht, z. B. eines Klebeharzes oder Klebebandes.

Eine erste Gruppe von Bondkontaktstellen 35, ist elektrisch mit mehreren Kontaktstellen 42, die an einer Oberseite des Substrats 40 angebracht sind, über eine Öffnung 49 im Substrat 40 und mehreren internen Verbin­ dungselementen 41 verbunden. Drahtbondelemente oder Balkenleiterele­ mente sind exemplarische Realisierungen der internen Verbindungsele­ mente 41. Die Kontaktstellen 42 beinhalten externe Kontaktstellen, wie nicht gezeigte Lotkugeln, zur elektrischen und mechanischen Verbindung mit einem externen Bauelement.

Die übrigen Bondkontaktstellen 37A, 37B, 39A und 39B, bilden eine zweite Gruppe von Bondkontaktstellen und sind elektrisch miteinander über Hilfs­ trassierungskonfigurationen 43 und 45 des Substrats 40 verbunden und beinhalten nicht die externen Kontaktstellen 42. Speziell sind die Bondkon­ taktstellen 37A und 37B elektrisch miteinander über die Hilfstrassierungs­ konfiguration 45 verbunden, während die Bondkontaktstellen 39A und 39B elektrisch miteinander über die Hilfstrassierungskonfiguration 43 des Sub­ strats 40 verbunden sind. Drahtbondelemente, Balkenleiterelemente oder andere äquivalente Strukturen können für die Hilfstrassierungskonfigurati­ onen 43 und 45 des Substrats 40 verwendet werden. Gebondete Teile der Bondkontaktstellen werden von einem elektrisch nicht leitenden Material umgeben, um die gebondeten Bereiche von der Außenumgebung abzu­ schirmen. Das Substrat 40 der BGA-Packung kann ein Einzelschichtsub­ strat sein, wie in Fig. 4, oder ein Mehrschichtsubstrat.

Somit sind bei der erfindungsgemäßen BGA-Packung die erste Gruppe von Bondkontaktstellen 35 mit den Lotkugeln und die zweite Gruppe von Bondkontaktstellen 37A und 37B bzw. 39A und 39B mit den Hilfstrassie­ rungskonfigurationen 43 und 45 des Substrats 40 verbunden.

Da die interne IVC-, Vpp-, Vb1- oder Vbb-Spannung gleichzeitig über die zweite Gruppe von Bondkontaktstellen 37A, 37B bzw. 39A, 39B zugeführt wird, sind die Effekte eines Spannungseinbruchs relativ zur Position peri­ pherer Bauelemente für den Leistungsverbrauch im Halbleiterchip 30 redu­ ziert.

Fig. 5 zeigt eine Ansicht einer Struktur, bei der die interne Spannung im Chip mit einer Hilfstrassierungskonfiguration verbunden ist. Zwecks Ein­ fachheit und Übersichtlichkeit der Erläuterung wird nur auf das Vpp- Beispiel der internen IVC-, Vpp-, Vb1- und Vbb-Spannungen näher einge­ gangen, wobei angenommen sei, dass es einen Vpp-Generator 501, 503, 505, 507 für jede Bank 31 bis 34 gibt und die Vpp-Pegel der Bänke 31 bis 34 voneinander verschieden sind.

Um einen Unterschied im Vpp-Pegel für die einzelnen Bänke zu eliminie­ ren, ist zwischen die Vpp-Generatoren 501, 503, 505, 507 im Chip eine interne Leitungsführungskonfiguration Rint eingeschleift. Aufgrund der klei­ nen Fläche des Chips kann die Breite der internen Leitungsführungskonfi­ guration Rint nicht erhöht werden, so dass folglich deren Widerstand relativ hoch ist.

Als Resultat des hohen Widerstands braucht es relativ lange, bevor die von den Vpp-Generatoren 501, 503, 505, 507 erzeugte Spannung Vpp einen vorgegebenen konstanten Pegel erreicht. Bei der erfindungsgemäßen BGA-Packung sind jedoch auf dem Substrat 40 der BGA-Packung Hilfs­ trassierungskonfigurationen Raux 43 und 45 gebildet, die eine Verringe­ rung der Spannungsdifferenz bewirken, so dass die Spannung Vpp rasch einen vorgegebenen konstanten Pegel erreichen kann.

Bevorzugt ist der Widerstand der internen Leitungsführungskonfiguration Rint zwischen den Vpp-Generatoren 501, 503, 505, 507 größer als der Wi­ derstand der Hilfstrassierungskonfigurationen Raux 43 und 45.

Die interne IVC-, Vpp, Vb1- bzw. Vbb-Spannung kann somit über die Bondkontaktstellen 37A, 37B, 39A, 39B und die Hilfstrassierungskonfigura­ tionen 43 und 45 konstant gehalten werden.

Da in der erfindungsgemäßen BGA-Packung die Breite der Leitungen 36A und 36B verringert werden kann, kann die Abmessung des Halbleiterchips reduziert werden, und der interne Spannungspegel im Halbleiterchip kann in einer stabilen Weise aufrechterhalten werden. Dementsprechend wird aufgrund einer Reduktion der Abmessung des Halbleiterchips die Anzahl an Einzelchips pro Wafern erhöht, was die Produktionskosten der Halblei­ terchips reduziert.

Claims (8)

1. Ball-Grid-Array-(BGA-)Packung mit
einem Substrat (40) mit einer Öffnung (49),
mehreren Kontaktstellen (42), die an einer Oberseite des Substrats angebracht sind,
einem an der Unterseite des Substrats angebrachten Halbleiterchip (30),
mehreren Bondkontaktstellen (35, 37A, 37B, 39A, 39B), die an der Oberseite des Halbleiterchips angeordnet und über die Öffnung im Sub­ strat zugänglich sind, und
einer internen Leitungsführungskonfiguration (41) zum elektrischen Verbinden wenigstens einer der Bondkontaktstellen mit wenigstens einer der an der Oberseite des Substrats angebrachten Kontaktstellen über die Öffnung im Substrat,
gekennzeichnet durch
ein Füllmaterial zum Füllen der Öffnung (49) im Substrat (40), um die Bondkontaktstellen (35, 37A, 37B, 39A, 39B) und die interne Leitungsfüh­ rungskonfiguration zu schützen, und
eine Hilfsleitungsführungskonfiguration (43, 45) auf dem Substrat zum elektrischen Verbinden wenigstens einer der Bondkontaktstellen mit we­ nigstens einer weiteren der Bondkontaktstellen.

2. BGA-Packung nach Anspruch 1, weiter dadurch gekennzeichnet, dass die wenigstens eine und die wenigstens eine weitere Bondkontaktstelle, die durch die interne Leitungsführungskonfiguration verbunden sind, Kon­ taktstellen eines internen Spannungswandlers (IVC), oder Vpp- Kontaktstellen oder Vbb-Kontaktstellen oder Vb1-Kontaktstellen sind.

3. BGA-Packung nach Anspruch 1 oder 2, weiter dadurch gekennzeich­ net, dass die interne Leitungsführungskonfiguration vom Brückenleitertyp ist.

4. BGA-Packung nach einem der Ansprüche 1 bis 3, weiter dadurch ge­ kennzeichnet, dass die mehreren Bondkontaktstellen eine erste Gruppe von mehreren ersten Bondkontaktstellen (35) und eine zweite Gruppe von mehreren zweiten Bondkontaktstellen (37A, 37B, 39A, 39B) umfassen, wobei die erste Gruppe mit Lotkugeln der BGA-Packung und die zweite Gruppe mit der Hilfsleitungsführungskonfiguration verbunden ist.

5. BGA-Packung nach Anspruch 4, weiter dadurch gekennzeichnet, dass die zweiten Bondkontaktstellen IVC-, Vpp-, Vbb- oder Vb1-Kontaktstellen sind.

6. BGA-Packung nach einem der Ansprüche 1 bis 5, weiter dadurch ge­ kennzeichnet, dass der elektrische Widerstand der internen Leitungsfüh­ rungskonfiguration größer als der elektrische Widerstand als der Hilfslei­ tungsführungskonfiguration ist.

7. Ball-Grid-Array-(BGA-)Packung, mit:
einer ersten Leitungsführungskonfiguration (41) in einem Chip zum gemeinsamen Anschließen von Bondkontaktstellen (35) an eine interne Spannung des Chips, gekennzeichnet durch
eine zweite Leitungsführungskonfiguration (43) eines Substrats (40), die mit Bondkontaktstellen (37a, 37b, 39a, 39b) verbunden ist, wobei der elektrische Widerstand der ersten Leitungsführungskonfiguration größer als derjenige der zweiten Leitungsführungskonfiguration ist.

8. BGA-Packung nach Anspruch 7, weiter dadurch gekennzeichnet, dass die interne Spannung eine Spannung eines internen Spannungswandlers (IVC) oder eine Vpp-Spannung oder eine Vb1-Spannung oder eine Vbb- Spannung ist.