DE102004042042A1 - Speichermodul mit mehreren Speicherchips - Google Patents

Speichermodul mit mehreren Speicherchips Download PDF

Info

Publication number
DE102004042042A1
DE102004042042A1 DE102004042042A DE102004042042A DE102004042042A1 DE 102004042042 A1 DE102004042042 A1 DE 102004042042A1 DE 102004042042 A DE102004042042 A DE 102004042042A DE 102004042042 A DE102004042042 A DE 102004042042A DE 102004042042 A1 DE102004042042 A1 DE 102004042042A1
Authority
DE
Germany
Prior art keywords
memory
memory chip
chip
chips
memory chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004042042A
Other languages
English (en)
Inventor
Chang-Hyun Seongnam Kim
Kyung-Ho Suwon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004042042A1 publication Critical patent/DE102004042042A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung bezieht sich auf ein Speichermodul mit einem Substrat, das einen gemeinsamen Substratkörper (101), eine Mehrzahl von ersten Speicherchips (105), welche über einer Oberfläche des gemeinsamen Substratkörpers angeordnet sind, eine leitende Struktur (111), welche wenigstens zwei der ersten Speicherchips elektrisch verbindet, und einen externen Anschluss (103) umfasst, welcher elektrisch mit der leitenden Struktur verbunden ist. DOLLAR A Erfindungsgemäß umfasst das Speichermodul wenigstens einen zweiten Speicherchip (107, 109), welcher über einem zugeordneten ersten Speicherchip montiert und elektrisch mit der leitenden Struktur verbunden ist, wobei ein jeweiliger erster Speicherchip, welcher unter einem zweiten Speicherchip angeordnet ist, deaktivert ist. DOLLAR A Verwendung z. B. für Speichermodule mit DRAM, SRAM und/oder Flash-Speichern.

Description

  • Die Erfindung betrifft ein Speichermodul mit mehreren Speicherchips auf einem Substrat.
  • Es werden gegenwärtig weiterhin Anstrengungen unternommen, verschiedene Speichertypen, wie dynamische Speicher mit direktem Zugriff (DRAMs), statische Speicher mit direktem Zugriff (SRAMs) und/oder Flash-Speicher, parallel in einem einzigen Speichermodul zu integrieren. Die Offenlegungsschrift DE 196 26 337 A1 schlägt beispielsweise eine gleichzeitige Nutzung von Chips vor, welche flüchtige und nichtflüchtige Speicher umfassen.
  • Zudem wurde in jüngerer Zeit ein so genannter Fusionsspeicher vorgeschlagen, in welchem Speicherschaltungen hoher Dichte und logische Schaltungen auf einem einzigen Chip integriert sind. Die Speicherschaltungen können verschiedene Speichertypen, wie DRAM, SRAM oder Flash-Speicher, auf dem einzelnen Chip umfassen. Merkmale des Fusionsspeichers können daher die große Speicherkapazität eines DRAM, die hohe Datenverarbeitungsgeschwindigkeit eines SRAM und die nichtflüchtige Speicherfähigkeit eines Flash-Speichers sein. Diese Merkmale gekoppelt mit auf dem Chip angeordneten (On-Chip-)Logikschaltungen erlauben eine kundenspezifische Anpassung des Chips, um gewünschte Spezifikationen zu erfüllen.
  • Mittlerweile sind Forschungen zur Herstellung eines Waferskala-Speichermoduls entwickelt worden, bei dem mehrere Speicherbauelemente vom gleichen Typ auf Waferebene bzw. Waferniveau gebildet und miteinander verbunden werden, siehe beispielsweise die Offenlegungsschrift JP 3-250662 A1. Dort wird zudem für den Fall, dass sich ein defekter Baustein unter der Mehrzahl von Speicherbausteinen befindet, vorgeschlagen, einen nicht defekten Baustein auf dem defekten Baustein zu montieren.
  • Waferskala-Speicherbausteine sind hoch integriert und können mit kleineren Abmessungen und geringerem Gewicht verglichen mit herkömmlichen Speichermodulen hergestellt werden, bei denen Speicherchips auf einer gedruckten Leiterplatte (PCB) montiert sind.
    •
  • Es ist Aufgabe der Erfindung, ein Speichermodul der eingangs genannten Art anzugeben, das die Eigenschaften der Waferskala-Technologie zeigt und außerdem verschiedene Speicherfunktionen zur Verfügung stellen kann.
  • Die Erfindung löst diese Aufgabe durch ein Speichermodul mit den Merkmalen des Patentanspruchs 1 oder 7.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
    •
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
  • 1 eine schematische Darstellung eines ersten erfindungsgemäßen Speichermoduls in einer Querschnittansicht und einer ausschnittweisen Perspektivansicht eines Chips,
  • 2 eine schematische Darstellung eines zweiten erfindungsgemäßen Speichermoduls in einer Querschnittansicht und einer ausschnittweisen Draufsicht auf einen Chip,
  • 3 eine schematische Perspektivansicht eines dritten erfindungsgemäßen Speichermoduls,
  • 4 und 5 jeweils eine Draufsicht auf beispielhafte Chiplayouts für das erste und zweite erfindungsgemäße Speichermodul und
  • 6A, 6B und 7 schematische Seitenansichten und Detailansichten von Beispielen der Montage mehrerer Speichermodule des Typs des ersten und/oder zweiten erfindungsgemäßen Speichermoduls auf einer Hauptplatine.
  • 1 zeigt ein erstes erfindungsgemäßen Speichermodul, bei welchem Speicherchips horizontal über einem gemeinsamen Substrat 101 angeordnet sind. Wie aus 1 ersichtlich ist, umfasst das Speichermodul erste Speicherchips 105, die auf einer Oberfläche des gemeinsamen Substrats 101 angeordnet sind, und zweite Speicherchips 107 und 109, die über einigen der ersten Speicherchips 105 angeordnet sind. Die ersten Speicherchips 105 und die zweiten Speicherchips 107 und 109 können auf Siliziumwafern unter Nutzung bekannter Halbleiterspeicherchip-Herstellungsprozesse gebildet sein. Zudem kann das Substrat 101 durch Schneiden und/oder Vereinzeln eines Wafers erhalten werden, auf dem die ersten Speicherchips 105 bereits ausgebildet sind. Andererseits können die zweiten Speicherchips 107 und 109 individuell von ei nem oder mehreren Wafern geschnitten und/oder vereinzelt und dann individuell über einem entsprechenden ersten Speicherchip 105 montiert werden. Die zweiten Speicherchips 107 und 109 können montiert werden, bevor oder nachdem das Substrat 101 mit den ersten Speicherchips 105 aus dem Wafer geschnitten bzw. vereinzelt wird. Obwohl nicht dargestellt, können eine oder mehrere Schichten, wie z.B. Isolationsschichten, zwischen den ersten Speicherchips 105 und den zweiten Speicherchips 107 und 109 angeordnet sein.
  • Jeder der mehreren ersten Speicherchips 105 kann unabhängig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Genauso kann jeder zweite Speicherchip 107 und 109 unabhängig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Zudem kann der Speichertyp jedes der zweiten Speicherchips 107 und 109 vom Speichertyp der ersten Speicherchips 105 verschieden sein. Im dargestellten Ausführungsbeispiel sind die ersten Speicherchips 105 als DRAMs, die zweiten Speicherchips 107 als SRAMs und die zweiten Speicherchips 109 als Flash-Speicher ausgeführt.
  • Ein externer Eingabe-/Ausgabeanschluss 103 kann am Randbereich des Substrats 101 angeordnet sein und ist elektrisch mit einer leitenden Struktur 111 verbunden, z.B. mit einer Metallspur oder einer Metallleitung. Die leitende Struktur 111 verbindet elektrisch benachbarte Speicherchips 105, 107, 109. Bei diesem Ausführungsbeispiel werden Kontaktstellen der ersten Speicherchips 105 auf Waferebene mit der leitenden Struktur 111 verbunden und Kontaktstellen der zweiten Speicherchips 107 und 109 werden über Metalldrähte 113 mittels einer herkömmlichen Drahtbondtechnik mit der leitenden Struktur 111 verbunden. Obwohl nicht dargestellt, kann der gemeinsame Eingabe-/Ausgabeanschluss 103 auch aus getrennten Eingabe- und Ausgabeanschlüssen gebildet sein.
  • Jeder erste Speicherchip 105, auf welchem ein zweiter Speicherchip 107 oder 109 montiert ist, ist deaktiviert. Das Deaktivieren kann auf verschiedene Arten durchgeführt werden. So kann beispielsweise jeder zu deaktivierende erste Speicherchip 105 durch Auftrennen der funktionellen Verbindung zur leitenden Struktur 111 deaktiviert werden, wie aus der perspektivischen Draufsicht in 1 ersichtlich ist. Bei anderen Ausführungsformen können die ersten Speicherchips 105 mit freiliegenden Schmelzsicherungen einer Hauptleistungsversorgung ausgeführt sein, die selektiv durchtrennt werden können, oder die ersten Speicherchips 105 können mit einer Logikschaltung ausgeführt sein, welche den Chipbetrieb in Reaktion auf ein vorgegebenes Befehlssignal deaktiviert.
  • Wie aus 1 weiter ersichtlich, ist ein Harz 115 oder dergleichen über dem Substrat 101 ausgebildet, um die Speichermodulkomponenten vor schädlichen Umgebungseinflüssen physikalisch zu schützen.
  • Das in 1 dargestellte Speichermodul kann beispielsweise in der nachfolgend beschriebenen Weise hergestellt werden. Zuerst werden das gemeinsame Substrat 101, die ersten Speicherchips 105, die leitende Struktur 111 und der Eingabe-/Ausgabeanschluss 103 auf Waferebene unter Anwendung der Waferskala-Technologie ausgebildet. Anschließend wird der Wafer gemäß Designspezifikationen geschnitten bzw. vereinzelt, wobei dieser Verfahrensschritt auch später im Herstellungsprozess ausgeführt werden kann. Einige der ersten Speicherchips 105 werden dann deaktiviert, beispielsweise durch Auftrennen der leitenden Struktur 111, um diese ersten Speicherchips 105 zu isolieren. Die zweiten Speicherchips 107 und 109 werden auf den deaktivierten ersten Speicherchips 105 montiert und durch Drahtbonden mit der leitenden Struktur 111 verbunden. Dann wird die schützende Harzschicht 115 auf die resultierende Struktur aufgebracht.
  • Das Speichermodul des ersten Ausführungsbeispiels aus 1 umfasst in vorteilhafter Weise die Merkmale der Waferskala-Technologie, während außerdem eine Vielzahl von Speicherfunktionen auf einem einzelnen Chip integriert werden können.
  • 2 zeigt ein zweites erfindungsgemäßes Speichermodul, bei welchem Speicherchips horizontal über einem gemeinsamen Substrat 201 angeordnet sind. Wie aus 2 ersichtlich ist, umfasst das Speichermodul erste Speicherchips 205 auf einer Oberfläche des gemeinsamen Substrats 201 und zweite Speicherchips 207 und 209, die über einigen der ersten Speicherchips 205 montiert sind. Die ersten Speicherchips 205 und die zweiten Speicherchips 207 und 209 können auf Siliziumwafern unter Nutzung bekannter Halbleiterspeicherchip-Herstellungsprozesse ausgebildet werden. Zudem kann das Substrat 201 durch Schneiden und/oder Vereinzeln eines Wafers erzeugt werden, auf dem die ersten Speicherchips 205 bereits ausgebildet sind. Andererseits können die zweiten Speicherchips 207 und 209 individuell von einem oder mehreren Wafern geschnitten und/oder vereinzelt werden und dann individuell über dem entsprechenden ersten Speicherchip 205 montiert werden. Die zweiten Speicherchips 207 und 209 können montiert werden, bevor oder nachdem das Substrat 201 mit den ersten Speicherchips 205 aus dem Wafer geschnitten bzw. vereinzelt wird. Obwohl nicht dargestellt, können eine oder mehrere Schichten, wie z.B. Isolationsschichten, zwischen den ersten Speicherchips 205 und den zweiten Speicherchips 207 und 209 angeordnet sein.
  • Jeder der ersten Speicherchips 205 kann unabhängig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Genauso kann jeder zweite Speicherchip 207 und 209 unabhängig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Zudem kann der Speichertyp der zweiten Speicherchips 207 und 209 vom Speichertyp der ersten Speicherchips 205 verschieden sein. Im dargestellten Ausführungsbei spiel sind die ersten Speicherchips 205 als DRAMs, die zweiten Speicherchips 207 als SRAMs und die zweiten Speicherchips 209 als Flash-Speicher ausgeführt.
  • Ein externer Eingabe-/Ausgabeanschluss 203 kann am Randbereich des Substrats 201 angeordnet sein und ist elektrisch mit einer leitenden Struktur 211 verbunden, z.B. mit einer Metallspur oder einer Metallleitung. Die leitende Struktur 211 verbindet elektrisch benachbarte Speicherchips 205, 207, 209. Bei diesem Ausführungsbeispiel werden Kontaktstellen der ersten Speicherchips 205 auf Waferebene mit der leitenden Struktur 211 verbunden und Kontaktstellen der zweiten Speicherchips 207 und 209 werden über Durchkontaktöffnungen 213, die mit leitenden Stiften ausgefüllt sind, welche in den zweiten Speicherchips 207 und 209 ausgebildet sind, mit der leitenden Struktur 211 verbunden. Die leitenden Stifte sind beispielsweise aus Aluminium und/oder Kupfer und/oder Platin hergestellt. Die Durchkontaktöffnungen 213 sind zu den Kontaktstellen der entsprechenden ersten Speicherchips 205 ausgerichtet. Die leitenden Stifte in den Durchkontaktöffnungen 213 kontaktieren elektrisch die Kontaktstellen der entsprechenden ersten Speicherchips 205, welche wiederum elektrisch mit der leitenden Struktur 211 verbunden sind. Obwohl nicht dargestellt, kann der gemeinsame Eingabe-/Ausgabeanschluss 203 als auch getrennte Eingabe- und Ausgabeanschlüsse ausgeführt sein.
  • Jeder erste Speicherchip 205, auf welchem ein zweiter Speicherchip 207 oder 209 montiert ist, ist deaktiviert. Das Detektieren der ersten Speicherchips 205 kann auf verschiedene Arten durchgeführt werden. So können die ersten Speicherchips 205 mit freiliegenden Schmelzsicherungen einer Hauptleistungsversorgung ausgeführt sein, die selektiv durchtrennt werden können, oder die ersten Speicherchips 205 können mit einer Logikschaltung ausgeführt sein, welche den Chipbetrieb in Reaktion auf ein vorgegebenes Befehlssignal deaktiviert.
  • Wie aus 2 weiter ersichtlich ist, ist ein Harz 115 oder dergleichen über dem Substrat 201 ausgebildet, um die Speichermodulkomponenten vor schädlichen Umgebungseinflüssen physikalisch zu schützen.
  • Das in 2 dargestellte Speichermodul kann beispielsweise in der nachfolgend beschriebenen Weise hergestellt werden. Zuerst werden das gemeinsame Substrat 201, die ersten Speicherchips 205, die leitende Struktur 211 und der Eingabe-/Ausgabeanschluss 203 auf Waferebene unter Anwendung der Waferskala-Technologie ausgebildet. Anschließend wird der Wafer gemäß Designspezifikationen geschnitten bzw. vereinzelt, wobei dieser Verfahrensschritt auch später im Herstellungsprozess ausgeführt werden kann. Einige der ersten Speicherchips 205 werden dann deaktiviert, beispielsweise durch Auftrennen der Hauptleistungsversorgungs-Schmelzsicherungen zu den ersten Speicherchips 205. Die zweiten Speicherchips 207 und 209 werden auf den deaktivierten ersten Speicherchips 205 montiert, so dass die Durchkontaktöffnungen 213 zu den Kontaktstellen der entsprechenden ersten Speicherchips 205 ausgerichtet sind. Die Durchkontaktöffnungen 213 werden mit leitenden Stiften ausgefüllt, um die Kontaktstellen der entsprechenden Speicherchips 205 elektrisch zu kontaktieren. Dann wird die schützende Harzschicht 115 auf die resultierende Struktur aufgebracht.
  • Das Speichermodul des zweiten Ausführungsbeispiels aus 2 umfasst in vorteilhafter Weise die Merkmale der Waferskala-Technologie, während außerdem eine Vielzahl von Speicherfunktionen auf einem einzelnen Chip integriert werden können.
  • 3 zeigt ein drittes erfindungsgemäßes Speichermodul, bei welchem Speicherchips vertikal über einem gemeinsamen Substrat 301 angeordnet sind.
  • Wie aus 3 ersichtlich ist, umfasst das Speichermodul einen ersten Speicherchip 305 auf einer Oberfläche des gemeinsamen Substrats 301 und zweite Speicherchips 307, die vertikal über dem ersten Speicherchip 305 gestapelt sind. Der erste Speicherchip 305 und die zweiten Speicherchips 307 können auf Siliziumwafern unter Nutzung bekannter Halbleiterspeicherchip-Herstellungsprozesse ausgebildet werden. Zudem kann das Substrat 301 durch Schneiden und/oder Vereinzeln eines Wafers erzeugt werden, auf dem der erste Speicherchip 305 bereits ausgebildet ist. Andererseits können die zweiten Speicherchips 307 individuell von einem oder mehreren Wafern geschnitten bzw. vereinzelt werden und dann individuell über dem ersten Speicherchip 305 montiert werden. Die zweiten Speicherchips 307 können angeordnet werden, bevor oder nachdem das Substrat 301 mit dem ersten Speicherchip 305 aus dem Wafer geschnitten bzw. vereinzelt wird. Obwohl nicht dargestellt, können eine oder mehrere Schichten, wie z.B. Isolationsschichten, zwischen dem ersten Speicherchip 305 und den zweiten Speicherchips 307 angeordnet sein.
  • Der erste Speicherchip 305 kann beliebig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Genauso kann jeder der zweiten Speicherchips 307 unabhängig als DRAM oder als SRAM oder als Flash-Speicher ausgeführt sein. Zudem kann der Speichertyp der zweiten Speicherchips 307 vom Speichertyp des ersten Speicherchips 305 verschieden sein. Im dargestellten Ausführungsbeispiel sind der erste Speicherchip 305 als DRAM und die zweiten Speicherchips 307 als SRAMs oder Flash-Speicher oder DRAMs ausgeführt.
  • Ein externer Eingabe-/Ausgabeanschluss 303 ist in einem Randbereich des Substrats 301 angeordnet und elektrisch mit einer leitenden Struktur 309 verbunden, z.B. mit einer Metallspur oder einer Metallleitung. Die leitende Struktur 309 ist auf Waferebene elektrisch mit Kontaktstellen des ersten Speicherchips 305 verbunden und die zweiten Speicherchips 307 sind über Durchkontaktöffnungen 311, die mit leitenden Stiften ausgefüllt sind, welche in den zweiten Speicherchips 307 ausgebildet sind, mit der leitenden Struktur 311 verbunden. Die leitenden Stifte sind beispielsweise aus Aluminium und/oder Kupfer und/oder Platin hergestellt. Die Durchkontaktöffnungen 311 sind zu den Kontaktstellen des ersten Speicherchips 305 ausgerichtet. Die leitenden Stifte in den Durchkontaktöffnungen 311 kontaktieren elektrisch die Kontaktstellen des ersten Speicherchips 305, welche wiederum elektrisch mit der leitenden Struktur 309 verbunden sind. Obwohl nicht dargestellt, kann der gemeinsame Eingabe-/Ausgabeanschluss 303 auch als getrennte Eingabe- und Ausgabeanschlüsse ausgeführt sein.
  • Das in 3 dargestellte Speichermodul kann beispielsweise in der nachfolgend beschriebenen Weise hergestellt werden. Zuerst werden das gemeinsame Substrat 301, der erste Speicherchip 305, die leitende Struktur 309 und der Eingabe-/Ausgabeanschluss 303 auf Waferebene unter Anwendung der Waferskala-Technologie ausgebildet. Anschließend wird der Wafer gemäß Designspezifikationen geschnitten bzw. vereinzelt, wobei dieser Verfahrensschritt auch später im Herstellungsprozess ausgeführt werden kann. Die zweiten Speicherchips 307 werden vertikal über dem ersten Speicherchip 305 gestapelt, so dass die Durchkontaktöffnungen 311 zu den Kontaktstellen des ersten Speicherchips 305 ausgerichtet sind. Die Durchkontaktöffnungen 311 werden mit leitenden Stiften ausgefüllt, um die Kontaktstellen des ersten Speicherchips 305 elektrisch zu kontaktieren. Obwohl nicht dargestellt, kann dann eine schützende Harzschicht auf die resultierende Struktur aufgebracht werden.
  • Das Speichermodul des dritten Ausführungsbeispiels aus 3 umfasst in vorteilhafter Weise die Merkmale der Waferskala-Technologie, während zudem eine Vielzahl von Speicherfunktionen auf einem einzelnen Chip integriert werden können. Zudem kann das dritte Ausführungsbei spiel verglichen mit den Ausführungsbeispielen aus 1 und 2 eine größere Stoßfestigkeit haben und kompakter ausgeführt werden.
  • Die 4 und 5 zeigen jeweils eine Draufsicht auf beispielhafte Chiplayouts für das erste und zweite Ausführungsbeispiel des erfindungsgemäßen Speichermoduls.
  • Im Ausführungsbeispiel aus 4 sind Speicherchips A bis H parallel durch leitende Strukturen mit einem gemeinsamen Eingabe-/Ausgabeanschluss verbunden, der am Rand des Speichermoduls angeordnet ist. Im Ausführungsbeispiel aus 5 sind Speicherchips A bis H parallel durch leitende Strukturen mit einem Eingabeanschluss und mit einem davon getrennten Ausgabeanschluss verbunden, die jeweils am Rand des Speichermoduls angeordnet sind.
  • Die Speichermodule des ersten und zweiten Ausführungsbeispiels können horizontal oder vertikal auf einer Hauptplatine eines elektronischen Bauteils angeordnet werden. Im Falle einer vertikalen Befestigung wird der Modulrand mit dem Eingabe-/Ausgabeanschluss an der Hauptplatine fixiert, während der gegenüberliegende freie Rand z.B. nicht fixiert wird und daher nicht gegen eine Bewegung geschützt ist. Jede Bewegung kann dazu führen, dass im Substrat der Speichermodule Risse auftreten und/oder elektrische Kurzschlüsse oder Unterbrechungen innerhalb der Module verursacht werden. Als Abhilfe ist bei einem Ausführungsbeispiel, wie es in 6A gezeigt ist, vorgesehen, die freien Ränder von Speichermodulen 603 zwischen einer Hauptplatine 601 und einer Führungsschiene 605 zu halten. Die Führungsschiene 605 kann mit einer Mehrzahl von Rillen zum Einführen und Halten der freien Ränder der Speichermodule 603 ausgeführt sein. Wie aus 6B ersichtlich ist, kann gemäß dem dort gezeigten Ausführungsbeispiel eine zusätzliche Abstützung unter Verwendung einer Halterung oder einer Verlängerung an der Hauptplatine 601 vorgesehen sein, um die Führungsschiene 605 an der Hauptplatine 601 zu fixieren. 7 zeigt eine alternative Halterungsausführung, bei der seitliche Ränder von Speichermodulen 705, die an einer Hauptplatine 701 vertikal, d.h. mit zu einer Hauptebene der Hauptplatine 701 senkrechter Modulebene, fixiert sind, an einer anliegenden Isolationshalterung 703 angebracht sind.

Claims (11)

  1. Speichermodul mit – einem Substrat mit einem gemeinsamen Substratkörper (101, 201), einer Mehrzahl von ersten Speicherchips (105, 205), welche über einer Oberfläche des gemeinsamen Substratkörpers angeordnet sind, einer leitenden Struktur (111, 211), welche wenigstens zwei der ersten Speicherchips elektrisch verbindet, und einem externen Anschluss (103, 203), welcher elektrisch mit der leitenden Struktur verbunden ist, gekennzeichnet durch – wenigstens einen zweiten Speicherchip (107, 109, 207, 209), welcher über einem zugeordneten ersten Speicherchip (105, 205) montiert und elektrisch mit der leitenden Struktur (111, 211) verbunden ist, – wobei ein erster Speicherchip, welcher unter einem zweiten Speicherchip angeordnet ist, deaktiviert ist.
  2. Speichermodul nach Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine zweite Speicherchip (107, 109) durch Verdrahtung (113) zwischen einer jeweiligen Kontaktstelle des zweiten Speicherchips (107, 109) und der leitenden Struktur (111) elektrisch mit der leitenden Struktur verbunden ist.
  3. Speichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein jeweiliger erster Speicherchip (105), der unter einem zweiten Speicherchip (107, 109) angeordnet ist, durch ein Auftrennen der elektrischen Verbindung zur leitenden Struktur (111) deaktiviert ist.
  4. Speichermodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass wenigstens ein Teil der ersten Speicherchips (205) jeweils eine Kontaktstelle umfasst, welche elektrisch mit der leitenden Struktur (211) verbunden ist, und ein zugeordneter zweiter Speicherchip (207, 209) eine Durchkontaktöffnung (213) umfasst, welche zur Kontaktstelle des entsprechenden ersten Speicherchips (205) ausgerichtet ist und einen leitenden Stift umfasst, der die Kontaktstelle des entsprechenden ersten Speicherchips (205) elektrisch kontaktiert.
  5. Speichermodul nach Anspruch 4, dadurch gekennzeichnet, dass ein jeweiliger erster Speicherchip (205), der unter einem zweiten Speicherchip (207, 209) angeordnet ist, durch ein Auftrennen einer Leistungsversorgungs-Schmelzsicherung deaktiviert ist.
  6. Speichermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der gemeinsame Substratkörper (101, 201) ein Teil eines Siliziumwafers ist.
  7. Speichermodul mit – einem Substrat (301), – einem ersten Speicherchip (305), welcher über einer Oberfläche des Substrats angeordnet ist, – einer leitenden Struktur (309), welche elektrisch mit Kontaktstellen des ersten Speicherchips (305) verbunden ist, und – einem externen Anschluss (303), welcher elektrisch mit der leitenden Struktur (309) verbunden ist, gekennzeichnet durch – eine gestapelte Mehrzahl von zweiten Speicherchips (307), welche über dem ersten Speicherchip (305) montiert sind und eine oder mehrere Durchkontaktöffnungen (309) aufweisen, welche jeweils zu einer Kontaktstelle des ersten Speicherchips (305) ausgerichtet sind, und – leitende Stifte (311), welche in der oder den Durchkontaktöffnungen (309) der gestapelten zweiten Speicherchips (307) angeordnet sind und jeweils eine entsprechende Kontaktstelle des ersten Speicherchips (305) elektrisch kontaktieren.
  8. Speichermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der jeweilige erste Speicherchip (105, 205, 305) ein DRAM oder SRAM oder Flash-Speicher ist.
  9. Speichermodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der jeweilige zweite Speicherchip (107, 109, 207, 209, 307) unabhängig vom Speichertyp des oder der ersten Speicherchips und/oder anderer zweiter Speicherchips ein DRAM oder SRAM oder Flash-Speicher ist.
  10. Speichermodul nach Anspruch 9, dadurch gekennzeichnet, dass der Speichertyp von jedem zweiten Speicherchip (107, 109, 207, 209) verschieden vom Speichertyp des oder der ersten Speicherchips (105, 205) ist.
  11. Speichermodul nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, dass der jeweilige leitende Stift aus Aluminium und/oder Kupfer und/oder Platin besteht.
DE102004042042A 2003-08-27 2004-08-25 Speichermodul mit mehreren Speicherchips Ceased DE102004042042A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030059637A KR100621617B1 (ko) 2003-08-27 2003-08-27 메모리 모듈 구조
KR2003/59637 2003-08-27

Publications (1)

Publication Number Publication Date
DE102004042042A1 true DE102004042042A1 (de) 2005-03-31

Family

ID=34214723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004042042A Ceased DE102004042042A1 (de) 2003-08-27 2004-08-25 Speichermodul mit mehreren Speicherchips

Country Status (3)

Country Link
US (1) US7138721B2 (de)
KR (1) KR100621617B1 (de)
DE (1) DE102004042042A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100121994A1 (en) * 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US8174876B2 (en) * 2009-06-19 2012-05-08 Hynix Semiconductor Inc. Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
KR20210046913A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 시스템-인-패키지 모듈
US11621257B2 (en) * 2020-02-03 2023-04-04 Micron Technology, Inc. Wafer-scale memory techniques

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250662A (ja) 1990-02-28 1991-11-08 Fujitsu Ltd メモリモジュール
US5473192A (en) * 1993-05-04 1995-12-05 Motorola, Inc. Unitary silicon die module
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
JPH09147545A (ja) 1995-09-19 1997-06-06 Ricoh Co Ltd メモリカードおよび情報処理装置
KR100579002B1 (ko) 1998-12-18 2006-08-23 삼성전자주식회사 웨이퍼 상태에서의 멀티 칩 스케일 패키지 제조방법
KR20000073566A (ko) 1999-05-12 2000-12-05 윤종용 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법
JP4245754B2 (ja) * 1999-11-02 2009-04-02 パナソニック株式会社 半導体装置
KR100576902B1 (ko) 2000-10-02 2006-05-03 마츠시타 덴끼 산교 가부시키가이샤 카드형 기록 매체 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050023167A (ko) 2005-03-09
KR100621617B1 (ko) 2006-09-13
US7138721B2 (en) 2006-11-21
US20050047248A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
DE19520700B4 (de) Halbleiterbausteinanordnung
DE60208579T2 (de) Mehrchip-verbindungssystem
DE10258722A1 (de) Integrierter Schaltkreis, Halbleiterbauelement, Halbleiterbauelementpackung und Datenverarbeitungssystem
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE4239598A1 (de)
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE102008048845A1 (de) Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE102004042042A1 (de) Speichermodul mit mehreren Speicherchips
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE102007014198B4 (de) Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE102021101010A1 (de) Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102004041961B3 (de) Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
DE10030144A1 (de) Halbleitervorrichtung und zugehörige Einbaustruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R016 Response to examination communication
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20150305