KR20000073566A - 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법 - Google Patents

Abstract

본 발명은 대용량 및 고속도인 반도체 집적회로 칩 어레이가 하나의 반도체 웨이퍼 상에 형성될 수 있는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법을 제공하기 위한 것이다. 이를 위해 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법은 다음과 같다. 먼저, 제 1 단계에서는 복수개의 반도체 집적회로 칩으로 이루어진 모듈 회로를 설계하고, 제 2 단계에서는 상기 모듈 회로를 하나의 웨이퍼 상에 패턴 형성한다. 그리고, 제 3 단계에서는 상기 웨이퍼에 모듈용 커넥터를 형성하다.

Description

집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법 {Method for forming monolithic wafer module in the form of array of integrated circuit chips}

본 발명은 반도체 집적회로 칩에 관한 것으로, 보다 상세하게는 반도체 집적회로 칩 어레이가 반도체 웨이퍼 상에 형성될 수 있는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법에 관한 것이다.

현재, 집적회로 기술이 발전함에 따라 컴퓨터 및 이와 관련된 반도체 소자의 기술도 발전되고 있다. 이와 같은 반도체 소자의 제조에 있어서는 하나의 웨이퍼 상에 복수개의 반도체 소자를 패턴 형성하게 된다.

일반적으로 저장소자와 같은 반도체 소자의 제조에 있어서는 먼저 반도체 웨이퍼가 형성되게 되고, 이 웨이퍼 상에 복수개의 회로 패턴이 형성되어 집적회로 칩이 형성되게 된다. 이후, 웨이퍼 상의 각각의 집적회로 칩이 다이싱(dicing)에 의해 분리되고, 본딩 작업에 의해 리드 프레임이 형성된 후 패키징 작업에 의해 반도체 집적회로 칩이 제조되게 된다.

도 1a는 일반적인 반도체 웨이퍼에서의 집적회로 칩 공정 후 웨이퍼 상의 집적회로 칩들을 나타낸 도면이다. 여기서, 도면 중 참조부호 11은 반도체 웨이퍼이고, 13은 반도체 집적회로 칩이다. 도 1b는 도 1a에 도시된 집적회로 칩에 대해 다이 소잉(die sawing) 공정 후의 집적회로 칩을 나타낸 도면이다.

도 1c는 도 1b에 도시된 집적회로 칩에 리드 프레임(lead frame)의 본딩 작업이 수행된 후 패키징(packaging)이 수행된 상태의 반도체 집적회로 칩을 나타낸 도면이다. 여기서, 도면 중 참조부호 15는 리드 프레임이고, 16은 반도체 패키지이다.

도 1d는 도 1c에 도시된 반도체 칩이 PCB(printed circuit board) 기판 상에 칩 마운트된 상태를 나타낸 도면이다. 여기서, 도면 중 참조부호 17은 인쇄회로기판(PCB; printed circuit board)이고, 18은 커넥터이다. 이와 같이, 각각의 반도체 집적회로 칩이 복수개의 연결, 즉 모듈형태로 연결되는 경우에는 각각의 집적회로 칩이 리드 프레임과 패키징이 형성되어 있어 집적회로 칩이 커다란 공간을 차지함으로써 반도체 집적회로의 모듈회로가 커지게 되는 문제점이 있었다.

예를 들면, 일반적인 메모리 분야나 LSI(large scale integration) 제품군들의 제조에 있어서도 상기한 바와 같이 하나의 반도체 웨이퍼에는 복수개의 회로 패턴이 형성되어 집적회로 칩이 형성되고, 이후 웨이퍼 상의 각각의 집적회로 칩이 다이싱(dicing)에 의해 분리되게 된다. 다음에, 본딩 작업에 의해 리드 프레임이 형성된 후 패키징 작업에 의해 LSI 제품이 제조되게 된다. 따라서, 상기 LSI 제품이 모듈화되는 경우에는 LSI 전용 PCB 기판에 장착됨으로써 하나의 기능을 갖는 모듈 회로가 형성되게 된다.

그러나, 반도체 집적회로 칩의 용량이 대용량으로 발전하고, 집적회로 칩의 속도가 초고속으로 발전되고 있다. 이와 동시에, 집적회로 칩의 크기에 있어서는 더욱 작은 크기가 요구되고 있고, 또한 더욱 많은 집적회로 칩이 탑재된 PCB 기판도 요구되고 있어 하나의 집적회로 칩 내에는 다양한 기능과 대용량의 기능을 실행시키려는 추세에 있다. 따라서, 반도체 집적회로 칩에 있어서는 대용량 및 고속의 기능이 요구되고 있고, 칩의 크기에 있어서는 더욱 작은 크기를 필요로 하고 있으며, 이와 동시에 작은 크기의 모듈 회로도 필요로 하고 있다.

이에 본 발명은 상기한 사정을 고려하여 이루어진 것으로, 대용량 및 고속도인 반도체 집적회로 칩 어레이가 하나의 반도체 웨이퍼 상에 형성될 수 있는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법을 제공하고자 함에 그 목적이 있다.

도 1a는 일반적인 반도체 웨이퍼에서의 집적회로 칩 공정 후 웨이퍼 상의 집적회로 칩을 나타낸 도면,

도 1b는 도 1a에 도시된 집적회로 칩에 대해 다이 소잉(die sawing) 공정 후의 집적회로 칩을 나타낸 도면,

도 1c는 도 1b에 도시된 집적회로 칩에 리드 프레임(lead frame)의 본딩 작업이 수행된 후 패키징(packaging)이 수행된 상태의 반도체 집적회로 칩을 나타낸 도면,

도 1d는 도 1c에 도시된 반도체 칩이 PCB(printed circuit board) 기판 상에 칩 마운트된 상태를 나타낸 도면,

도 2a는 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 상에 형성된 모듈을 나타낸 도면,

도 2b는 도 1a에 도시된 웨이퍼에 모듈용 커넥터를 장착시킨 도면,

도 3은 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법의 동작흐름을 도시한 동작흐름도이다.

*도면의 주요 부분에 대한 부호의 설명*

11,31: 웨이퍼 13,33: 반도체 집적회로 칩

15: 리드 프레임 16: 반도체 패키지

17: 인쇄회로기판(PCB; printed circuit board)

18,35: 모듈용 커넥터

상기한 목적을 달성하기 위한 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법은 다음과 같다. 먼저, 제 1 단계에서는 복수개의 반도체 집적회로 칩으로 이루어진 모듈 회로를 설계하고, 제 2 단계에서는 상기 모듈 회로를 하나의 웨이퍼 상에 패턴 형성한다. 그리고, 제 3 단계에서는 상기 웨이퍼에 모듈용 커넥터를 형성한다.

상기와 같이 구성된 본 발명은, 대용량 및 고속도인 반도체 집적회로 칩 어레이가 반도체 웨이퍼 상에 형성됨으로써 반도체 집적회로의 크기가 작아지고, 메모리 분야나 LSI 제품군들이 1개의 웨이퍼 상에 모듈 형태로 형성 가능하게 됨으로써 대용량 및 고속의 회로로서 동작될 수 있게 된다.

이하, 도면을 참조하여 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법에 대해 상세히 설명한다.

도 2a는 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 상에 형성된 모듈을 나타낸 도면으로, 상기 웨이퍼 상에는 집적회로 칩이 모듈 패턴형태로 형성되어 있다. 여기서, 도면 중 참조부호 31은 반도체 웨이퍼이고, 33은 집적회로 칩이고 이들 칩(33)은 어레이 형태로 형성되어 있다. 각각의 집적회로 칩(33)은 어레이와 같은 격자(grid)로 연결되어 구성되게 된다.

이와 같이 어레이 형태로 구성된 반도체 집적회로 칩은 메모리, 인터페이스, 프로세서 등으로의 구성 가능하고, 각 집적회로 칩은 일반적인 칩의 어떠한 기능도 수행 가능하다. 또한, 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈은 일반적인 반도체 제조 기술에 의해 제조될 수 있다.

한편, 상기와 같이 구성된 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈은 기능적으로 정상적으로 연결되었는지가 일반적인 테스트 단계를 통해 테스트되도록 되어 되고, 이러한 과정은 통해 소정 집적회로 칩의 결함을 검출할 수 있다. 따라서, 단일 웨이퍼 모듈내에서의 기능적 및 비기능적인 칩의 검출이 가능하게 되고, 본 실시예에서의 웨이퍼내의 모듈은 도 1a에 도시된 바와 같이 12×12 어레이에 대해 검출이 수행되게 된다.

일반적인 반도체 제조 공정에 있어서는 도 1a에 도시된 집적회로 칩에 대해 다이싱 패턴(dicing pattern)이 수행되고, 본딩 작업에 의해 리드 프레임이 집적회로 칩에 설치된 후 패키징 작업이 수행되게 된다. 그러나, 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈에 있어서는 각 집적회로 칩이 회로설계시 상호 연결되도록 회로설계를 수행한 후 반도체 제조공정을 통해 모듈 패턴이 형성되게 된다.

이후, 모듈 패턴이 형성된 반도체 집적회로 칩의 소정 위치, 예를 들면 하단 부분에 모듈용 커넥터가 형성되고, 이 전극에 의해 반도체 집적회로 칩이 형성된 반도체 웨이퍼가 PCB 기판과 장착되고, 또한 회로적으로 연결될 수 있게 되어 있다. 이와 같이, 단일 웨이퍼상에 소정 모듈 형태의 집적회로 칩, 예를 들면 기억소자와 같은 칩이 어레이 형태로 형성되게 되면, 그 기억소자의 용량이 상당히 대용량이고 크기도 상당히 감소될 수 있다.

즉, 64M DRAM의 경우에 있어서 웨이퍼 1장에는 300개의 64M DRAM이 설계 가능하게 되어 있어 웨이퍼 1장의 용량은 64M DRAM × 300 개 = 19200M DRAM = 19.2 G DRAM이다. 따라서, 1장의 웨이퍼에는 대용량의 기억용량이 형성 가능하고, 소모전력도 저전력이며, 이와 동시에 동작속도도 고속인 기억소자의 구현이 가능하게 된다.

도 3은 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법의 동작흐름을 도시한 동작흐름도이다. 먼저, 단계 S1에서는 복수개의 반도체 집적회로 칩으로 이루어진 모듈 회로를 설계하고, 단계 S2에서는 상기 모듈 회로를 하나의 웨이퍼 상에 패턴 형성한다. 그리고, 단계 S3에서는 상기 웨이퍼에 모듈용 커넥터를 형성하다.

한편, 본 발명은 상기한 특정 실시예에 한정되는 것이 아니라 본원의 요지와 범주를 벗어나지 않는 범위내에서 여러 가지로 변형 및 수정하여 실시할 수 있는 것이다.

상기한 본 발명에 따른 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법에 의하면, 대용량 및 고속도인 반도체 집적회로 칩 어레이가 하나의 반도체 웨이퍼 상에 형성됨으로써 반도체 집적회로의 크기가 작아질 수 있다.

그리고, 메모리 분야나 LSI(large scale integration) 제품군들도 하나의 웨이퍼 상에 모듈 형태로 형성 가능하게 됨으로써 대용량 및 고속의 회로로서 동작될 수 있다.

Claims (3)

1. 복수개의 반도체 집적회로 칩으로 이루어진 모듈 회로로 설계하는 단계와,

   상기 모듈 회로를 하나의 웨이퍼 상에 패턴 형성하는 단계 및,

   상기 웨이퍼에 모듈용 커넥터를 형성하는 단계로 이루어진 것을 특징으로 하는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법.
2. 제 1 항에 있어서,

   상기 복수개의 반도체 집적회로 칩은 각각 동일한 기능을 하는 반도체 집적회로 칩인 것을 특징으로 하는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법.
3. 제 1 항에 있어서,

   상기 복수개의 반도체 집적회로 칩은 각각 다른 기능을 하는 반도체 집적회로 칩인 것을 특징으로 하는 집적회로 칩 어레이 형태의 단일 웨이퍼 모듈 형성방법.