DE102007014198B4 - Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils - Google Patents

Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils Download PDF

Info

Publication number
DE102007014198B4
DE102007014198B4 DE102007014198A DE102007014198A DE102007014198B4 DE 102007014198 B4 DE102007014198 B4 DE 102007014198B4 DE 102007014198 A DE102007014198 A DE 102007014198A DE 102007014198 A DE102007014198 A DE 102007014198A DE 102007014198 B4 DE102007014198 B4 DE 102007014198B4
Authority
DE
Germany
Prior art keywords
carrier substrate
opening
wiring level
insulating layer
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007014198A
Other languages
English (en)
Other versions
DE102007014198A1 (de
Inventor
Minka Gospodinova-Daltcheva
Hayri Burak Gökgöz
Ingo Wennemuth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007014198A priority Critical patent/DE102007014198B4/de
Priority to US12/054,126 priority patent/US8143714B2/en
Publication of DE102007014198A1 publication Critical patent/DE102007014198A1/de
Application granted granted Critical
Publication of DE102007014198B4 publication Critical patent/DE102007014198B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Abstract

Integriertes Bauteil umfassend: – ein Trägersubstrat (10); – eine integrierte Schaltung (50), wobei die integrierte Schaltung (50) unterhalb einer unteren Außenfläche des Trägersubstrats (10) angeordnet ist; – eine Verdrahtungsebene (30) oberhalb des Trägersubstrats (10), wobei die Verdrahtungsebene (30) eine erste Leiterbahn (31) aus einem ersten leitfähigen Material und eine zweite Leiterbahn (32) aus dem ersten leitfähigen Material aufweist, wobei die Verdrahtungsebene (30) auf einer oberen Außenfläche des Trägersubstrats (10) angeordnet ist; – eine isolierende Schicht (20) oberhalb der Verdrahtungsebene (30), wobei die isolierende Schicht (20) eine erste Öffnung (21) in einem Bereich der ersten Leiterbahn (31) der Verdrahtungsebene (30) und eine zweite Öffnung (22) in einem Bereich der zweiten Leiterbahn (32) der Verdrahtungsebene (30) aufweist; – eine Kontaktbrücke (40) aus einem zweiten leitfähigen Material, wobei die Kontaktbrücke (40) in einem Bereich der ersten Öffnung (21) mit der ersten Leiterbahn (31) verbunden ist und in einem...

Description

  • Die vorliegende Erfindung betrifft ein integriertes Bauteil, sowie ein Verfahren zur Herstellung eines integrierten Bauteils.
  • Integrierte Bauteile, wie z. B. Mikroprozessoren, Speicherbausteine, Logikbausteine oder sonstige analoge bzw. digitale Schaltungen, werden heutzutage, oft in Form eines Halbleiterchips in einem Gehäuse, in großen Mengen serienmäßig hergestellt. Der Chip, umfassend beispielsweise ein Halbleitersubstrat aus Silizium, weist dabei die eigentliche funktionale Schaltung auf, die durch eine Kombination von Lithographie- und Strukturierungsverfahren in dem Chip realisiert wurde. Das Gehäuse bietet ferner Möglichkeiten zum elektrischen und/oder optischen Kontaktieren der integrierten Schaltung, weitere funktionale Elemente, wie z. B. bei System in Package, und/oder eine Versiegelung der integrierten Schaltung gegenüber Feuchtigkeit oder anderen Umwelteinflüssen. Als Herstellungsprozesse für die integrierte Schaltung dienen in der Regel hochentwickelte Prozesse, wie beispielsweise der CMOS-Prozess.
  • Vor Allem bei hochintegrierten digitalen Schaltungen, wie Mikroprozessoren und Datenspeichern, ist die Miniaturisierung der Strukturgrößen Gegenstand intensiver industrieller und wissenschaftlicher Forschung und Entwicklung. Durch die Miniaturisierung der Strukturgrößen können mehr funktionale Einheiten in der integrierten Schaltung untergebracht werden, was die Gesamtleistung des integrierten Bauteils wesentlich erhöht. So ist beispielsweise die Speicherkapazität, d. h. die Anzahl der vorhandenen Speicherzellen, eine kritische Größe für einen modernen Speicherbaustein. Ferner spielen auch der Stromverbrauch und die Geschwindigkeit eine wesentliche Rolle bei der Miniaturisierung der Strukturgrößen.
  • Elektronische Bauteile und Schaltungen weisen in der Regel eine maximal zulässige Betriebsspannung oder Signalspannung auf. Wird diese maximale Spannung, beispielsweise durch eine elektrostatische Entladung, auch nur kurzfristig überschritten, können Teile der Schaltung oder auch die gesamte Schaltung selbst zerstört werden. In diesem Zusammenhang spricht man auch von ESD-Schutzmaßnahmen (electro-static discharge), um integrierte Bauteile vor derartigen Entladungen zu schützen. Neben den üblichen Maßnahmen während der Herstellung, des Vertriebs, und während der Verarbeitung der integrierten Bauteile, finden auch direkte ESD-Schutzmaßnahmen in der integrierten Schaltung oder in dem integrierten Bauteil Anwendung. Hierzu gehört beispielsweise auch das Kurzschließen von zusammengehörenden Anschlüssen der integrierten Schaltung durch Gehäuseteile, beispielsweise Leiterbahnen eines Trägersubstrats. Da bei zunehmender Integration und Miniaturisierung der Strukturgrößen auch die effektiven Widerstände der Leiterbahnen auf der integrierten Schaltung steigen, kann ein Entladungsstrom zu entsprechend höheren internen Spannungen führen. Ein entsprechender Kurzschluss, beispielsweise zweier Versorgungsspannungsleitungen, die auf dem selben Zielpotenzial gehalten werden sollen, kann derartige hohe interne Spannung vermeiden.
  • Das Kurzschließen von Anschlüssen einer integrierten Schaltung kann daher, wie bereits bekannt, über zusätzliche Leiterbahnen in dem Trägersubstrat erfolgen. Hierfür sind jedoch wenigstens zwei voneinander unabhängige Verdrahtungsebenen in dem Trägersubstrat notwendig. Diese Notwendigkeit ist dadurch gegeben, dass der Kurzschluss kreuzungsfrei mit anderen Signalleitungen einer ersten Verdrahtungsebene durch eine Leiterbahn einer zweiten Verdrahtungsebene erfolgen muss. Das Vorsehen mehrerer Verdrahtungsebenen in einem Trägersubstrat führt jedoch zu einer aufwändigeren Herstellung des integrierten Bauteils. Die mit der aufwändigen Herstellung verbundenen hohen Kosten können jedoch in gewissen Anwendungen, wie beispielsweise einem sog. Commodity Speicherbausteins mit einem standardisierten FBGA BOC Lotkugelanschluss, nicht toleriert werden. Commodity Speicherbausteine finden in der Regel als Massenprodukt Anwendung in Konsumgütern.
  • Die DE 10 2005 006 995 A1 beschreibt ein Halbleiterbauteil mit Kunststoffgehäuse und Außenanschlüssen. Das Kunststoffgehäuse weist eine Gehäuseaußenkontur aus Kunststoffaußenflächen mit einer Oberseite, einer Unterseite, die der Oberseite gegenüberliegt, und Randseiten auf. Auf der Unterseite sind mehrere Außenkontaktflächen und auf der Oberseite sind obere Außenkontaktflächen angeordnet. Darüber weist das Kunststoffgehäuse äußere Leiterbahnen entlang der Gehäuseaußenkontur auf, über welche die unteren und oberen Außenkontaktflächen elektrisch in Verbindung stehen. Dazu weisen die äußeren Leiterbahnen mindestens eine strahlgedruckte erste Leiterbahnlage aus elektrisch leitendem Material auf. Solche strahlgedruckte Leiterbahnlagen können auch auf aktive Oberseiten von Halbleiterchips zum Überbrücken von darunterliegenden Leiterbahnlagen aufgebracht werden.
  • Die US 2004/0155322 A1 beschreibt ein Hableiterbauteil mit einem Substrat, auf dem ein Halbleiterchip angeordnet ist. Das Substrat umfasst eine Mehrzahl von Substratanschlüssen. Der Halbleiterchip umfasst eine Mehrzahl von Chipanschlüssen auf einer aktiven Oberfläche. Der Halbleiterchip ist von einer oder mehreren Dichtschichten umgeben. Leiterstrukturen sind über den Dichtschichten angeordnet, um die Chipanschlüsse mit den Substratanschlüssen zu verbinden. Der Chip und die Leiterstrukturen können eingekapselt werden. Das Substrat kann auch mit externen Anschlussstrukturen, etwa Lötperlen, versehen sein.
  • Die DE 10 2005 001 590 A1 beschreibt ein BOC-Package mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüberliegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken. Das Substrat besteht aus einem Substrat-Kern, der beidseitig mit Kupferlagen versehen ist, auf denen sich jeweils mindestens eine weitere Aufbauebene mit jeweils einer weiteren Kupferlage/Verdrahtungsebene befindet. Die Aufbauebenen ist durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert, dass die Kupferlage auf dem Substratkern und im späteren Bondbereich für das Wirebonden direkt zugänglich ist.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes und im Wesentlichen kostengünstigeres integriertes Bauteil mit Maßnahmen zum Schutz vor elektrostatischen Entladungen bereit zu stellen. Der vorliegenden Erfindung liegt ferner die Aufgabe zugrunde, ein Verfahren zur Herstellung eines verbesserten und kostengünstigeren integrierten Bauteils bereitzustellen.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch das integrierte Bauteil gemäß Anspruch 1 und durch das Verfahren gemäß Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß eines ersten Aspekts der vorliegenden Erfindung umfasst ein integriertes Bauteil ein Trägersubstrat, eine integrierte Schaltung, wobei die integrierte Schaltung unterhalb einer unteren Außenfläche des Trägersubstrats angeordnet ist, eine Verdrahtungsebene oberhalb des Trägersubstrats, wobei die Verdrahtungsebene eine erste Leiterbahn und eine zweite Leiterbahn aus einem ersten leitfähigen Material aufweist, wobei die Verdrahtungsebene auf einer oberen Außenfläche des Trägersubstrats angeordnet ist, eine isolierende Schicht oberhalb der Verdrahtungsebene, wobei die isolierende Schicht eine erste Öffnung in einem Bereich der ersten Leiterbahn der Verdrahtungsebene und eine zweite Öffnung in einem Bereich der zweiten Leiterbahn der Verdrahtungsebene aufweist und eine Kontaktbrücke aus einem zweiten leitfähigen Material, wobei die Kontaktbrücke in einem Bereich der ersten Öffnung mit der ersten Leiterbahn verbunden ist und in einem Bereich der zweiten Öffnung mit der zweiten Leiterbahn verbunden ist.
  • Gemäß eines zweiten Aspekts der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines integrierten Bauteils die folgenden Schritte: Bereitstellen eines Trägersubstrats; Bereitstellen einer Verdrahtungsebene auf einer oberen Außenfläche des Trägersubstrats, wobei die Verdrahtungsebene eine erste Leiterbahn und eine zweite Leiterbahn aus einem ersten leitfähigen Material aufweist; Bereitstellen einer isolierenden Schicht oberhalb der Verdrahtungsebene, wobei die isolierende Schicht eine erste Öffnung in einem Bereich der ersten Leiterbahn der Verdrahtungsebene und eine zweite Öffnung in einem Bereich der zweiten Leiterbahn der Verdrahtungsebene aufweist; Bereitstellen einer Kontaktbrücke aus einem zweiten leitfähigen Material, wobei durch die Kontaktbrücke in einem Bereich der ersten Öffnung die erste Leiterbahn mit der zweiten Leiterbahn in einem Bereich der zweiten Öffnung verbunden wird; und Bereitstellen und Anbringen einer integrierten Schaltung, wobei das Anbringen nach dem Bereitstellen der Verdrahtungsebene, dem Bereitstellen der isolierenden Schicht oder dem Bereitstellen der Kontaktbrücke erfolgt, wobei die integrierte Schaltung unterhalb einer unteren Außenfläche des Trägersubstrats angeordnet wird.
  • Durch das Vorsehen einer Verdrahtungsebene mit Leiterbahnen aus einem ersten leitfähigen Material und einer Kontaktbrücke aus einem zweiten leitfähigen Material, kann die Kontaktbrücke wesentlich günstiger in einem integrierten Bauteil bereitgestellt werden. Eine zweite aufwändige Verdrahtungsebene auf dem Trägersubstrat wird unnötig, wobei eine Kontaktbrücke eine elektrische Verbindung von zwei oder mehreren Leiterbahnen der Verdrahtungsebene, beispielsweise zur Realisierung von ESD-Schutzmaßnahmen, ermöglicht. Versorgungsleitungen auf einem Chip können einen hohen Widerstand aufweisen, insbesondere bei zunehmender Verkleinerung der Strukturgrößen. Dieser Widerstand kann 1 Ohm überschreiten, wobei ein effektiver Widerstand viel kleiner als 1 Ohm gehalten werden soll. Die Kontaktbrücke kann einen Kurzschlussbereitstellen, der den effektiven Widerstand auf weit unterhalb 1 Ohm absenkt (<< 1 Ω). Das erfindungsgemäße Bauteil bzw. Verfahren soll jedoch nicht auf Bauteile mit nur einer Verdrahtungsebene beschränkt sein, da das Vorsehen der Kontaktbrücke generell eine weitere Verdrahtungsebene einspart, auch wenn z. B. bereits zwei, drei, vier oder mehr Verdrahtungsebenen vorgesehen sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann das Trägersubstrat aus einem ersten isolierendem Material bestehen und die isolierende Schicht aus einem zweiten isolierendem Material bestehen.
  • In vorteilhafter Weise kann das zweite leitfähige Material einen leitfähigen Klebstoff, vorzugsweise Leitsilber, aufweisen. Ein derartiges Material kann kostengünstig und einfach aufgebracht werden. Beispielsweise durch ein Druckverfahren, wie z. B. ein Drucken mit einer Dickfilmmaske. Ferner kann das erste leitfähige Material hochleitfähige Materialien wie Kupfer, Zinn, Bismut, oder Aluminium aufweisen und stellt daher eine optimale elektronische Ankontaktierung zur Verfügung.
  • Vorzugsweise kann die isolierende Schicht eine Lötstopppaste oder Flüssigkeit aufweisen. Diese Lötstopppaste, als Paste oder Flüssigkeit, kann einfach und kostengünstig bereitgestellt werden, beispielsweise durch ein Druckverfahren, wie z. B. ein Drucken mit einer Dickfilmmaske. Die isolierende Schicht kann daher in einem festen, pastösen oder flüssigen Zustand vorliegen. Ferner kann daher die isolierende Schicht einerseits das zuverlässige Auflöten des integrierten Bauteils auf eine gedruckte Schaltung ermöglichen, dies im Sinne der Lötstopppaste, und andererseits die elektrische Isolierung von der Kontaktbrücke zu den Leiterbahnen der Verdrahtungsebene bereitstellen. Dies vereinfacht nicht nur wesentlich die Herstellung des integrierten Bauteils, sondern führt auch zu einer verringerten Bauteilhöhe. Das integrierte Bauteil
  • Im Folgenden wird die Erfindung mit Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
  • 1A und 1A eine schematische Seitenansicht eines integrierten Bauteils gemäß einer ersten und zweiten Ausführungsform der vorliegenden Erfindung;
  • 2A bis 2C eine schematische Draufsicht eines integrierten Bauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung;
  • 3A bis 3D eine schematische Draufsicht eines integrierten Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung
    und
  • 4 eine schematische Schaltung eines integrierten Bauteils gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 1A zeigt eine schematische Seitenansicht eines integrierten Bauteils gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Eine integrierte Schaltung 50 ist dabei oberhalb eines Trägersubstrats 10 angeordnet. Ferner ist eine Verdrahtungsebene 30 mit einer ersten Leiterbahn 31 und einer zweiten Leiterbahn 32 oberhalb des Trägersubstrats 10 angeordnet. Eine isolierende Schicht 20 ist oberhalb der Verdrahtungsebene 30 und oberhalb des Trägersubstrats 10 angeordnet. Die isolierende Schicht 20 weist eine erste Öffnung 21 in einem Bereich der ersten Leiterbahn 31 und eine zweite Öffnung 22 in einem Bereich der zweiten Leiterbahn 32 auf. Eine Kontaktbrücke 40 kontaktiert die erste Leiterbahn 31 in einem Bereich der ersten Öffnung 21 und die zweite Leiterbahn 32 in einem Bereich der zweiten Öffnung 22 der isolierenden Schicht 20.
  • Die integrierte Schaltung 50 kann beispielsweise ein Halbleitersubstrat aufweisen, indem durch eine Reihe von Lithographie- und Strukturierungs-Techniken elektronische und/oder optische funktionale Einheiten realisiert wurden. Dabei umfassen funktionale Einheiten beispielsweise Transistoren, Widerstände, Kondensatoren, Dioden, Lichtemitter, Lichtsensoren, Leiterbahnen und/oder andere funktionale Einheiten wie aus der Halbleitertechnologie bekannt. Die integrierte Schaltung 50 kann ferner beispielsweise einen hochintegrierten elektronischen Datenspeicher umfassen, wie beispielsweise eine DRAM-, PC-RAM-, CB-RAM-, Flash-RAM- oder eine MRAM-Einheit.
  • Das Trägersubstrat 10 kann einen isolierenden Kunststoff umfassen, wie beispielsweise ein Epoxydharz. Oberhalb des Trägersubstrats 10 ist die Verdrahtungsebene 30 angeordnet, die Verdrahtungsebene 39 kann beispielsweise durch ein Aufbringen und eine Strukturierung eines Metallfilms realisiert werden. Dies kann beispielsweise im Sinne einer gedruckten Schaltung aus einer Kupferschicht erfolgen. Auf die Verdrahtungsebene 30 wird die isolierende Schicht 20 aufgebracht.
  • Die isolierende Schicht 20 weist die Öffnungen 21, 22 auf, um einen elektrischen Kontakt zu den Leiterbahnen 31 und 32 der Verdrahtungsebene 30 zu ermöglichen. Die isolierende Schicht 20 kann ferner weitere Öffnungen aufweisen um weiteren Kontakt zu den Leiterbahnen 31, 32 oder anderen Leiterbahnen zu ermöglichen. Die isolierende Schicht 20 kann ferner eine Lötstopppaste umfassen, die das Benetzen eines Metalllots der Leiterbahnen der Verdrahtungsebene 30 außerhalb der Öffnungen verhindert. Eine derartige Lötstopppaste kann dabei ein isolierendes Granulat wie beispielsweise Aluminiumoxid oder Siliziumoxid aufweisen. Gemäß einer Ausführungsform der vorliegenden Erfindung kann die isolierende Schicht 20 in Form einer Lötstopppaste, einfach aufgedruckt werden. Dies kann durch ein Siebdruckverfahren, oder durch ein selektives Aufspritzen durch ein oder mehrere Düsen erfolgen.
  • Oberhalb der isolierenden Schicht 20 wird die Kontaktbrücke 40 aufgebracht, die die erste Leiterbahn 31 mit der zweiten Leiterbahn 32 verbindet. Damit kann eine niederohmige Verbindung zur Ableitung von Strömen bereitgestellt werden und wirksam das Auftreten schädlicher Spannung in der integrierten Schaltung 50 verhindert werden. Die Kontaktbrücke 40 aus einem zweiten leitfähigen Material kann dabei einen leitfähigen Klebstoff aufweisen, wie beispielsweise Leitsilber. Der leitfähige Klebstoff kann als pastöses Medium ebenfalls einfach und kostengünstig aufgebracht werden, beispielsweise durch ein Druckverfahren. Die Verwendung von Leitsilber verhindert ferner ein Verlaufen oder Aufschmelzen der Kontaktbrücke 40 bei darauf folgenden Hochtemperaturprozessen, die beispielsweise zum Verlöten der Leiterbahnen der Verdrahtungsebene 30 mit einem Metalllot zur Aufgabe haben. Beispiele hierfür sind Reflow-, Infrarot- oder Schwalllöt-Prozesse.
  • 1B zeigt eine schematische Seitenansicht eines integrierten Bauteils gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Elemente, die bereits eingeführte Bezugszeichen tragen, wurden im Zusammenhang mit der 1A beschrieben. Gemäß dieser Ausführungsform weist das integrierte Bauteil ein Gehäuse 60 auf, das, zumindest teilweise, an die integrierte Schaltung 50 und an das Trägersubstrat 10 heranreicht. Das Gehäuse 60 kann ein Kunststoffharz, wie beispielsweise Epoxydharz, aufweisen. Das Gehäuse 60 dient zum Schutz der integrierten Schaltung 50 vor mechanischen, thermischen und/oder vor elektrischen Einwirkungen von Außen oder vor Feuchtigkeit.
  • Ferner weist die isolierende Schicht 20 eine dritte Öffnung 23 auf, die eine weitere Kontaktierung der ersten Leiterbahn 31 der Verdrahtungsebene 30 erlaubt. In einem Bereich der dritten Öffnung 23 ist eine Lotkugel 70 aufgebracht. Übliche Metalllote weisen eine Legierung eines oder mehrerer der folgenden Metalle Kupfer, Silber, Blei, Zinn, und/oder Bismut auf. Ferner kann die Lotkugel 70 ein Flussmittel aufweisen, das ein vorteilhaftes Verfliesen und eine zuverlässige Ankontaktierung der Leiterbahn 31 an eine weitere gedruckte Schaltung mit Hilfe der Lotkugel 70 ermöglicht. Die isolierende Schicht 20 kann ferner eine Lötstopppaste aufweisen, die das ungewollte Verfließen der Lotkugel 70 außerhalb eines Bereichs der dritten Öffnung 23 verhindert.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung kann das integrierte Bauteil auf eine gedruckte Schaltung aufgebracht werden, und einem Verlötprozess, wie beispielsweise einem Reflow-, Infrarot- oder Schwalllot-Prozess ausgesetzt werden. Dabei schmilzt die Lotkugel 70 auf und kontaktiert das integrierte Bauteil mit anderen elektronischen Einheiten eines Schaltkreissystems, wie beispielsweise eines Motherboards oder eines Computers. Das zweite leitfähige Material der Kontaktbrücke 40 schmilzt während dieses Prozesses nicht auf und bleibt stabil erhalten. Es ist daher sichergestellt, dass einerseits die Kontaktbrücke 40 zuverlässig bestehen bleibt und andererseits ein ungewollter Kurzschluss von Lötverbindungen verhindert wird.
  • 2A bis 2C zeigen eine schematische Draufsicht auf das integrierte Bauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung. Zunächst zeigt 2A die Verdrahtungsebene 30 mit der ersten Leiterbahn 31 und der zweiten Leiterbahn 32 oberhalb des Trägersubstrats 10. Wie ersichtlich kann innerhalb der Verdrahtungsebene kein Verbindung zwischen der ersten Leiterbahn 31 und der zweiten Leiterbahn 32 hergestellt werden, ohne andere Leiterbahnen zu kreuzen.
  • 2B zeigt das integrierte Bauteil nachdem die isolierende Schicht mit der ersten Öffnung 21 und der zweiten Öffnung 22 auf die Verdrahtungsebene aufgebracht wurde. Bezüglich der Aufbringung der Schicht 20 wird auf die Beschreibung in Zusammenhang mit 1A verwiesen. Wie ersichtlich, ist die erste Öffnung 21 in einem Bereich der ersten Leiterbahn 31 angeordnet, während die zweite Öffnung 22 in einem Bereich der zweiten Leiterbahn 32 angeordnet ist. Teile der Verdrahtungsebene 30, die dazwischen liegen, sind von der isolierenden Schicht 20 bedeckt.
  • 2C zeigt das integrierte Bauteil nachdem die Kontaktbrücke 40 aufgebracht wurde. Bezüglich der Aufbringung der Kontaktbrücke 40 wird auf die Beschreibung in Zusammenhang mit 1A verwiesen. Wie ersichtlich, wird sowohl die erste Leiterbahn 31 in dem Bereich der ersten Öffnung 21, also auch die zweite Leiterbahn 32 in einem Bereich der zweiten Öffnung 22 ankontaktiert, und die Leiterbahnen 31, 32 sind somit leitend verbunden, ohne dass andere Einheiten und/oder Leiterbahnen kontaktiert werden.
  • Die 3A bis 3D zeigen eine schematische Draufsicht des integrierten Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung. Demgemäß weist das Trägersubstrat 10 eine Öffnung in einem mittigen Bereich auf, wie zunächst in 3A gezeigt. Die – in dieser Ansicht – unterhalb angebrachte integrierte Schaltung 50 wird daher sichtbar und/oder zugänglich. Die integrierte Schaltung 50 weist zumindest auch in diesem mittigen Bereich Kontaktflächen 51, 52, 53, wie beispielsweise sogenannte Bondpads, auf. Die Kontaktflächen 51, 52, 53 der integrierten Schaltung 50 sind mit einer Verbindung 80, beispielsweise mit einem sogenannten Bonddraht, mit den entsprechenden Leiterbahnen der Verdrahtungsebene 30 verbunden.
  • Gemäß dieser Ausführungsform der vorliegenden Erfindung, ist die erste Kontaktfläche 51 mit der zweiten Kontaktfläche 52 innerhalb der integrierten Schaltung 50 verbunden. Diese Verbindung kann einen wesentlichen elektrischen Widerstand aufweisen, an dem eine entsprechende Spannung bei einem Stromfluss durch die Verbindung abfällt. Um den Widerstand zu verringern und die Spannung auf ein unschädliches Niveau herabzusenken soll daher die erste Leiterbahn 31 mit der zweiten Leiterbahn 32 kurzgeschlossen werden, da einerseits die erste Leiterbahn 31 über einer Verbindung 80 mit der ersten Kontaktfläche 51 und andererseits die zweite Leiterbahn 32 über eine Verbindung 80 mit der zweiten Kontaktfläche 52 verbunden ist. Ein direkter Kurzschluss zwischen der ersten Kontaktfläche 51 und der zweiten Kontaktfläche 52 kann sowohl auf Chipebene als auch innerhalb der Verdrahtungsebene 30 unmöglich sein, da entweder – wie in dem gezeigten Beispiel – eine weitere Kontaktfläche 53 oder eine weitere Leiterbahn 33 dies verhindert.
  • Um dennoch in einfacher, vorteilhafter Weise einen Kurzschluss zwischen der ersten Leiterbahn 31 und der zweiten Leiterbahn 32 bereitzustellen, wird zunächst die isolierende Schicht 20 mit der ersten Öffnung 21 und der zweiten Öffnung 22 und weiteren Öffnungen 23 auf die Verdrahtungsebene 30 aufgebracht, wie in 3B als schematische Draufsicht gezeigt. Bezüglich der Aufbringung der Schicht 20 wird auf die Beschreibung in Zusammenhang mit 1A und/oder 1B verwiesen. Die erste Öffnung 21 ist dabei in einem Bereich der ersten Leiterbahn 31 angeordnet und die zweite Öffnung 22 ist dabei in einem Bereich der zweiten Leiterbahn 32 angeordnet. Die weiteren Öffnungen 23 dienen der Ankontaktierung der weiteren Leiterbahnen der Verdrahtungsebene 30.
  • Wie in 3C gezeigt, wird auf die isolierende Schicht 20 die Kontaktbrücke 40 aus dem zweiten leitfähigen Material aufgebracht, das den Kurzschluss zwischen der ersten Leiterbahn 31 und der Leiterbahn 32, unter Umgehung einer zweiten Verdrahtungsebene, bereitstellt. Bezüglich der Aufbringung der Kontaktbrücke 40 wird auf die Beschreibung in Zusammenhang mit 1A verwiesen.
  • 3D zeigt eine schematische Draufsicht eines fertigen integrierten Bauteils von der Unterseite, gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Demgemäß sind auf den weiteren Öffnungen 23 der isolierenden Schicht 20 Lotkugeln 70 angeordnet. Das integrierte Bauteil kann nun mit der restlichen Schaltung, beispielsweise einer Schaltung eines Motherboards oder eines Computers, verbunden werden. Dies kann beispielsweise mit Hilfe einer gedruckten Schaltung erfolgen, wobei einerseits die Lotkugeln 70 die Leiterbahnen der Verdrahtungsebene 30, und damit die integrierte Schaltung 50 über die gedruckte Schaltung an die weiteren Einheiten der Schaltung, beispielsweise einem Speicher- oder Mikrocontroller, ankontaktieren. Andererseits wird jedoch ein unerwünschter Kontakt der Kontaktbrücke 40 mit Teilen des integrierten Bauteils oder der weiteren Schaltung verhindert. Hierzu können in der gedruckten Schaltung Leiterbahnen in einem Bereich der der Kontaktbrücke 40 gegenübersteht isoliert werden, oder um diesen Bereich herumgeführt werden. Das zweite leitfähige Material kann ferner einen höheren Schmelzpunkt aufweisen, als den der verwendeten Metalllote. Somit bleibt die Kontaktbrücke 40 auch nach Reflow-, Infrarot- oder Schwalllöt-Prozessen stabil erhalten und bildet keinen unerwünschten Kontakt zu dem integrierten Bauteil oder Teilen der gedruckten Schaltung.
  • 4 zeigt eine schematische Schaltung eines integrierten Bauteils gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Ein funktionaler Teil 100 der integrierten Schaltung weist dabei die wesentliche funktionale Einheit auf, beispielsweise eine Speicherschaltung, ein Speicherzellenfeld, oder eine Mikroprozessorschaltung. Zusätzliche ESD Schaltkreise 119 (electrostatic discharge) weisen Dioden 140 auf um einen Strom I gegebenenfalls von einem ersten Anschluss 121 an einen sechsten Anschluss 126 abzuleiten. Zwischen dem ersten Anschluss 121 und dem sechsten Anschluss 126 sind ein erster Widerstand 131 (R1 PKG) und ein zweiter Widerstand 132 (R1 ESD) parallel geschaltet. Analoges gilt für einen Strom, der beispielsweise von dem ersten Anschluss 121 an einen vierten Anschluss 124 abfließt. Dazwischen sind ein dritter Widerstand 133 (R2 PKG) und ein vierter Widerstand 134 (R2 PKG) parallel geschaltet.
  • Da sich der zweite Widerstand 132 (R1 ESD) und der dritte Widerstand 133 (R2 ESD) innerhalb der integrierten Schaltung befinden, können diese einen hohen Wert aufweisen. Daher kann innerhalb dem funktionalen Teil 100 eine hohe schädliche Spannung 150 auftreten, die zur Beschädigung der integrierten Schaltung oder eines Teiles des funktionalen Teils 100 führen kann.
  • Gemäß der vorliegenden Erfindung wird der zweite Widerstand 132 (R1 ESD) mit einer Kontaktbrücke kurzgeschlossen, die hier in Form des ersten Widerstands 131 (R1 PKG) dargestellt ist. Analoges gilt für einen Kurzschluss des dritten und des vierten Anschlusses 123 und 124 mit einer entsprechenden Kontaktbrücke, die als vierter Widerstand 134 (R2 PKG) dargestellt ist. Der erste Widerstand 131 (R1 PKG) und der vierte Widerstand 134 (R2 PKG) sind im Wesentlichen durch den Widerstand der erfindungsgemäßen Kontaktbrücke, beispielsweise aus Leitsilber, gegeben, und daher niedrig. Daher werden die abfallenden Spannungen, insbesondere die Spannung 150, wesentlich reduziert, und das integrierte Bauteil kann in kostengünstiger Weise vor elektrostatischen Entladungen geschützt werden.
  • Im Sinne der vorliegenden Erfindung können weitere Substrate, Schichten, Ebenen oder Elemente zwischen dem Trägersubstrat und der Verdrahtungsebene und/oder zwischen der Verdrahtungsebene und der isolierenden Schicht vorgesehen sein. Die Anordnung einer Verdrahtungsebene oberhalb des Trägersubstrats bzw. der isolierenden Schicht oberhalb der Verdrahtungsebene ist für die entsprechende Ausrichtung des Stapels zu verstehen. Bei entsprechend umgekehrter Ausrichtung kann die Verdrahtungsebene auch unterhalb des Trägersubstrats und die isolierende Schicht auch unterhalb der Verdrahtungsebene angeordnet sein.
  • Bezugszeichenliste
    • 10
    Trägersubstrat
    20
    isolierende Schicht
    21
    erste Öffnung
    22
    zweite Öffnung
    23
    weitere Öffnung
    30
    Verdrahtungsebene
    31
    erste Leiterbahn
    32
    zweite Leiterbahn
    33
    weitere Leiterbahn
    40
    Kontaktbrücke
    50
    integrierte Schaltung
    51
    erste Kontaktfläche
    52
    zweite Kontaktfläche
    53
    weitere Kontaktfläche
    60
    Gehäuse
    70
    Lotkugel
    80
    Verbindung
    100
    funktionaler Teil
    110
    ESD Schaltung
    121
    erster Anschluss
    122
    zweiter Anschluss
    123
    dritter Anschluss
    124
    vierter Anschluss
    125
    fünfter Anschluss
    126
    sechster Anschluss
    131
    erster Widerstand
    132
    zweiter Widerstand
    133
    dritter Widerstand
    134
    vierter Widerstand
    140
    Diode
    150
    Spannung

Claims (19)

  1. Integriertes Bauteil umfassend: – ein Trägersubstrat (10); – eine integrierte Schaltung (50), wobei die integrierte Schaltung (50) unterhalb einer unteren Außenfläche des Trägersubstrats (10) angeordnet ist; – eine Verdrahtungsebene (30) oberhalb des Trägersubstrats (10), wobei die Verdrahtungsebene (30) eine erste Leiterbahn (31) aus einem ersten leitfähigen Material und eine zweite Leiterbahn (32) aus dem ersten leitfähigen Material aufweist, wobei die Verdrahtungsebene (30) auf einer oberen Außenfläche des Trägersubstrats (10) angeordnet ist; – eine isolierende Schicht (20) oberhalb der Verdrahtungsebene (30), wobei die isolierende Schicht (20) eine erste Öffnung (21) in einem Bereich der ersten Leiterbahn (31) der Verdrahtungsebene (30) und eine zweite Öffnung (22) in einem Bereich der zweiten Leiterbahn (32) der Verdrahtungsebene (30) aufweist; – eine Kontaktbrücke (40) aus einem zweiten leitfähigen Material, wobei die Kontaktbrücke (40) in einem Bereich der ersten Öffnung (21) mit der ersten Leiterbahn (31) verbunden ist und in einem Bereich der zweiten Öffnung (22) mit der zweiten Leiterbahn (32) verbunden ist.
  2. Integriertes Bauteil gemäß Anspruch 1, wobei das integrierte Bauteil eine Verbindung (80) aufweist, wobei das Trägersubstrat (10) eine Öffnung von der oberen Außenfläche zu der unteren Außenfläche aufweist und wobei die integrierte Schaltung (50) in einem Bereich der Öffnung des Trägersubstrats (10) durch die Verbindung (80) mit einer Leiterbahn (31, 32, 33) der Verdrahtungsebene (30) verbunden ist.
  3. Integriertes Bauteil gemäß einem der Ansprüche 1 oder 2, wobei das integrierte Bauteil ein Gehäuse (60) umfasst, das zumindest teilweise die integrierte Schaltung (50) und das Trägersubstrat (10) umfasst.
  4. Integriertes Bauteil gemäß einem der Ansprüche 1 bis 3, wobei das Trägersubstrat (10) aus einem ersten isolierenden Material besteht und die isolierende Schicht (20) aus einem zweiten isolierenden Material besteht.
  5. Integriertes Bauteil gemäß einem der Ansprüche 1 bis 4, wobei das zweite leitfähige Material einen leitfähigen Klebstoff, vorzugsweise Leitsilber, aufweist.
  6. Integriertes Bauteil gemäß einem der Ansprüche 1 bis 5, wobei das erste leitfähige Material Kupfer, Zinn, Bismuth, oder Aluminium aufweist.
  7. Integriertes Bauteil gemäß einem der Ansprüche 1 bis 6, wobei die isolierende Schicht (20) eine Lötstopppaste aufweist.
  8. Integriertes Bauteil gemäß einem der Ansprüche 1 bis 7, wobei die isolierende Schicht (20) eine weitere Öffnung in einem Bereich der ersten Leiterbahn (31) aufweist und eine Portion eines Lotes in der weiteren Öffnung auf der Leiterbahn (31) angeordnet ist.
  9. Verfahren zur Herstellung eines integrierten Bauteils, das die folgenden Schritte umfasst: a) Bereitstellen eines Trägersubstrats (10); b) Bereitstellen einer Verdrahtungsebene (30) auf einer oberen Außenfläche des Trägersubstrats (10), wobei die Verdrahtungsebene (10) eine erste Leiterbahn (31) aus einem ersten leitfähigen Material und eine zweite Leiterbahn (32) aus dem ersten leitfähigen Material aufweist; c) Bereitstellen einer isolierenden Schicht (20) oberhalb der Verdrahtungsebene (30), wobei die isolierende Schicht (20) eine erste Öffnung (21) in einem Bereich der ersten Leiterbahn (31) der Verdrahtungsebene (30) und eine zweite Öffnung (22) in einem Bereich der zweiten Leiterbahn (32) der Verdrahtungsebene (30) aufweist; d) Bereitstellen einer Kontaktbrücke (40) aus einem zweiten leitfähigen Material, wobei durch die Kontaktbrücke (40) in einem Bereich der ersten Öffnung (21) die erste Leiterbahn (31) mit der zweiten Leiterbahn (32) in einem Bereich der zweiten Öffnung (22) verbunden wird; und e) Bereitstellen und Anbringen einer integrierten Schaltung (50), wobei das Anbringen nach Schritt b), c) oder d) erfolgt, wobei die integrierte Schaltung (50) unterhalb einer unteren Außenfläche des Trägersubstrats (10) angeordnet wird.
  10. Verfahren gemäß Anspruch 9, wobei das Verfahren ein Ankontaktieren der integrierten Schaltung (50) an die Verdrahtungsebene (30) umfasst.
  11. Verfahren gemäß Anspruch 10, wobei das Ankontaktieren durch ein Bonden eines Bonddrahtes erfolgt.
  12. Verfahren gemäß Anspruch 11, wobei das Bonden durch eine Öffnung in dem Trägersubstrat (10) erfolgt.
  13. Verfahren gemäß einem der Ansprüche 9 bis 12, wobei das Verfahren ein Bereitstellen eines Gehäuses (60) umfasst, das zumindest teilweise die integrierte Schaltung (50) und das Trägersubstrat (10) umgibt.
  14. Verfahren gemäß einem der Ansprüche 9 bis 13, wobei in Schritt a) das Trägersubstrat (10) aus einem ersten isolierenden Material bereitgestellt wird und in Schritt c) die isolierende Schicht (20) aus einem zweiten isolierenden Material bereitgestellt wird.
  15. Verfahren gemäß einem der Ansprüche 9 bis 14, wobei in Schritt d) das Bereitstellen der Kontaktbrücke (40) durch das Aufbringen eines leitfähigen Klebstoffs, vorzugsweise von Leitsilber, erfolgt.
  16. Verfahren gemäß Anspruch 15, wobei das Aufbringen durch ein Druckverfahren erfolgt.
  17. Verfahren gemäß einem der Ansprüche 9 bis 16, wobei in Schritt b) das Bereitstellen der Verdrahtungsebene (30) durch das Aufbringen und/oder Strukturieren eines Metalls, vorzugsweise von Kupfer, erfolgt.
  18. Verfahren gemäß einem der Ansprüche 9 bis 16, wobei in Schritt c) das Bereitstellen der isolierenden Schicht (20) durch das Aufbringen einer Lötstopppaste erfolgt.
  19. Verfahren gemäß Anspruch 18, wobei das Aufbringen durch ein Druckverfahren erfolgt.
DE102007014198A 2007-03-24 2007-03-24 Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils Expired - Fee Related DE102007014198B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007014198A DE102007014198B4 (de) 2007-03-24 2007-03-24 Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
US12/054,126 US8143714B2 (en) 2007-03-24 2008-03-24 Integrated circuit and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007014198A DE102007014198B4 (de) 2007-03-24 2007-03-24 Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils

Publications (2)

Publication Number Publication Date
DE102007014198A1 DE102007014198A1 (de) 2008-09-25
DE102007014198B4 true DE102007014198B4 (de) 2012-11-15

Family

ID=39713167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007014198A Expired - Fee Related DE102007014198B4 (de) 2007-03-24 2007-03-24 Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils

Country Status (2)

Country Link
US (1) US8143714B2 (de)
DE (1) DE102007014198B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2351872B1 (de) * 2008-10-03 2021-06-09 Hidekazu Miyahara Behandlungsverfahren mit plasma
DE102011082945A1 (de) * 2011-09-19 2013-03-21 Osram Ag Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte
US10552564B1 (en) * 2018-06-19 2020-02-04 Cadence Design Systems, Inc. Determining worst potential failure instances using full chip ESD analysis
EP4113603A4 (de) * 2020-03-30 2023-07-19 Huawei Technologies Co., Ltd. Eingebettetes substrat, leiterplattenanordnung und elektronische vorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155322A1 (en) * 2003-02-07 2004-08-12 Sung-Dae Cho Semiconductor package with pattern leads and method for manufacturing the same
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof
DE102005001590A1 (de) * 2005-01-12 2006-07-20 Infineon Technologies Ag BOC-Package
DE102005006995A1 (de) * 2005-02-15 2006-08-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
US7821102B2 (en) * 2006-12-20 2010-10-26 Freescale Semiconductor, Inc. Power transistor featuring a double-sided feed design and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232543A1 (en) * 2001-07-31 2004-11-25 Bernd Goller Electronic component with a plastic housing and method for production thereof
US20040155322A1 (en) * 2003-02-07 2004-08-12 Sung-Dae Cho Semiconductor package with pattern leads and method for manufacturing the same
DE102005001590A1 (de) * 2005-01-12 2006-07-20 Infineon Technologies Ag BOC-Package
DE102005006995A1 (de) * 2005-02-15 2006-08-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
DE102007014198A1 (de) 2008-09-25
US8143714B2 (en) 2012-03-27
US20080230910A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102005010156B4 (de) Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE19520700B4 (de) Halbleiterbausteinanordnung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE102005006995A1 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE102004001829A1 (de) Halbleitervorrichtung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102007014198B4 (de) Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE102007002807B4 (de) Chipanordnung
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102004010299B4 (de) Infrarot-Empfänger-Chip
DE102005001590B4 (de) BOC-Package
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130216

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee