DE102005001590A1 - BOC-Package - Google Patents

BOC-Package Download PDF

Info

Publication number
DE102005001590A1
DE102005001590A1 DE102005001590A DE102005001590A DE102005001590A1 DE 102005001590 A1 DE102005001590 A1 DE 102005001590A1 DE 102005001590 A DE102005001590 A DE 102005001590A DE 102005001590 A DE102005001590 A DE 102005001590A DE 102005001590 A1 DE102005001590 A1 DE 102005001590A1
Authority
DE
Germany
Prior art keywords
substrate
build
package according
chip
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005001590A
Other languages
English (en)
Other versions
DE102005001590B4 (de
Inventor
Jochen Dipl.-Ing. Thomas
Carsten Dr. phil. nat. Bender
Jürgen Dr.-Ing. Grafe
Ingo Wennemuth
Minka Gospodinova
Dominique Savignac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005001590A priority Critical patent/DE102005001590B4/de
Publication of DE102005001590A1 publication Critical patent/DE102005001590A1/de
Application granted granted Critical
Publication of DE102005001590B4 publication Critical patent/DE102005001590B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft ein BOC-Package (Board on Chip Package) mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüber liegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken. Durch die Erfindung soll das Problem der Durchbiegung (Warpage) im Wesentlichen beseitigt werden und deutlich verbesserte Eigenschaften bezüglich der Zuverlässigkeit erreicht werden. Erreicht wird das dadurch, dass das Substrat aus einem Substrat-Kern (Core) (12) besteht, der beidseitig mit Kupferlagen (Cu-Verdrahtungsebenen (15.1, 15.2) versehen ist, auf denen sich jeweils mindestens eine weitere Aufbauebene (Build-Up-Layer) (16.1, 16.2) mit jeweils einer weiteren Kupferlage/Verdrahtungsebene (17.1, 17.2) befindet. Die Aufbauebene (16.1, 16.2) ist durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert, dass die Kupferlage auf dem Substrat-Kern (Core-Oberfläche) (12) im späteren Bondbereich (Bondkanal) (13) für das Wirebonden direkt zugänglich ist.

Description

  • Die Erfindung betrifft ein BOC-Package (Board on Chip Package) mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüber liegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken.
  • Es hat sich gezeigt, dass sich die Frequenz, mit der Speicherprodukte betrieben werden, bei jeder Architekturänderung mindestens verdoppelt. Beispielsweise betrug die maximale Taktfrequenz beim DDR2 400 MHz, beim DDR3 800 MHz und beim DDR4 wird die Taktfrequenz bei 1,6 GHz und eventuell sogar bei 3,2 GHz liegen. Verbunden damit sind erheblich steigende Ansprüche an eine stabile Spannungsversorgung um das Signalrauschen der Spannungsversorgung (Supply Noise) gering zu halten.
  • Durch die wachsende Anzahl an Versorgungspads (Anschlusskontakte für Versorgungsspannungen) und durch den Zuwachs an Funktionalität und auch durch die Notwendigkeit, ggf. auf differentiale Signale überzugehen, wächst die Anzahl der notwendigen Pads (Anschlüsse), die angeschlossen werden müssen.
  • Bevorzugte Package-Technologie (Verpackungs- und Montagetechnologie) ist nach wie vor die Drahtbond-basierte BOC-BSP-Technologie (Board On Chip mit Backside Protection (Rückseitenschutz)), da diese für zentral angeordnete Bondpads auf dem Silizium-Chip am günstigsten und kostengünstiger ist und keine Änderungen des Chipdesigns erfordert, wie z.B. die Flip-Chip-Technologie.
  • Allerdings kann beim konventionellen BOC-BSP nur eine Kupferebene mittels Drahtbonden kontaktiert werden, was grundsätzlich auch für die Vierlagen-BOC-BSP-Technologie gilt. Diese Technologie bietet zusätzlich zur Cu-Lage für Lötbälle (Solder Balls), Drahtbonden und deren Verbindungsleitungen drei weitere Cu-Lagen, die für Masse- und Versorgungspotential sowie Signalverbindungen genutzt werden können.
  • Da bei dieser Technologie nur auf die oberste Signallage gebondet werden kann, müssen auch die Versorgungssignale erst eine Wegstrecke auf dieser Ebene zurück legen und durch ein Via (mit einem leitfähigen Material beschichtetes Loch) geführt werden, bis sie auf die Versorgungsebene mit geringsten Widerständen und Induktivitäten geführt werden können.
  • Diese Wegstrecke verursacht eine zusätzliche Versorgungsinduktivität, die das Rauschen auf dem Versorgungspotential erhöht. Eine weitere Einschränkung der BOC-BSP-Technologie liegt in dem Wedgepadpitch (Bondpadpitch (Abstand der Bondkontakte zueinander) auf der Substratseite). Auf Grund technologischer Notwendigkeiten (Bondprozess, Substratstrukturierung) kann dieser Pitch zukünftig nicht in dem erforderlichen Maße reduziert werden, wie es die Shrink-Roadmap der Speicherchips erfordert.
  • Ein Teil dieser Nachteile wird durch die US 6 049 129 B beseitigt, in der ein CSP-Package für Hochfrequenz IC's beschrieben wird, dass einerseits ein flaches Profil und andererseits geringe Abmessungen aufweist. Bei diesem Package ist ein dünnes Chip, das eine zentrale Bondpadreihe auf weist, über eine Klebeschicht mit einem mehrschichtigen Substrat verbunden, das mit einem mehrfach abgestuften Bondkanal versehen ist. Jede der Ebenen besitzt Kontaktpads, die über Drahtbrücken mit den Bondpads der zentralen Bondpadreihe verbunden sind. Dabei kann die untere Ebene, die dem Chip am nächsten ist, Busleitungen enthalten und die oberste Ebene eine Cu-Verdrahtung aufweisen, die mit Lötbällen versehen ist.
  • Eine ähnliche Speicher-Anordnung geht auch aus der US 6 278 616 B1 hervor, bei der das Chip eine ein- oder mehrreihige Anordnung von zentralen Bondpads aufweist und ebenso ein Mehrebenensubstrat vorgesehen ist, deren Ebenen jeweils durch einen abgestuften Bondkanal über Drahtbrücken mit den Bondpads verbunden sind.
    •
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein BOC-Package zu schaffen, bei dem das Problem der Durchbiegung (Warpage) im Wesentlichen beseitigt ist und bei dem deutlich verbesserte Eigenschaften bezüglich der Zuverlässigkeit erreicht werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird dadurch gelöst, dass das Substrat aus einem Substrat-Kern (Core) besteht, der beidseitig mit Kupferlagen (Verdrahtungsebenen) versehen ist, auf der (symmetrisch) sich jeweils mindestens jeweils eine weitere Aufbauebene (Build-Up-Layer) mit jeweils einer weiteren Kupferlage (Verdrahtungsebene) befindet.
  • In einer ersten Ausgestaltung der Erfindung ist die Aufbauebene durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert, dass die Kupferlage auf dem Substrat-Kern (Core-Oberfläche) im späteren Bondbereich (Bondkanal) für das Wirebonden direkt zugänglich ist.
  • Eine vorteilhafte Fortführung der Erfindung ist dadurch gekennzeichnet, dass der Bondkanal im Substrat eine Stufengeometrie mit maximal einer Stufe pro Aufbauebene (Build-up-Layer) aufweist.
  • Der Bondkanal kann auch zumindest auf der Ballseite mit zunehmender Öffnung zur Ballseite abgestuft, oder auf der Ball- und der Chipseite gegenläufig abgestuft sein. Damit kann die Chipseite auf ähnliche Weise wie die ballseitige Ebene geöffnet werden, was zu einer größtmöglichen Symmetrie im Aufbau führt. Die Folge ist bei Temperaturänderungen ein geringes Warpage.
  • Eine besondere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass der Bondkanal von der Ball- zur Chipseite durchgängig abgestuft ist, so dass auf der Chipseite ein schmalerer Bondkanal entsteht.
  • Die einzelnen Verdrahtungsebenen sind durch mit Metall oder einem leitfähigen Material gefüllte Vias miteinander verbunden.
  • In einer besonderen Ausgestaltung der Erfindung sind unmittelbar benachbarte Verdrahtungsebenen durch Blind-Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden.
  • In einer weiteren Ausgestaltung der Erfindung sind innere Verdrahtungsebenen durch vergrabene Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden.
  • Eine spezielle Fortführung der Erfindung ist dadurch gekennzeichnet, dass eine der inneren Verdrahtungsebenen durch Galvanisierung in den Bondkanal verlängert ist, so dass eine weitere Drahtbondebene zur Verfügung steht.
  • Vorteile der Erfindung sind darin zu sehen, dass eine direkte Drahtbondverbindung zu den einzelnen Versorgungsebenen möglich wird und damit eine geringere Versorgungsinduktivität verbunden mit einem geringeren Rauschen auf der Versorgungsleitung möglich wird. Die Kosten der erfindungsgemäßen Build-Up-Technologie sind erheblich günstiger als das Laminieren von zwei Substratcores (Leiterplattenmaterial). Darüber hinaus verringert der symmetrische Aufbau das Substratwarpage erheblich.
  • Mit Hilfe der Build-up-Technologie kann der Abstand der einzelnen Kupferlagen zueinander eingestellt werden, so dass eine Impedanzkontrolle möglich wird und ein vorgegebener Wert eingestellt werden kann. Schließlich verringert die Präsenz von mehreren Kupferlagen den thermischen Widerstand ganz erheblich, der durch eine geeignete Verteilung der Vias weiter verbessert werden kann.
  • Schließlich lassen sich bei einem Bondkanal basierten Package Wedgepads zum Drahtbonden auf unterschiedlichen Substratebenen bereitstellen.
    •
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: ein Standard-BOC-Package nach dem Stand der Technik;
  • 2: ein Vierlagen-BOC-Package nach dem Stand der Technik;
  • 3: ein erfindungsgemäßes BOC-Package mit einem Substrat mit dualem Bondkanal, der nach dem symmetrischen Aufbau von Aufbauebenen auf beiden Seiten des Substrates hergestellt worden ist;
  • 4: eine schematische Ausschnittdarstellung eines BOC-Packages nach 3 mit Rückseitenschutz und vergossenem Bondkanal;
  • 5: eine Variante des erfindungsgemäßen BOC-Packages mit mehreren symmetrisch auf beiden Seiten des Substrates ausgebildeten Aufbauebenen und Drahtbrücken vom Siliziumchip zu unterschiedlichen Ebenen; und
  • 6: eine weitere Variante des erfindungsgemäßen BOC-Packages, bei dem eine chipseitig innere Verdrahtungsebene durch Galvanisierung in den Bondkanal verlängert ist.
  • In 1 ist ein Standard-BOC-Package 1 (Stand der Technik) mit einem Chip 2, das mittels eines Tapes 3 oder Chipkleben auf eine Leiterplatte 4 geklebt ist, dargestellt. Diese Leiterplatte 4 ist mit einem zentralen Bondkanal 5 versehen, durch den Drahtbrücken 6 gezogen sind, die Bondpads auf dem Chip 2 mit Kontakten 7 auf der Leiterplatte 4 elektrisch verbinden. Die Kontakte 7 sind über eine Verdrahtung 8 mit Kontaktkugeln 9 (Solder Balls) verbunden. Zum Schutz des Chips 2 und der Drahtbrücken 6 sind die Rückseite des Chips 2 und der Bondkanal 5 mit einer Vergussmasse umhüllt bzw. verschlossen. Eine Steuerung der Impedanz ist hier nicht möglich und zusätzlich ist hier ein hohes Signalrauschen der Versorgungsspannung zu verzeichnen.
  • 2 zeigt ein 4-Lagen-BOC-Package (Stand der Technik) mit ähnlichem Aufbau wie 1 mit dem Unterschied, dass hier eine 4-Lagen-Leiterplatte 11 verwendet wird. Hier lässt sich zwar die Impedanz kontrollieren, nicht aber die Induktivität der Spannungsversorgung, die durch die Drahtbondungen und das Viakonzept limitiert ist.
  • 3 zeigt ein erfindungsgemäßes BOC-Package mit einem Substrat 12 mit dualem bzw. zweistufigem Bondkanal 13, der nach dem symmetrischen Aufbau von Substrataufbauten 14 auf beiden Seiten des Substrates 12 hergestellt worden ist. Die Aufbauebenen 14 bestehen aus dem Substrat (Core) 12, das beidseitig mit einer Cu-Verdrahtung 15.1, 15.2 versehen ist, auf der jeweils eine Aufbauebene 16.1, 16.2 ausgebildet ist, die jeweils wiederum mit einer Cu-Verdrahtung 17.1, 17.2 ausgestattet ist. Die jeweils äußere Cu-Verdrahtung 17.1, 17.2 wird jeweils zumindest teilweise durch eine Lötmaske 18.1, 18.2 abgedeckt wird.
  • Die Befestigung des Chips 2 an dem Substrataufbau 14 erfolgt durch ein Klebemittel 19 (gedruckten oder dispensten Klebstoff, oder auch ein Tape). Die elektrische Verbindung zwischen Bondpads 20, 21 und der Cu-Verdrahtung 15.2 bzw. 17.2 erfolgt mit Hilfe von Drahtbrücken 22, so dass unterschiedliche Metallisierungsebenen erreicht werden. Die elektrische Verbindung zwischen den einzelnen Cu-Verdrahtungen 15.1 und 17.1 bzw. 15.2 und 17.2 sowie auch 17.1 und 17.2 erfolgt durch mit einem leitfähigen Material gefüllte Vias 23.
  • Wesentlich ist, dass der Substrataufbau 14 vor dem Herstellen des Bondkanals 13 durch Stanzen oder anderweitige mechanische Bearbeitung erfolgt, was die Herstellung eines BOC-Packages mit einer mehrstufigen Bondkanalstruktur erlaubt. Weiterhin kann ein symmetrischer Substrataufbau 14 realisiert werden, indem zusätzliche Aussparungen 24 auf der Chipseite des Substrataufbaus 14 erzeugt werden. Ein solcher Substrataufbau reduziert die thermisch bedingte Verbiegung (Warpage) und ist mit einem sehr einfachen Verfahren herstellbar. Dabei können die chipseitigen Aussparungen 24 größer sein, als die auf der gegenüber liegenden Seite des Substrates 14.
  • Durch Veränderung der Dicke der Aufbauebenen 16.1, 16.2 lässt sich die Impedanz zwischen den Cu-Verdrahtungen 15.2, 17.2 und 15.1, 17.1 einstellen bzw. kontrollieren.
  • 4 zeigt eine schematische Ausschnittdarstellung eines BOC-Packages nach 3 mit Rückseitenschutz (Moldkappe) aus einer Vergussmasse 10 und mit der Vergussmasse 10 vergossenen Bondkanal 13.
  • Durch den erfindungsgemäßen Substrataufbau 14 können die Stromversorgung auf mehrere Ebenen 15.2 (Zuführebene A), 15.1 (Zuführebene B), 17.1 (Zuführebene C)verteilt werden und die Cu-Verdrahtung 17.2 als Signalebene. Die auf der Aufbauebene 16.2 befindlichen Lötkugeln 25 stehen über die Vias 23 mit unterschiedlichen Ebenen in elektrischer Verbindung.
  • In 5 ist eine Variante des erfindungsgemäßen BOC-Packages mit mehreren symmetrisch auf beiden Seiten des Substrates 12 ausgebildeten Aufbauebenen und Drahtbrücken 22 vom Siliziumchip 2 zu unterschiedlichen Ebenen. Der Bondkanal 13 ist hier in verschiedene Spaltbreiten abgestuft (dargestellt sind hier beispielsweise 3 Ebenen), indem zusätzliche Aufbauebenen 26.1, 26.1 und Cu-Verdrahtungen 27.1, 27.2 hinzugefügt worden sind. Der sonstige Aufbau entspricht dem Aufbau gemäß 3, 4.
  • 6 zeigt eine Variante des erfindungsgemäßen BOC-Packages nach 3. Hier ist eine chipseitig innere Cu-Verdrahtungsebene 15.1 durch Galvanisierung 28 in den Bondkanal 22 verlängert. Der übrige Aufbau entspricht 3 einschließlich der zugehörigen Beschreibung. Damit kann auch die innere Cu-Verdrahtung 15.1 direkt mit Drahtbrücken 22 kontaktiert werden.
    • 1
    Standard-Package
    2
    Chip
    3
    Tape
    4
    Leiterplatte
    5
    Bondkanal
    6
    Drahtbrücke
    7
    Kontakt
    8
    Verdrahtung
    9
    Kontaktkugel
    10
    Vergussmasse
    11
    4-Lagen-Leiterplatte
    12
    Substrat (Core)
    13
    Bondkanal
    14
    Substrataufbau
    15.1
    Cu-Verdrahtung
    15.2
    Cu-Verdrahtung
    16.1
    Aufbauebene
    16.2
    Aufbauebene
    17.1
    Cu-Verdrahtung
    17.2
    Cu-Verdrahtung
    18.1
    Lötstoppmaske
    18.2
    Lötstoppmaske
    19
    Klebemittel
    20
    Bondpad
    21
    Bondpad
    22
    Drahtbrücke
    23
    via
    24
    Aussparung
    25
    Lötkugel (Solder Ball)
    26.1
    Aufbauebene
    26.2
    Aufbauebene
    27.1
    Cu-Verdrahtung
    27.2
    Cu-Verdrahtung
    28
    Galvanisierung

Claims (10)

  1. BOC-Package mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüber liegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken, dadurch gekennzeichnet , dass das Substrat aus einem Substrat-Kern (Core) besteht, der beidseitig mit Kupferlagen (Cu-Verdrahtungsebenen) versehen ist, auf denen sich jeweils mindestens jeweils eine weitere Aufbauebene (Build-Up-Layer) mit jeweils einer weiteren Kupferlage/Verdrahtungsebene befindet.
  2. BOC-Package nach Anspruch 1, dadurch gekennzeichnet, dass die Aufbauebene durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert ist, dass die Kupferlage auf dem Substrat-Kern (Core-Oberfläche) im späteren Bondbereich (Bondkanal) für das Wirebonden direkt zugänglich ist.
  3. BOC-Package nach Anspruch 1, dadurch gekennzeichnet, dass der Bondkanal im Substrat eine Stufengeometrie mit maximal einer Stufe pro Aufbauebene (Build-up-Layer) aufweist.
  4. BOC-Package nach Anspruch 1 bis 3, dadurch gekenn zeichnet, dass der Bondkanal zumindest auf der Ballseite mit zunehmender Öffnung zur Ballseite abgestuft ist.
  5. BOC-Package nach Anspruch 4, dadurch gekennzeichnet, dass der Bondkanal auf der Ball- und der Chipseite gegenläufig abgestuft ist.
  6. BOC-Package nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass der Bondkanal von der Ball- zur Chipseite durchgängig abgestuft ist.
  7. BOC-Package nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die einzelnen Verdrahtungsebenen durch mit Metall oder einem leitfähigen Material gefüllte Vias miteinander verbunden sind.
  8. BOC-Package nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass unmittelbar benachbarte Verdrahtungsebenen durch Blind-Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden sind.
  9. BOC-Package nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass innere Verdrahtungsebenen durch vergrabene Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden sind.
  10. BOC-Package nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine der inneren Verdrahtungsebenen durch Galvanisierung in den Bondkanal verlängert ist, so dass eine weitere Drahtbondebene zur Verfügung steht.
DE102005001590A 2005-01-12 2005-01-12 BOC-Package Expired - Fee Related DE102005001590B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005001590A DE102005001590B4 (de) 2005-01-12 2005-01-12 BOC-Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005001590A DE102005001590B4 (de) 2005-01-12 2005-01-12 BOC-Package

Publications (2)

Publication Number Publication Date
DE102005001590A1 true DE102005001590A1 (de) 2006-07-20
DE102005001590B4 DE102005001590B4 (de) 2007-08-16

Family

ID=36643042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001590A Expired - Fee Related DE102005001590B4 (de) 2005-01-12 2005-01-12 BOC-Package

Country Status (1)

Country Link
DE (1) DE102005001590B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007014198A1 (de) * 2007-03-24 2008-09-25 Qimonda Ag Integriertes Bauteil
CN101740530A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 集成电路基底

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6423622B1 (en) * 1999-12-29 2002-07-23 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
US20040065473A1 (en) * 2002-10-08 2004-04-08 Siliconware Precision Industries, Ltd., Taiwan Warpage preventing substrate
EP1460687A1 (de) * 2003-03-21 2004-09-22 Texas Instruments Inc. Mit Aussparungen versehenes Halbleitergehäusesubstrat, das drahtgebondet ist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6423622B1 (en) * 1999-12-29 2002-07-23 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
US20040065473A1 (en) * 2002-10-08 2004-04-08 Siliconware Precision Industries, Ltd., Taiwan Warpage preventing substrate
EP1460687A1 (de) * 2003-03-21 2004-09-22 Texas Instruments Inc. Mit Aussparungen versehenes Halbleitergehäusesubstrat, das drahtgebondet ist

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007014198A1 (de) * 2007-03-24 2008-09-25 Qimonda Ag Integriertes Bauteil
US8143714B2 (en) 2007-03-24 2012-03-27 Qimonda Ag Integrated circuit and method for producing the same
DE102007014198B4 (de) * 2007-03-24 2012-11-15 Qimonda Ag Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
CN101740530A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 集成电路基底

Also Published As

Publication number Publication date
DE102005001590B4 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
DE102005010156B4 (de) Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE602004005760T2 (de) Halbleitervorrichtung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE102004049356B4 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10200268A1 (de) Halbleitervorrichtung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102005001590B4 (de) BOC-Package
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE102007014198B4 (de) Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102007002807B4 (de) Chipanordnung
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10019483A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee