DE102005001590A1 - Board on chip package for high frequency integrated circuit, has silicon chip with core including copper wires having build-up layers, which are structured, such that copper wires on substrate is directly accessible in canal for wire bonds - Google Patents

Board on chip package for high frequency integrated circuit, has silicon chip with core including copper wires having build-up layers, which are structured, such that copper wires on substrate is directly accessible in canal for wire bonds Download PDF

Info

Publication number
DE102005001590A1
DE102005001590A1 DE102005001590A DE102005001590A DE102005001590A1 DE 102005001590 A1 DE102005001590 A1 DE 102005001590A1 DE 102005001590 A DE102005001590 A DE 102005001590A DE 102005001590 A DE102005001590 A DE 102005001590A DE 102005001590 A1 DE102005001590 A1 DE 102005001590A1
Authority
DE
Germany
Prior art keywords
substrate
build
package according
chip
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005001590A
Other languages
German (de)
Other versions
DE102005001590B4 (en
Inventor
Jochen Dipl.-Ing. Thomas
Carsten Dr. phil. nat. Bender
Jürgen Dr.-Ing. Grafe
Ingo Wennemuth
Minka Gospodinova
Dominique Savignac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005001590A priority Critical patent/DE102005001590B4/en
Publication of DE102005001590A1 publication Critical patent/DE102005001590A1/en
Application granted granted Critical
Publication of DE102005001590B4 publication Critical patent/DE102005001590B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Package has a silicon chip, fixed with its active side to a substrate (12), including a core having copper wires (15.1, 15.2) on both sides. Build-up layers (16.1, 16.2) with copper wire (17.1, 17.2) are found on the copper wires (15.1, 15.2). Build-up layers are structured on ball side by pressure and back etching process, so that the copper wires (17.1, 17.2) on the substrate is directly accessible in canal for wire bonds.

Description

Die Erfindung betrifft ein BOC-Package (Board on Chip Package) mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüber liegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken.The The invention relates to a BOC package (Board on Chip Package) with a Silicon chip, which with its active side attached to a substrate is and provided with at least one central row of bond pads is that over jumpers are electrically connected to contacts and interconnects that are located on and in the substrate and on the opposite side of the chip Side of the substrate are provided with contact balls, and wherein the wire bridges by an on or extend multi-stage slot in the substrate.

Es hat sich gezeigt, dass sich die Frequenz, mit der Speicherprodukte betrieben werden, bei jeder Architekturänderung mindestens verdoppelt. Beispielsweise betrug die maximale Taktfrequenz beim DDR2 400 MHz, beim DDR3 800 MHz und beim DDR4 wird die Taktfrequenz bei 1,6 GHz und eventuell sogar bei 3,2 GHz liegen. Verbunden damit sind erheblich steigende Ansprüche an eine stabile Spannungsversorgung um das Signalrauschen der Spannungsversorgung (Supply Noise) gering zu halten.It has been shown to be the frequency with which memory products operate at least doubled with each architecture change. For example, the maximum clock frequency of the DDR2 was 400 MHz, the DDR3 800 MHz and the DDR4, the clock frequency at 1.6 GHz and possibly even at 3.2 GHz. Connected with it are significant rising demands to a stable power supply around the signal noise of the power supply (Supply Noise) to keep low.

Durch die wachsende Anzahl an Versorgungspads (Anschlusskontakte für Versorgungsspannungen) und durch den Zuwachs an Funktionalität und auch durch die Notwendigkeit, ggf. auf differentiale Signale überzugehen, wächst die Anzahl der notwendigen Pads (Anschlüsse), die angeschlossen werden müssen.By the growing number of supply pads (connection contacts for supply voltages) and by the increase in functionality and also by the need to if necessary to transfer to differential signals, grows the number of necessary pads (connectors) to be connected have to.

Bevorzugte Package-Technologie (Verpackungs- und Montagetechnologie) ist nach wie vor die Drahtbond-basierte BOC-BSP-Technologie (Board On Chip mit Backside Protection (Rückseitenschutz)), da diese für zentral angeordnete Bondpads auf dem Silizium-Chip am günstigsten und kostengünstiger ist und keine Änderungen des Chipdesigns erfordert, wie z.B. die Flip-Chip-Technologie.preferred Package technology (packaging and assembly technology) is behind as before the wirebond-based BOC-BSP technology (board on chip with backside Protection (back protection)), since these are for centrally arranged bond pads on the silicon chip most favorable and cheaper is and no changes of the chip design, e.g. the flip-chip technology.

Allerdings kann beim konventionellen BOC-BSP nur eine Kupferebene mittels Drahtbonden kontaktiert werden, was grundsätzlich auch für die Vierlagen-BOC-BSP-Technologie gilt. Diese Technologie bietet zusätzlich zur Cu-Lage für Lötbälle (Solder Balls), Drahtbonden und deren Verbindungsleitungen drei weitere Cu-Lagen, die für Masse- und Versorgungspotential sowie Signalverbindungen genutzt werden können.Indeed In conventional BOC-BSP, only one copper plane can be wire-bonded be contacted, which is basically also for them Four-layer BOC-BSP technology applies. This technology offers in addition to Cu layer for Soldering balls (Solder Balls), wire bonding and their interconnections three more Cu layers for Ground and supply potential and signal connections used can be.

Da bei dieser Technologie nur auf die oberste Signallage gebondet werden kann, müssen auch die Versorgungssignale erst eine Wegstrecke auf dieser Ebene zurück legen und durch ein Via (mit einem leitfähigen Material beschichtetes Loch) geführt werden, bis sie auf die Versorgungsebene mit geringsten Widerständen und Induktivitäten geführt werden können.There With this technology, only the highest signal layer is bonded can, must Also, the supply signals only a distance at this level back and through a via (coated with a conductive material Hole) until they reach the level of care with least resistance and inductors guided can be.

Diese Wegstrecke verursacht eine zusätzliche Versorgungsinduktivität, die das Rauschen auf dem Versorgungspotential erhöht. Eine weitere Einschränkung der BOC-BSP-Technologie liegt in dem Wedgepadpitch (Bondpadpitch (Abstand der Bondkontakte zueinander) auf der Substratseite). Auf Grund technologischer Notwendigkeiten (Bondprozess, Substratstrukturierung) kann dieser Pitch zukünftig nicht in dem erforderlichen Maße reduziert werden, wie es die Shrink-Roadmap der Speicherchips erfordert.These Distance causes an additional supply inductance, which increases the noise on the supply potential. A further restriction BOC-BSP technology lies in the wedge-pad pitch (Bondpadpitch (Distance of the bond contacts to each other) on the substrate side). On reason technological needs (bonding process, substrate structuring) can this pitch in the future not to the required extent be reduced, as required by the shrink roadmap of memory chips.

Ein Teil dieser Nachteile wird durch die US 6 049 129 B beseitigt, in der ein CSP-Package für Hochfrequenz IC's beschrieben wird, dass einerseits ein flaches Profil und andererseits geringe Abmessungen aufweist. Bei diesem Package ist ein dünnes Chip, das eine zentrale Bondpadreihe auf weist, über eine Klebeschicht mit einem mehrschichtigen Substrat verbunden, das mit einem mehrfach abgestuften Bondkanal versehen ist. Jede der Ebenen besitzt Kontaktpads, die über Drahtbrücken mit den Bondpads der zentralen Bondpadreihe verbunden sind. Dabei kann die untere Ebene, die dem Chip am nächsten ist, Busleitungen enthalten und die oberste Ebene eine Cu-Verdrahtung aufweisen, die mit Lötbällen versehen ist.Part of these disadvantages is due to the US Pat. No. 6,049,129 B eliminates, in which a CSP package for high-frequency IC's is described that on the one hand has a flat profile and on the other hand, small dimensions. In this package, a thin chip having a central bond pad row is bonded via an adhesive layer to a multi-layered substrate provided with a multi-stepped bonding channel. Each of the levels has contact pads which are connected via wire bridges to the bond pads of the central bond pad row. In this case, the lower level, which is closest to the chip, bus lines and the top level have a Cu wiring, which is provided with solder balls.

Eine ähnliche Speicher-Anordnung geht auch aus der US 6 278 616 B1 hervor, bei der das Chip eine ein- oder mehrreihige Anordnung von zentralen Bondpads aufweist und ebenso ein Mehrebenensubstrat vorgesehen ist, deren Ebenen jeweils durch einen abgestuften Bondkanal über Drahtbrücken mit den Bondpads verbunden sind.A similar memory arrangement also goes from the US Pat. No. 6,278,616 B1 shows, in which the chip has a single or multi-row arrangement of central bond pads and also a multi-level substrate is provided, the planes are each connected by a stepped bonding channel via wire bridges with the bond pads.

Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein BOC-Package zu schaffen, bei dem das Problem der Durchbiegung (Warpage) im Wesentlichen beseitigt ist und bei dem deutlich verbesserte Eigenschaften bezüglich der Zuverlässigkeit erreicht werden.Of the Invention is now based on the object to provide a BOC package, in which the problem of warpage is substantially eliminated is and with the significantly improved properties in terms of reliability be achieved.

Die der Erfindung zugrunde liegende Aufgabenstellung wird dadurch gelöst, dass das Substrat aus einem Substrat-Kern (Core) besteht, der beidseitig mit Kupferlagen (Verdrahtungsebenen) versehen ist, auf der (symmetrisch) sich jeweils mindestens jeweils eine weitere Aufbauebene (Build-Up-Layer) mit jeweils einer weiteren Kupferlage (Verdrahtungsebene) befindet.The The object underlying the invention is achieved in that the substrate consists of a substrate core (core), the two sides provided with copper layers (wiring levels) on which (symmetrical) in each case at least one additional build-up level (build-up layer) with each another copper layer (wiring level) is located.

In einer ersten Ausgestaltung der Erfindung ist die Aufbauebene durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert, dass die Kupferlage auf dem Substrat-Kern (Core-Oberfläche) im späteren Bondbereich (Bondkanal) für das Wirebonden direkt zugänglich ist.In a first embodiment of the invention, the build-up plane is structured on the ball side by pressure or etching-on methods in such a way that the copper layer is deposited on the substrate core (core surface). in the later bond area (bond channel) for the wirebonding is directly accessible.

Eine vorteilhafte Fortführung der Erfindung ist dadurch gekennzeichnet, dass der Bondkanal im Substrat eine Stufengeometrie mit maximal einer Stufe pro Aufbauebene (Build-up-Layer) aufweist.A advantageous continuation The invention is characterized in that the bonding channel in the substrate has a step geometry with a maximum of one level per build level (build-up layer).

Der Bondkanal kann auch zumindest auf der Ballseite mit zunehmender Öffnung zur Ballseite abgestuft, oder auf der Ball- und der Chipseite gegenläufig abgestuft sein. Damit kann die Chipseite auf ähnliche Weise wie die ballseitige Ebene geöffnet werden, was zu einer größtmöglichen Symmetrie im Aufbau führt. Die Folge ist bei Temperaturänderungen ein geringes Warpage.Of the Bondkanal can also at least on the ball side with increasing opening to Graded on the ball side, or stepped in opposite directions on the ball and the chip side be. This allows the chip side in a similar way as the ball side Level to be opened what to the greatest possible Symmetry in construction leads. The consequence is with temperature changes a low warpage.

Eine besondere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass der Bondkanal von der Ball- zur Chipseite durchgängig abgestuft ist, so dass auf der Chipseite ein schmalerer Bondkanal entsteht.A particular embodiment of the invention is characterized in that the bonding channel from the ball to the chip side graded throughout is, so that on the chip side, a narrower bond channel is formed.

Die einzelnen Verdrahtungsebenen sind durch mit Metall oder einem leitfähigen Material gefüllte Vias miteinander verbunden.The individual wiring levels are through with metal or a conductive material filled Vias interconnected.

In einer besonderen Ausgestaltung der Erfindung sind unmittelbar benachbarte Verdrahtungsebenen durch Blind-Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden.In a particular embodiment of the invention are immediately adjacent Wiring levels through blind vias made with metal or a conductive material filled are interconnected.

In einer weiteren Ausgestaltung der Erfindung sind innere Verdrahtungsebenen durch vergrabene Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden.In Another embodiment of the invention are internal wiring levels through buried vias made with metal or a conductive material filled are interconnected.

Eine spezielle Fortführung der Erfindung ist dadurch gekennzeichnet, dass eine der inneren Verdrahtungsebenen durch Galvanisierung in den Bondkanal verlängert ist, so dass eine weitere Drahtbondebene zur Verfügung steht.A special continuation the invention is characterized in that one of the inner Wiring levels is extended by galvanization in the bonding channel, so that another wire bonding level is available.

Vorteile der Erfindung sind darin zu sehen, dass eine direkte Drahtbondverbindung zu den einzelnen Versorgungsebenen möglich wird und damit eine geringere Versorgungsinduktivität verbunden mit einem geringeren Rauschen auf der Versorgungsleitung möglich wird. Die Kosten der erfindungsgemäßen Build-Up-Technologie sind erheblich günstiger als das Laminieren von zwei Substratcores (Leiterplattenmaterial). Darüber hinaus verringert der symmetrische Aufbau das Substratwarpage erheblich.advantages The invention can be seen in that a direct Drahtbondverbindung to the individual supply levels is possible and thus a lower supply inductance associated with less noise on the supply line possible becomes. The costs of the inventive build-up technology are considerably cheaper as laminating two substrate cores (circuit board material). About that In addition, the symmetrical structure significantly reduces the substrate warpage.

Mit Hilfe der Build-up-Technologie kann der Abstand der einzelnen Kupferlagen zueinander eingestellt werden, so dass eine Impedanzkontrolle möglich wird und ein vorgegebener Wert eingestellt werden kann. Schließlich verringert die Präsenz von mehreren Kupferlagen den thermischen Widerstand ganz erheblich, der durch eine geeignete Verteilung der Vias weiter verbessert werden kann.With Help the build-up technology, the distance of each copper layers adjusted to each other, so that an impedance control is possible and a predetermined value can be set. Finally reduced the presence of several copper layers the thermal resistance quite considerably, which can be further improved by a suitable distribution of the vias can.

Schließlich lassen sich bei einem Bondkanal basierten Package Wedgepads zum Drahtbonden auf unterschiedlichen Substratebenen bereitstellen.Finally leave In a bond channel based package, wedge pads are used for wire bonding provide different substrate levels.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The Invention will be explained in more detail below using an exemplary embodiment. In the associated Drawings show:

1: ein Standard-BOC-Package nach dem Stand der Technik; 1 a standard BOC package of the prior art;

2: ein Vierlagen-BOC-Package nach dem Stand der Technik; 2 a four-layer BOC package of the prior art;

3: ein erfindungsgemäßes BOC-Package mit einem Substrat mit dualem Bondkanal, der nach dem symmetrischen Aufbau von Aufbauebenen auf beiden Seiten des Substrates hergestellt worden ist; 3 a BOC package with a dual bond channel substrate made according to the symmetrical construction of build-up planes on both sides of the substrate;

4: eine schematische Ausschnittdarstellung eines BOC-Packages nach 3 mit Rückseitenschutz und vergossenem Bondkanal; 4 : a schematic detail of a BOC package after 3 with back protection and potted bond channel;

5: eine Variante des erfindungsgemäßen BOC-Packages mit mehreren symmetrisch auf beiden Seiten des Substrates ausgebildeten Aufbauebenen und Drahtbrücken vom Siliziumchip zu unterschiedlichen Ebenen; und 5 a variant of the BOC package according to the invention with a plurality of build-up planes symmetrically formed on both sides of the substrate and wire bridges from the silicon chip to different planes; and

6: eine weitere Variante des erfindungsgemäßen BOC-Packages, bei dem eine chipseitig innere Verdrahtungsebene durch Galvanisierung in den Bondkanal verlängert ist. 6 A further variant of the BOC package according to the invention, in which a chip-side inner wiring plane is extended by galvanization into the bonding channel.

In 1 ist ein Standard-BOC-Package 1 (Stand der Technik) mit einem Chip 2, das mittels eines Tapes 3 oder Chipkleben auf eine Leiterplatte 4 geklebt ist, dargestellt. Diese Leiterplatte 4 ist mit einem zentralen Bondkanal 5 versehen, durch den Drahtbrücken 6 gezogen sind, die Bondpads auf dem Chip 2 mit Kontakten 7 auf der Leiterplatte 4 elektrisch verbinden. Die Kontakte 7 sind über eine Verdrahtung 8 mit Kontaktkugeln 9 (Solder Balls) verbunden. Zum Schutz des Chips 2 und der Drahtbrücken 6 sind die Rückseite des Chips 2 und der Bondkanal 5 mit einer Vergussmasse umhüllt bzw. verschlossen. Eine Steuerung der Impedanz ist hier nicht möglich und zusätzlich ist hier ein hohes Signalrauschen der Versorgungsspannung zu verzeichnen.In 1 is a standard BOC package 1 (Prior art) with a chip 2 by means of a tap 3 or chip gluing on a circuit board 4 is glued, pictured. This circuit board 4 is with a central bond channel 5 provided by the wire bridges 6 pulled, the bond pads on the chip 2 with contacts 7 on the circuit board 4 connect electrically. The contacts 7 are over a wiring 8th with contact balls 9 (Solder Balls) connected. To protect the chip 2 and the wire bridges 6 are the back of the chip 2 and the bond channel 5 wrapped or sealed with a potting compound. A control of the impedance is not possible here and in addition here is a high signal noise of the supply voltage recorded.

2 zeigt ein 4-Lagen-BOC-Package (Stand der Technik) mit ähnlichem Aufbau wie 1 mit dem Unterschied, dass hier eine 4-Lagen-Leiterplatte 11 verwendet wird. Hier lässt sich zwar die Impedanz kontrollieren, nicht aber die Induktivität der Spannungsversorgung, die durch die Drahtbondungen und das Viakonzept limitiert ist. 2 shows a 4-layer BOC package (prior art) with similar structure as 1 with the difference that here is a 4-layer PCB 11 is used. Although the impedance can be controlled here, it is not the inductance of the power supply, which is limited by the wire bonds and the Viakonzept.

3 zeigt ein erfindungsgemäßes BOC-Package mit einem Substrat 12 mit dualem bzw. zweistufigem Bondkanal 13, der nach dem symmetrischen Aufbau von Substrataufbauten 14 auf beiden Seiten des Substrates 12 hergestellt worden ist. Die Aufbauebenen 14 bestehen aus dem Substrat (Core) 12, das beidseitig mit einer Cu-Verdrahtung 15.1, 15.2 versehen ist, auf der jeweils eine Aufbauebene 16.1, 16.2 ausgebildet ist, die jeweils wiederum mit einer Cu-Verdrahtung 17.1, 17.2 ausgestattet ist. Die jeweils äußere Cu-Verdrahtung 17.1, 17.2 wird jeweils zumindest teilweise durch eine Lötmaske 18.1, 18.2 abgedeckt wird. 3 shows a BOC package according to the invention with a substrate 12 with dual or two-stage bonding channel 13 , which is based on the symmetrical structure of substrate constructions 14 on both sides of the substrate 12 has been produced. The construction levels 14 consist of the substrate (core) 12 , on both sides with a copper wiring 15.1 . 15.2 is provided on the one building level 16.1 . 16.2 is formed, each in turn with a Cu wiring 17.1 . 17.2 Is provided. The outer Cu wiring 17.1 . 17.2 is at least partially by a solder mask 18.1 . 18.2 is covered.

Die Befestigung des Chips 2 an dem Substrataufbau 14 erfolgt durch ein Klebemittel 19 (gedruckten oder dispensten Klebstoff, oder auch ein Tape). Die elektrische Verbindung zwischen Bondpads 20, 21 und der Cu-Verdrahtung 15.2 bzw. 17.2 erfolgt mit Hilfe von Drahtbrücken 22, so dass unterschiedliche Metallisierungsebenen erreicht werden. Die elektrische Verbindung zwischen den einzelnen Cu-Verdrahtungen 15.1 und 17.1 bzw. 15.2 und 17.2 sowie auch 17.1 und 17.2 erfolgt durch mit einem leitfähigen Material gefüllte Vias 23.The attachment of the chip 2 on the substrate structure 14 done by an adhesive 19 (printed or dispensten adhesive, or even a tape). The electrical connection between bonding pads 20 . 21 and the Cu wiring 15.2 respectively. 17.2 done with the help of wire bridges 22 , so that different metallization levels are achieved. The electrical connection between the individual Cu wirings 15.1 and 17.1 respectively. 15.2 and 17.2 and also 17.1 and 17.2 is done by filled with a conductive material vias 23 ,

Wesentlich ist, dass der Substrataufbau 14 vor dem Herstellen des Bondkanals 13 durch Stanzen oder anderweitige mechanische Bearbeitung erfolgt, was die Herstellung eines BOC-Packages mit einer mehrstufigen Bondkanalstruktur erlaubt. Weiterhin kann ein symmetrischer Substrataufbau 14 realisiert werden, indem zusätzliche Aussparungen 24 auf der Chipseite des Substrataufbaus 14 erzeugt werden. Ein solcher Substrataufbau reduziert die thermisch bedingte Verbiegung (Warpage) und ist mit einem sehr einfachen Verfahren herstellbar. Dabei können die chipseitigen Aussparungen 24 größer sein, als die auf der gegenüber liegenden Seite des Substrates 14.It is essential that the substrate structure 14 before making the bond channel 13 by punching or other mechanical processing takes place, which allows the production of a BOC package with a multi-level bonding channel structure. Furthermore, a symmetrical substrate structure 14 be realized by adding additional recesses 24 on the chip side of the substrate structure 14 be generated. Such a substrate structure reduces the thermal distortion (Warpage) and can be produced with a very simple method. In this case, the chip-side recesses 24 larger than those on the opposite side of the substrate 14 ,

Durch Veränderung der Dicke der Aufbauebenen 16.1, 16.2 lässt sich die Impedanz zwischen den Cu-Verdrahtungen 15.2, 17.2 und 15.1, 17.1 einstellen bzw. kontrollieren.By changing the thickness of the build-up levels 16.1 . 16.2 can be the impedance between the copper wiring 15.2 . 17.2 and 15.1 . 17.1 adjust or check.

4 zeigt eine schematische Ausschnittdarstellung eines BOC-Packages nach 3 mit Rückseitenschutz (Moldkappe) aus einer Vergussmasse 10 und mit der Vergussmasse 10 vergossenen Bondkanal 13. 4 shows a schematic detail of a BOC package after 3 with back protection (mold cap) from a potting compound 10 and with the potting compound 10 potted Bondkanal 13 ,

Durch den erfindungsgemäßen Substrataufbau 14 können die Stromversorgung auf mehrere Ebenen 15.2 (Zuführebene A), 15.1 (Zuführebene B), 17.1 (Zuführebene C)verteilt werden und die Cu-Verdrahtung 17.2 als Signalebene. Die auf der Aufbauebene 16.2 befindlichen Lötkugeln 25 stehen über die Vias 23 mit unterschiedlichen Ebenen in elektrischer Verbindung.By the substrate structure according to the invention 14 can supply power to multiple levels 15.2 (Feed level A), 15.1 (Feed level B), 17.1 (Feed level C) are distributed and the Cu wiring 17.2 as a signal level. The at the construction level 16.2 located solder balls 25 stand over the vias 23 with different levels in electrical connection.

In 5 ist eine Variante des erfindungsgemäßen BOC-Packages mit mehreren symmetrisch auf beiden Seiten des Substrates 12 ausgebildeten Aufbauebenen und Drahtbrücken 22 vom Siliziumchip 2 zu unterschiedlichen Ebenen. Der Bondkanal 13 ist hier in verschiedene Spaltbreiten abgestuft (dargestellt sind hier beispielsweise 3 Ebenen), indem zusätzliche Aufbauebenen 26.1, 26.1 und Cu-Verdrahtungen 27.1, 27.2 hinzugefügt worden sind. Der sonstige Aufbau entspricht dem Aufbau gemäß 3, 4.In 5 is a variant of the BOC package according to the invention with several symmetrical on both sides of the substrate 12 trained construction levels and wire bridges 22 from the silicon chip 2 to different levels. The bond channel 13 Here is graded into different gap widths (shown here are, for example, 3 levels), by adding additional construction levels 26.1 . 26.1 and Cu wirings 27.1 . 27.2 have been added. The other structure corresponds to the structure according to 3 . 4 ,

6 zeigt eine Variante des erfindungsgemäßen BOC-Packages nach 3. Hier ist eine chipseitig innere Cu-Verdrahtungsebene 15.1 durch Galvanisierung 28 in den Bondkanal 22 verlängert. Der übrige Aufbau entspricht 3 einschließlich der zugehörigen Beschreibung. Damit kann auch die innere Cu-Verdrahtung 15.1 direkt mit Drahtbrücken 22 kontaktiert werden. 6 shows a variant of the BOC package according to the invention 3 , Here is a chip-side inner Cu wiring layer 15.1 by galvanization 28 in the bond channel 22 extended. The rest of the construction corresponds 3 including the associated description. This can also be the inner Cu wiring 15.1 directly with wire bridges 22 be contacted.

11
Standard-PackageStandard Package
22
Chipchip
33
TapeTape
44
Leiterplattecircuit board
55
BondkanalBond channel
66
Drahtbrückejumper
77
KontaktContact
88th
Verdrahtungwiring
99
KontaktkugelContact ball
1010
Vergussmassepotting compound
1111
4-Lagen-Leiterplatte4-layer printed circuit board
1212
Substrat (Core)substratum (Core)
1313
BondkanalBond channel
1414
Substrataufbausubstrate assembly
15.115.1
Cu-VerdrahtungCu wiring
15.215.2
Cu-VerdrahtungCu wiring
16.116.1
Aufbauebeneconstruction level
16.216.2
Aufbauebeneconstruction level
17.117.1
Cu-VerdrahtungCu wiring
17.217.2
Cu-VerdrahtungCu wiring
18.118.1
Lötstoppmaskesolder mask
18.218.2
Lötstoppmaskesolder mask
1919
Klebemitteladhesive
2020
Bondpadbonding pad
2121
Bondpadbonding pad
2222
Drahtbrückejumper
2323
viavia
2424
Aussparungrecess
2525
Lötkugel (Solder Ball)Solder ball (Solder Ball)
26.126.1
Aufbauebeneconstruction level
26.226.2
Aufbauebeneconstruction level
27.127.1
Cu-VerdrahtungCu wiring
27.227.2
Cu-VerdrahtungCu wiring
2828
Galvanisierunggalvanization

Claims (10)

BOC-Package mit einem Silizium-Chip, das mit seiner aktiven Seite an einem Substrat befestigt ist und mit wenigstens einer zentralen Reihe von Bondpads versehen ist, die über Drahtbrücken mit Kontakten und Leitbahnen elektrisch verbunden sind, die sich am und im Substrat befinden und auf der dem Chip gegenüber liegenden Seite des Substrates mit Kontaktkugeln versehen sind, und wobei sich die Drahtbrücken durch einen ein- oder mehrstufigen Schlitz im Substrat erstrecken, dadurch gekennzeichnet , dass das Substrat aus einem Substrat-Kern (Core) besteht, der beidseitig mit Kupferlagen (Cu-Verdrahtungsebenen) versehen ist, auf denen sich jeweils mindestens jeweils eine weitere Aufbauebene (Build-Up-Layer) mit jeweils einer weiteren Kupferlage/Verdrahtungsebene befindet.BOC package comprising a silicon chip, which is fixed with its active side to a substrate and provided with at least one central row of bond pads, which are electrically connected via wire bridges with contacts and interconnects, which are located on and in the substrate and on the chip opposite side of the substrate are provided with contact balls, and wherein the wire bridges extend through a single or multi-stage slot in the substrate, characterized in that the substrate consists of a core substrate (core), the both sides with copper layers ( Cu wiring levels) is provided, on each of which at least one further build-up level (build-up layer), each with a further copper layer / wiring level is located. BOC-Package nach Anspruch 1, dadurch gekennzeichnet, dass die Aufbauebene durch Druck- oder Rückätzverfahren auf der Ballseite derart strukturiert ist, dass die Kupferlage auf dem Substrat-Kern (Core-Oberfläche) im späteren Bondbereich (Bondkanal) für das Wirebonden direkt zugänglich ist.BOC package according to claim 1, characterized in that that the build-up level by pressure or Rückätzverfahren on the ball side is structured such that the copper layer on the substrate core (core surface) in later Bonding area (bonding channel) for the wirebonden directly accessible is. BOC-Package nach Anspruch 1, dadurch gekennzeichnet, dass der Bondkanal im Substrat eine Stufengeometrie mit maximal einer Stufe pro Aufbauebene (Build-up-Layer) aufweist.BOC package according to claim 1, characterized in that that the bonding channel in the substrate a step geometry with maximum one level per build level (build-up layer). BOC-Package nach Anspruch 1 bis 3, dadurch gekenn zeichnet, dass der Bondkanal zumindest auf der Ballseite mit zunehmender Öffnung zur Ballseite abgestuft ist.BOC package according to claim 1 to 3, characterized marked, that the bonding channel at least on the ball side with increasing opening to Graded on the ball side. BOC-Package nach Anspruch 4, dadurch gekennzeichnet, dass der Bondkanal auf der Ball- und der Chipseite gegenläufig abgestuft ist.BOC package according to claim 4, characterized in that that the bonding channel on the ball and the chip side stepped in opposite directions is. BOC-Package nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass der Bondkanal von der Ball- zur Chipseite durchgängig abgestuft ist.BOC package according to claim 1 to 3, characterized that the bonding channel from the ball to the chip side graded throughout is. BOC-Package nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die einzelnen Verdrahtungsebenen durch mit Metall oder einem leitfähigen Material gefüllte Vias miteinander verbunden sind.BOC package according to one of claims 1 to 6, characterized that the individual wiring levels through with metal or a conductive material filled Vias are interconnected. BOC-Package nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass unmittelbar benachbarte Verdrahtungsebenen durch Blind-Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden sind.BOC package according to one of claims 1 to 7, characterized that immediately adjacent wiring levels through blind vias, with metal or a conductive one Material filled are interconnected. BOC-Package nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass innere Verdrahtungsebenen durch vergrabene Vias, die mit Metall oder einem leitfähigen Material gefüllt sind, miteinander verbunden sind.BOC package according to one of Claims 1 to 8, characterized that inner wiring levels through buried vias, those with metal or a conductive Material filled are interconnected. BOC-Package nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine der inneren Verdrahtungsebenen durch Galvanisierung in den Bondkanal verlängert ist, so dass eine weitere Drahtbondebene zur Verfügung steht.BOC package according to one of claims 1 to 9, characterized that one of the inner wiring planes by galvanization in extends the bond channel is, so that another wire bonding level is available.
DE102005001590A 2005-01-12 2005-01-12 BOC Package Expired - Fee Related DE102005001590B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005001590A DE102005001590B4 (en) 2005-01-12 2005-01-12 BOC Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005001590A DE102005001590B4 (en) 2005-01-12 2005-01-12 BOC Package

Publications (2)

Publication Number Publication Date
DE102005001590A1 true DE102005001590A1 (en) 2006-07-20
DE102005001590B4 DE102005001590B4 (en) 2007-08-16

Family

ID=36643042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001590A Expired - Fee Related DE102005001590B4 (en) 2005-01-12 2005-01-12 BOC Package

Country Status (1)

Country Link
DE (1) DE102005001590B4 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007014198A1 (en) * 2007-03-24 2008-09-25 Qimonda Ag Integrated component
CN101740530A (en) * 2008-11-25 2010-06-16 三星电子株式会社 Integrated circuit substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6423622B1 (en) * 1999-12-29 2002-07-23 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
US20040065473A1 (en) * 2002-10-08 2004-04-08 Siliconware Precision Industries, Ltd., Taiwan Warpage preventing substrate
EP1460687A1 (en) * 2003-03-21 2004-09-22 Texas Instruments Inc. Recessed Wire Bonded Semiconductor Package Substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6423622B1 (en) * 1999-12-29 2002-07-23 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
US20040065473A1 (en) * 2002-10-08 2004-04-08 Siliconware Precision Industries, Ltd., Taiwan Warpage preventing substrate
EP1460687A1 (en) * 2003-03-21 2004-09-22 Texas Instruments Inc. Recessed Wire Bonded Semiconductor Package Substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007014198A1 (en) * 2007-03-24 2008-09-25 Qimonda Ag Integrated component
US8143714B2 (en) 2007-03-24 2012-03-27 Qimonda Ag Integrated circuit and method for producing the same
DE102007014198B4 (en) * 2007-03-24 2012-11-15 Qimonda Ag Integrated component and method for manufacturing an integrated component
CN101740530A (en) * 2008-11-25 2010-06-16 三星电子株式会社 Integrated circuit substrate

Also Published As

Publication number Publication date
DE102005001590B4 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
DE102005010156B4 (en) A method of forming an array of stacked individual circuits
DE602004005760T2 (en) Semiconductor device
DE4301915C2 (en) Multi-chip semiconductor device
DE10250538B4 (en) Electronic component as multichip module and method for its production
DE102005055761B4 (en) Power semiconductor component with semiconductor chip stack in bridge circuit and method for producing the same
DE10339770B4 (en) Method for producing an FBGA arrangement
DE19520700B4 (en) Semiconductor chip layout
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE10033977B4 (en) Interconnect structure for using semiconductor chips on substrates
DE102005035393B4 (en) A method of manufacturing a multi-chip device and such a device
DE19747105A1 (en) Component with stacked semiconductor chips
DE10301512A1 (en) Reduced chip package and process for its manufacture
DE102004001829A1 (en) Semiconductor device
DE10231385A1 (en) Semiconductor chip comprises semiconductor substrate with integrated circuits, bond pad-wiring pattern semiconductor substrate, and pad-rearrangement pattern in center region of semiconductor substrate
DE102005039165B4 (en) Wire and strip bonded semiconductor power device and method of making the same
DE102004049356A1 (en) Semiconductor module with an internal semiconductor chip stack and method for producing the same
DE10251530A1 (en) Stack arrangement for FBGA memory module, has encapsulation at central region of each memory chip, constituting spacer between chips, and metallization connected to carrier substrate
DE10200268A1 (en) Semiconductor device
DE19821916C2 (en) Semiconductor device with a BGA substrate
DE102005001590B4 (en) BOC Package
DE10302022B4 (en) Method for producing a reduced chip package
DE102007014198B4 (en) Integrated component and method for manufacturing an integrated component
DE102004037826B4 (en) Semiconductor device with interconnected semiconductor devices
DE102007002807B4 (en) chip system
DE10261410B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee