DE102007014198A1 - Integriertes Bauteil - Google Patents
Integriertes Bauteil Download PDFInfo
- Publication number
- DE102007014198A1 DE102007014198A1 DE102007014198A DE102007014198A DE102007014198A1 DE 102007014198 A1 DE102007014198 A1 DE 102007014198A1 DE 102007014198 A DE102007014198 A DE 102007014198A DE 102007014198 A DE102007014198 A DE 102007014198A DE 102007014198 A1 DE102007014198 A1 DE 102007014198A1
- Authority
- DE
- Germany
- Prior art keywords
- opening
- wiring level
- carrier substrate
- integrated component
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 2
- 238000005476 soldering Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 235000011837 pasties Nutrition 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Integriertes Bauteil mit einem Trägersubstrat 10, einer Verdrahtungsebene 30, einer isolierenden Schicht 20 und einer Kontaktbrücke 40. Die Verdrahtungsebene 30 weist dabei Leiterbahnen 31, 32 aus einem ersten leitfähigen Material auf, und die Kontaktbrücke 40 aus einem zweiten leitfähigen Material verbindet die erste Leiterbahn 31 mit der zweiten Leiterbahn 32.
Description
- Die vorliegende Erfindung betrifft ein integriertes Bauteil, sowie ein Verfahren zur Herstellung eines integrierten Bauteils.
- Integrierte Bauteile, wie z. B. Mikroprozessoren, Speicherbausteine, Logikbausteine oder sonstige analoge bzw. digitale Schaltungen, werden heutzutage, oft in Form eines Halbleiterchips in einem Gehäuse, in großen Mengen serienmäßig hergestellt. Der Chip, umfassend beispielsweise ein Halbleitersubstrat aus Silizium, weist dabei die eigentliche funktionale Schaltung auf, die durch eine Kombination von Lithographie- und Strukturierungsverfahren in dem Chip realisiert wurde. Das Gehäuse bietet ferner Möglichkeiten zum elektrischen und/oder optischen Kontaktieren der integrierten Schaltung, weitere funktionale Elemente, wie z. B. bei System in Package, und/oder eine Versiegelung der integrierten Schaltung gegenüber Feuchtigkeit oder anderen Umwelteinflüssen. Als Herstellungsprozesse für die integrierte Schaltung dienen in der Regel hochentwickelte Prozesse, wie beispielsweise der CMOS-Prozess.
- Vor Allem bei hochintegrierten digitalen Schaltungen, wie Mikroprozessoren und Datenspeichern, ist die Miniaturisierung der Strukturgrößen Gegenstand intensiver industrieller und wissenschaftlicher Forschung und Entwicklung. Durch die Miniaturisierung der Strukturgrößen können mehr funktionale Einheiten in der integrierten Schaltung untergebracht werden, was die Gesamtleistung des integrierten Bauteils wesentlich erhöht. So ist beispielsweise die Speicherkapazität, d. h. die Anzahl der vorhandenen Speicherzellen, eine kritische Größe für einen modernen Speicherbaustein. Ferner spielen auch der Stromverbrauch und die Geschwindigkeit eine wesentliche Rolle bei der Miniaturisierung der Strukturgrößen.
- Elektronische Bauteile und Schaltungen weisen in der Regel eine maximal zulässige Betriebsspannung oder Signalspannung auf. Wird diese maximale Spannung, beispielsweise durch eine elektrostatische Entladung, auch nur kurzfristig überschritten, können Teile der Schaltung oder auch die gesamte Schaltung selbst zerstört werden. In diesem Zusammenhang spricht man auch von ESD-Schutzmaßnahmen (electro-static discharge), um integrierte Bauteile vor derartigen Entladungen zu schützen. Neben den üblichen Maßnahmen während der Herstellung, des Vertriebs, und während der Verarbeitung der integrierten Bauteile, finden auch direkte ESD-Schutzmaßnahmen in der integrierten Schaltung oder in dem integrierten Bauteil Anwendung. Hierzu gehört beispielsweise auch das Kurzschließen von zusammengehörenden Anschlüssen der integrierten Schaltung durch Gehäuseteile, beispielsweise Leiterbahnen eines Trägersubstrats. Da bei zunehmender Integration und Miniaturisierung der Strukturgrößen auch die effektiven Widerstände der Leiterbahnen auf der integrierten Schaltung steigen, kann ein Entladungsstrom zu entsprechend höheren internen Spannungen führen. Ein entsprechender Kurzschluss, beispielsweise zweier Versorgungsspannungsleitungen, die auf dem selben Zielpotenzial gehalten werden sollen, kann derartige hohe interne Spannung vermeiden.
- Das Kurzschließen von Anschlüssen einer integrierten Schaltung kann daher, wie bereits bekannt, über zusätzliche Leiterbahnen in dem Trägersubstrat erfolgen. Hierfür sind jedoch wenigstens zwei voneinander unabhängige Verdrahtungsebenen in dem Trägersubstrat notwendig. Diese Notwendigkeit ist dadurch gegeben, dass der Kurzschluss kreuzungsfrei mit anderen Signalleitungen einer ersten Verdrahtungsebene durch eine Leiterbahn einer zweiten Verdrahtungsebene erfolgen muss. Das Vorsehen mehrerer Verdrahtungsebenen in einem Trägersubstrat führt jedoch zu einer aufwändigeren Herstellung des integrierten Bauteils. Die mit der aufwändigen Herstellung verbundenen hohen Kosten können jedoch in gewissen Anwendungen, wie beispielsweise einem sog. Commodity Speicherbausteins mit einem standardisierten FBGA BOC Lotkugelanschluss, nicht toleriert werden. Commodity Speicherbausteine finden in der Regel als Massenprodukt Anwendung in Konsumgütern.
- Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes und im Wesentlichen kostengünstigeres integriertes Bauteil mit Maßnahmen zum Schutz vor elektrostatischen Entladungen bereit zu stellen. Der vorliegenden Erfindung liegt ferner die Aufgabe zugrunde, ein Verfahren zur Herstellung eines verbesserten und kostengünstigeren integrierten Bauteils bereitzustellen.
- Die der Erfindung zugrunde liegende Aufgabe wird durch das integrierte Bauteil gemäß Anspruch 1 und durch das Verfahren gemäß Anspruch 11 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Gemäß eines ersten Aspekts der vorliegenden Erfindung umfasst ein integriertes Bauteil ein Trägersubstrat, eine Verdrahtungsebene oberhalb des Trägersubstrats, wobei die Verdrahtungsebene eine erste Leiterbahn und eine zweite Leiterbahn aus einem ersten leitfähigen Material aufweist, eine isolierende Schicht oberhalb der Verdrahtungsebene, wobei die isolierende Schicht eine erste Öffnung in einem Bereich der ers ten Leiterbahn der Verdrahtungsebene und eine zweite Öffnung in einem Bereich der zweiten Leiterbahn der Verdrahtungsebene aufweist und eine Kontaktbrücke aus einem zweiten leitfähigen Material, wobei die Kontaktbrücke in einem Bereich der ersten Öffnung mit der ersten Leiterbahn verbunden ist und in einem Bereich der zweiten Öffnung mit der zweiten Leiterbahn verbunden ist.
- Gemäß eines zweiten Aspekts der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines integrierten Bauteils die folgenden Schritte: Bereitstellen eines Trägersubstrats; Bereistellen einer Verdrahtungsebene oberhalb des Trägersubstrats, wobei die Verdrahtungsebene eine erste Leiterbahn und eine zweite Leiterbahn aus einem ersten leitfähigen Material aufweist; Bereitstellen einer isolierenden Schicht oberhalb der Verdrahtungsebene, wobei die isolierende Schicht eine erste Öffnung in einem Bereich der ersten Leiterbahn der Verdrahtungsebene und eine zweite Öffnung in einem Bereich der zweiten Leiterbahn der Verdrahtungsebene aufweist; und Bereitstellen einer Kontaktbrücke aus einem zweiten leitfähigen Material, wobei durch die Kontaktbrücke in einem Bereich der ersten Öffnung die erste Leiterbahn mit der zweiten Leiterbahn in einem Bereich der zweiten Öffnung verbunden wird.
- Durch das Vorsehen einer Verdrahtungsebene mit Leiterbahnen aus einem ersten leitfähigen Material und einer Kontaktbrücke aus einem zweiten leitfähigen Material, kann die Kontaktbrücke wesentlich günstiger in einem integrierten Bauteil bereitgestellt werden. Eine zweite aufwändige Verdrahtungsebene auf dem Trägersubstrat wird unnötig, wobei eine Kontaktbrücke eine elektrische Verbindung von zwei oder mehreren Leiterbahnen der Verdrahtungsebene, beispielsweise zur Realisierung von ESD-Schutzmaßnahmen, ermöglicht. Versorgungsleitungen auf einem Chip können einen hohen Widerstand aufweisen, insbesondere bei zunehmender Verkleinerung der Strukturgrößen. Dieser Widerstand kann 1 Ohm überschreiten, wobei ein effektiver Widerstand viel kleiner als 1 Ohm gehalten werden soll. Die Kontaktbrücke kann einen Kurzschluss bereitstellen, der den effektiven Widerstand auf weit unterhalb 1 Ohm absenkt (<< 1 Ω). Das erfindungsgemäße Bauteil bzw. Verfahren soll jedoch nicht auf Bauteile mit nur einer Verdrahtungsebene beschränkt sein, da das Vorsehen der Kontaktbrücke generell eine weitere Verdrahtungsebene einspart, auch wenn z. B. bereits zwei, drei, vier oder mehr Verdrahtungsebenen vorgesehen sind.
- Gemäß einer Ausführungsform der vorliegenden Erfindung kann das Trägersubstrat aus einem ersten isolierendem Material bestehen und die isolierende Schicht aus einem zweiten isolierendem Material bestehen.
- In vorteilhafter Weise kann das zweite leitfähige Material einen leitfähigen Klebstoff, vorzugsweise Leitsilber, aufweisen. Ein derartiges Material kann kostengünstig und einfach aufgebracht werden. Beispielsweise durch ein Druckverfahren, wie z. B. ein Drucken mit einer Dickfilmmaske. Ferner kann das erste leitfähige Material hochleitfähige Materialien wie Kupfer, Zinn, Bismut, oder Aluminium aufweisen und stellt daher eine optimale elektronische Ankontaktierung zur Verfügung.
- Vorzugsweise kann die isolierende Schicht eine Lötstopppaste oder Flüssigkeit aufweisen. Diese Lötstopppaste, als Paste oder Flüssigkeit, kann einfach und kostengünstig bereitgestellt werden, beispielsweise durch ein Druckverfahren, wie z. B. ein Drucken mit einer Dickfilmmaske. Die isolierende Schicht kann daher in einem festen, pastösen oder flüssigen Zustand vorliegen. Ferner kann daher die isolierende Schicht einerseits das zuverlässige Auflöten des integrierten Bauteils auf eine gedruckte Schaltung ermöglichen, dies im Sinne der Lötstopppaste, und andererseits die elektrische Isolierung von der Kontaktbrücke zu den Leiterbahnen der Verdrahtungsebene bereitstellen. Dies vereinfacht nicht nur wesentlich die Herstellung des integrierten Bauteils, sondern führt auch zu einer verringerten Bauteilhöhe. Das integrierte Bauteil
- Im Folgenden wird die Erfindung mit Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
-
1A und1A eine schematische Seitenansicht eines integrierten Bauteils gemäß einer ersten und zweiten Ausführungsform der vorliegenden Erfindung; -
2A bis2C eine schematische Draufsicht eines integrierten Bauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung; -
3A bis3D eine schematische Draufsicht eines integrierten Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung
und -
4 eine schematische Schaltung eines integrierten Bauteils gemäß einer dritten Ausführungsform der vorliegenden Erfindung. -
1A zeigt eine schematische Seitenansicht eines integrierten Bauteils gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Eine integrierte Schaltung50 ist dabei oberhalb eines Trägersubstrats10 angeordnet. Ferner ist eine Verdrahtungsebene30 mit einer ersten Leiterbahn31 und einer zweiten Leiterbahn32 oberhalb des Trägersubstrats10 angeordnet. Eine isolierende Schicht20 ist oberhalb der Verdrahtungsebene30 und oberhalb des Trägersubstrats10 angeordnet. Die isolierende Schicht20 weist eine erste Öffnung21 in einem Bereich der ersten Leiterbahn31 und eine zweite Öffnung22 in einem Bereich der zweiten Leiterbahn32 auf. Eine Kontaktbrücke40 kontaktiert die erste Leiterbahn31 in einem Bereich der ersten Öffnung21 und die zweite Leiterbahn32 in einem Bereich der zweiten Öffnung22 der isolierenden Schicht20 . - Die integrierte Schaltung
50 kann beispielsweise ein Halbleitersubstrat aufweisen, indem durch eine Reihe von Lithographie- und Strukturierungs-Techniken elektronische und/oder optische funktionale Einheiten realisiert wurden. Dabei umfassen funktionale Einheiten beispielsweise Transistoren, Widerstände, Kondensatoren, Dioden, Lichtemitter, Lichtsensoren, Leiterbahnen und/oder andere funktionale Einheiten wie aus der Halbleitertechnologie bekannt. Die integrierte Schaltung50 kann ferner beispielsweise einen hochintegrierten elektronischen Datenspeicher umfassen, wie beispielsweise eine DRAM-, PC-RAM-, CB-RAM-, Flash-RAM- oder eine MRAM-Einheit. - Das Trägersubstrat
10 kann einen isolierenden Kunststoff umfassen, wie beispielsweise ein Epoxydharz. Oberhalb des Trägersubstrats10 ist die Verdrahtungsebene30 angeordnet, die Verdrahtungsebene39 kann beispielsweise durch ein Aufbringen und eine Strukturierung eines Metallfilms realisiert werden. Dies kann beispielsweise im Sinne einer gedruckten Schaltung aus einer Kupferschicht erfolgen. Auf die Verdrahtungsebene30 wird die isolierende Schicht20 aufgebracht. - Die isolierende Schicht
20 weist die Öffnungen21 ,22 auf, um einen elektrischen Kontakt zu den Leiterbahnen31 und32 der Verdrahtungsebene30 zu ermöglichen. Die isolierende Schicht20 kann ferner weitere Öffnungen aufweisen um weiteren Kontakt zu den Leiterbahnen31 ,32 oder anderen Leiterbahnen zu ermöglichen. Die isolierende Schicht20 kann ferner eine Lötstopppaste umfassen, die das Benetzen eines Metalllots der Leiterbahnen der Verdrahtungsebene30 außerhalb der Öffnungen verhindert. Eine derartige Lötstopppaste kann dabei ein isolierendes Granulat wie beispielsweise Aluminiumoxid oder Siliziumoxid aufweisen. Gemäß einer Ausführungsform der vorliegenden Erfindung kann die isolierende Schicht20 in Form einer Lötstopppaste, einfach aufgedruckt werden. Dies kann durch ein Siebdruckverfahren, oder durch ein selektives Aufspritzen durch ein oder mehrere Düsen erfolgen. - Oberhalb der isolierenden Schicht
20 wird die Kontaktbrücke40 aufgebracht, die die erste Leiterbahn31 mit der zweiten Leiterbahn32 verbindet. Damit kann eine niederohmige Verbindung zur Ableitung von Strömen bereitgestellt werden und wirksam das Auftreten schädlicher Spannung in der integrierten Schaltung50 verhindert werden. Die Kontaktbrücke40 aus einem zweiten leitfähigen Material kann dabei einen leitfähigen Klebstoff aufweisen, wie beispielsweise Leitsilber. Der leitfähige Klebstoff kann als pastöses Medium ebenfalls einfach und kostengünstig aufgebracht werden, beispielsweise durch ein Druckverfahren. Die Verwendung von Leitsilber verhindert ferner ein Verlaufen oder Aufschmelzen der Kontaktbrücke40 bei darauf folgenden Hochtemperaturprozessen, die beispielsweise zum Verlöten der Leiterbahnen der Verdrahtungsebene30 mit einem Metalllot zur Aufgabe haben. Beispiele hierfür sind Reflow-, Infrarot- oder Schwalllöt-Prozesse. -
1B zeigt eine schematische Seitenansicht eines integrierten Bauteils gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Elemente, die bereits eingeführte Bezugszeichen tragen, wurden im Zusammenhang mit der1A beschrieben. Gemäß dieser Ausführungsform weist das integrierte Bauteil ein Gehäuse60 auf, das, zumindest teilweise, an die integrierte Schaltung50 und an das Trägersubstrat10 heranreicht. Das Gehäuse60 kann ein Kunststoffharz, wie beispielsweise Epoxydharz, aufweisen. Das Gehäuse60 dient zum Schutz der integrierten Schaltung50 vor mechanischen, thermischen und/oder vor elektrischen Einwirkungen von Außen oder vor Feuchtigkeit. - Ferner weist die isolierende Schicht
20 eine dritte Öffnung23 auf, die eine weitere Kontaktierung der ersten Leiterbahn31 der Verdrahtungsebene30 erlaubt. In einem Bereich der dritten Öffnung23 ist eine Lotkugel70 aufgebracht. Übliche Metalllote weisen eine Legierung eines oder mehrerer der folgenden Metalle Kupfer, Silber, Blei, Zinn, und/oder Bismut auf. Ferner kann die Lotkugel70 ein Flussmittel aufweisen, dass ein vorteilhaftes Verfliesen und eine zuverlässige Ankontaktierung der Leiterbahn31 an eine weitere gedruckte Schaltung mit Hilfe der Lotkugel70 ermöglicht. Die isolierende Schicht20 kann ferner eine Lötstopppaste aufweisen, die das ungewollte Verfließen der Lotkugel70 außerhalb eines Bereichs der dritten Öffnung23 verhindert. - Gemäß dieser Ausführungsform der vorliegenden Erfindung kann das integrierte Bauteil auf eine gedruckte Schaltung aufgebracht werden, und einem Verlötprozess, wie beispielsweise einem Reflow-, Infrarot- oder Schwalllot-Prozess ausgesetzt werden. Dabei schmilzt die Lotkugel
70 auf und kontaktiert das integrierte Bauteil mit anderen elektronischen Einheiten eines Schaltkreissystems, wie beispielsweise eines Motherboards oder eines Computers. Das zweite leitfähige Material der Kontaktbrücke40 schmilzt während dieses Prozesses nicht auf und bleibt stabil erhalten. Es ist daher sichergestellt, dass einerseits die Kontaktbrücke40 zuverlässig bestehen bleibt und andererseits ein ungewollter Kurzschluss von Lötverbindungen verhindert wird. -
2A bis2C zeigen eine schematische Draufsicht auf das integrierte Bauteil gemäß der ersten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung. Zunächst zeigt2A die Verdrahtungsebene30 mit der ersten Leiterbahn31 und der zweiten Leiterbahn32 oberhalb des Trägersubstrats10 . Wie ersichtlich kann innerhalb der Verdrahtungsebene kein Verbindung zwischen der ersten Leiterbahn31 und der zweiten Leiterbahn32 hergestellt werden, ohne andere Leiterbahnen zu kreuzen. -
2B zeigt das integrierte Bauteil nachdem die isolierende Schicht mit der ersten Öffnung21 und der zweiten Öffnung22 auf die Verdrahtungsebene aufgebracht wurde. Bezüglich der Aufbringung der Schicht20 wird auf die Beschreibung in Zusammenhang mit1A verwiesen. Wie ersichtlich, ist die erste Öffnung21 in einem Bereich der ersten Leiterbahn31 angeordnet, während die zweite Öffnung22 in einem Bereich der zweiten Leiterbahn32 angeordnet ist. Teile der Verdrahtungsebene30 , die dazwischen liegen, sind von der isolierenden Schicht20 bedeckt. -
2C zeigt das integrierte Bauteil nachdem die Kontaktbrücke40 aufgebracht wurde. Bezüglich der Aufbringung der Kontaktbrücke40 wird auf die Beschreibung in Zusammenhang mit1A verwiesen. Wie ersichtlich, wird sowohl die erste Leiterbahn31 in dem Bereich der ersten Öffnung21 , also auch die zweite Leiterbahn32 in einem Bereich der zweiten Öffnung22 ankontaktiert, und die Leiterbahnen31 ,32 sind somit leitend verbunden, ohne dass andere Einheiten und/oder Leiterbahnen kontaktiert werden. - Die
3A bis3D zeigen eine schematische Draufsicht des integrierten Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung in verschiedenen Stadien während der Herstellung. Demgemäß weist das Trägersubstrat10 eine Öffnung in einem mittigen Bereich auf, wie zunächst in3A gezeigt. Die – in dieser Ansicht – unterhalb angebrachte integrierte Schaltung50 wird daher sichtbar und/oder zugänglich. Die integrierte Schaltung50 weist zumindest auch in diesem mittigen Bereich Kontaktflächen51 ,52 ,53 , wie beispielsweise sogenannte Bondpads, auf. Die Kontaktflächen51 ,52 ,53 der integrierten Schaltung50 sind mit einer Verbindung80 , beispielsweise mit einem sogenannten Bonddraht, mit den entsprechenden Leiterbahnen der Verdrahtungsebene30 verbunden. - Gemäß dieser Ausführungsform der vorliegenden Erfindung, ist die erste Kontaktfläche
51 mit der zweiten Kontaktfläche52 innerhalb der integrierten Schaltung50 verbunden. Diese Ver bindung kann einen wesentlichen elektrischen Widerstand aufweisen, an dem eine entsprechende Spannung bei einem Stromfluss durch die Verbindung abfällt. Um den Widerstand zu verringern und die Spannung auf ein unschädliches Niveau herabzusenken soll daher die erste Leiterbahn31 mit der zweiten Leiterbahn32 kurzgeschlossen werden, da einerseits die erste Leiterbahn31 über einer Verbindung80 mit der ersten Kontaktfläche51 und andererseits die zweite Leiterbahn32 über eine Verbindung80 mit der zweiten Kontaktfläche52 verbunden ist. Ein direkter Kurzschluss zwischen der ersten Kontaktfläche51 und der zweiten Kontaktfläche52 kann sowohl auf Chipebene als auch innerhalb der Verdrahtungsebene30 unmöglich sein, da entweder – wie in dem gezeigten Beispiel – eine weitere Kontaktfläche53 oder eine weitere Leiterbahn33 dies verhindert. - Um dennoch in einfacher, vorteilhafter Weise einen Kurzschluss zwischen der ersten Leiterbahn
31 und der zweiten Leiterbahn32 bereitzustellen, wird zunächst die isolierende Schicht20 mit der ersten Öffnung21 und der zweiten Öffnung22 und weiteren Öffnungen23 auf die Verdrahtungsebene30 aufgebracht, wie in3B als schematische Draufsicht gezeigt. Bezüglich der Aufbringung der Schicht20 wird auf die Beschreibung in Zusammenhang mit1A und/oder1B verwiesen. Die erste Öffnung21 ist dabei in einem Bereich der ersten Leiterbahn31 angeordnet und die zweite Öffnung22 ist dabei in einem Bereich der zweiten Leiterbahn32 angeordnet. Die weiteren Öffnungen23 dienen der Ankontaktierung der weiteren Leiterbahnen der Verdrahtungsebene30 . - Wie in
3C gezeigt, wird auf die isolierende Schicht20 die Kontaktbrücke40 aus dem zweiten leitfähigen Material aufgebracht, das den Kurzschluss zwischen der ersten Leiter bahn31 und der Leiterbahn32 , unter Umgehung einer zweiten Verdrahtungsebene, bereitstellt. Bezüglich der Aufbringung der Kontaktbrücke40 wird auf die Beschreibung in Zusammenhang mit1A verwiesen. -
3D zeigt eine schematische Draufsicht eines fertigen integrierten Bauteils von der Unterseite, gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Demgemäß sind auf den weiteren Öffnungen23 der isolierenden Schicht20 Lotkugeln70 angeordnet. Das integrierte Bauteil kann nun mit der restlichen Schaltung, beispielsweise einer Schaltung eines Motherboards oder eines Computers, verbunden werden. Dies kann beispielsweise mit Hilfe einer gedruckten Schaltung erfolgen, wobei einerseits die Lotkugeln70 die Leiterbahnen der Verdrahtungsebene30 , und damit die integrierte Schaltung50 über die gedruckte Schaltung an die weiteren Einheiten der Schaltung, beispielsweise einem Speicher- oder Mikrocontroller, ankontaktieren. Andererseits wird jedoch ein unerwünschter Kontakt der Kontaktbrücke40 mit Teilen des integrierten Bauteils oder der weiteren Schaltung verhindert. Hierzu können in der gedruckten Schaltung Leiterbahnen in einem Bereich der der Kontaktbrücke40 gegenübersteht isoliert werden, oder um diesen Bereich herumgeführt werden. Das zweite leitfähige Material kann ferner einen höheren Schmelzpunkt aufweisen, als den der verwendeten Metalllote. Somit bleibt die Kontaktbrücke40 auch nach Reflow-, Infrarot- oder Schwalllöt-Prozessen stabil erhalten und bildet keinen unerwünschten Kontakt zu dem integrierten Bauteil oder Teilen der gedruckten Schaltung. -
4 zeigt eine schematische Schaltung eines integrierten Bauteils gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Ein funktionaler Teil100 der integrierten Schal tung weist dabei die wesentliche funktionale Einheit auf, beispielsweise eine Speicherschaltung, ein Speicherzellenfeld, oder eine Mikroprozessorschaltung. Zusätzliche ESD Schaltkreise119 (electrostatic discharge) weisen Dioden140 auf um einen Strom I gegebenenfalls von einem ersten Anschluss121 an einen sechsten Anschluss126 abzuleiten. Zwischen dem ersten Anschluss121 und dem sechsten Anschluss126 sind ein erster Widerstand131 (R1 PKG) und ein zweiter Widerstand132 (R1 ESD) parallel geschaltet. Analoges gilt für einen Strom, der beispielsweise von dem ersten Anschluss121 an einen vierten Anschluss124 abfließt. Dazwischen sind ein dritter Widerstand133 (R2 PKG) und ein vierter Widerstand134 (R2 PKG) parallel geschaltet. - Da sich der zweite Widerstand
132 (R1 ESD) und der dritte Widerstand133 (R2 ESD) innerhalb der integrierten Schaltung befinden, können diese einen hohen Wert aufweisen. Daher kann innerhalb dem funktionalen Teil100 eine hohe schädliche Spannung150 auftreten, die zur Beschädigung der integrierten Schaltung oder eines Teiles des funktionalen Teils100 führen kann. - Gemäß der vorliegenden Erfindung wird der zweite Widerstand
132 (R1 ESD) mit einer Kontaktbrücke kurzgeschlossen, die hier in Form des ersten Widerstands131 (R1 PKG) dargestellt ist. Analoges gilt für einen Kurzschluss des dritten und des vierten Anschlusses123 und124 mit einer entsprechenden Kontaktbrücke, die als vierter Widerstand134 (R2 PKG) dargestellt ist. Der erste Widerstand131 (R1 PKG) und der vierte Widerstand134 (R2 PKG) sind im Wesentlichen durch den Widerstand der erfindungsgemäßen Kontaktbrücke, beispielsweise aus Leitsilber, gegeben, und daher niedrig. Daher werden die abfallenden Spannungen, insbesondere die Spannung150 , wesentlich reduziert, und das integrierte Bauteil kann in kostengünstiger Weise vor elektrostatischen Entladungen geschützt werden. - Im Sinne der vorliegenden Erfindung können weitere Substrate, Schichten, Ebenen oder Elemente zwischen dem Trägersubstrat und der Verdrahtungsebene und/oder zwischen der Verdrahtungsebene und der isolierenden Schicht vorgesehen sein. Die Anordnung einer Verdrahtungsebene oberhalb des Trägersubstrats bzw. der isolierenden Schicht oberhalb der Verdrahtungsebene ist für die entsprechende Ausrichtung des Stapels zu verstehen. Bei entsprechend umgekehrter Ausrichtung kann die Verdrahtungsebene auch unterhalb des Trägersubstrats und die isolierende Schicht auch unterhalb der Verdrahtungsebene angeordnet sein.
-
- 10
- Trägersubstrat
- 20
- isolierende Schicht
- 21
- erste Öffnung
- 22
- zweite Öffnung
- 23
- weitere Öffnung
- 30
- Verdrahtungsebene
- 31
- erste Leiterbahn
- 32
- zweite Leiterbahn
- 33
- weitere Leiterbahn
- 40
- Kontaktbrücke
- 50
- integrierte Schaltung
- 51
- erste Kontaktfläche
- 52
- zweite Kontaktfläche
- 53
- weitere Kontaktfläche
- 60
- Gehäuse
- 70
- Lotkugel
- 80
- Verbindung
- 100
- funktionaler Teil
- 110
- ESD Schaltung
- 121
- erster Anschluss
- 122
- zweiter Anschluss
- 123
- dritter Anschluss
- 124
- vierter Anschluss
- 125
- fünfter Anschluss
- 126
- sechster Anschluss
- 131
- erster Widerstand
- 132
- zweiter Widerstand
- 133
- dritter Widerstand
- 134
- vierter Widerstand
- 140
- Diode
- 150
- Spannung
Claims (22)
- Integriertes Bauteil umfassend: – ein Trägersubstrat (
10 ); – eine Verdrahtungsebene (30 ) oberhalb des Trägersubstrats (10 ), wobei die Verdrahtungsebene (30 ) eine erste Leiterbahn (31 ) aus einem ersten leitfähigen Material und eine zweite Leiterbahn (32 ) aus dem ersten leitfähigen Material aufweist; – eine isolierende Schicht (20 ) oberhalb der Verdrahtungsebene (30 ), wobei die isolierende Schicht (20 ) eine erste Öffnung (21 ) in einem Bereich der ersten Leiterbahn (31 ) der Verdrahtungsebene (30 ) und eine zweite Öffnung (22 ) in einem Bereich der zweiten Leiterbahn (32 ) der Verdrahtungsebene (30 ) aufweist; – eine Kontaktbrücke (40 ) aus einem zweiten leitfähigen Material, wobei die Kontaktbrücke (40 ) in einem Bereich der ersten Öffnung (21 ) mit der ersten Leiterbahn (31 ) verbunden ist und in einem Bereich der zweiten Öffnung (22 ) mit der zweiten Leiterbahn (32 ) verbunden ist. - Integriertes Bauteil gemäß Anspruch 1, wobei das Trägersubstrat (
10 ) aus einem ersten isolierenden Material besteht und die isolierende Schicht (20 ) aus einem zweiten isolierenden Material besteht. - Integriertes Bauteil gemäß Anspruch 1 oder 2, wobei das zweite leitfähige Material einen leitfähigen Klebstoff, vorzugsweise Leitsilber, aufweist.
- Integriertes Bauteil gemäß einem der Ansprüche 1 bis 3, wobei das erste leitfähige Material Kupfer, Zinn, Bismuth, oder Aluminium aufweist.
- Integriertes Bauteil gemäß einem der Ansprüche 1 bis 4, wobei die isolierende Schicht (
20 ) eine Lötstopppaste aufweist. - Integriertes Bauteil gemäß einem der Ansprüche 1 bis 5, wobei die isolierende Schicht (
20 ) eine weitere Öffnung in einem Bereich der ersten Leiterbahn (31 ) aufweist und eine Portion eines Lotes in der weiteren Öffnung auf der Leiterbahn (31 ) angeordnet ist. - Integriertes Bauteil gemäß einem der Ansprüche 1 bis 6, wobei das integrierte Bauteil eine integrierte Schaltung (
50 ) umfasst. - Integriertes Bauteil gemäß Anspruch 7, wobei die integrierte Schaltung (
50 ) unterhalb einer unteren Außenfläche des Trägersubstrats (10 ) angeordnet ist und die Verdrahtungsebene (30 ) oberhalb einer oberen Außenfläche des Trägersubstrats (10 ) angeordnet ist. - Integriertes Bauteil gemäß Anspruch 8, wobei das integrierte Bauteil eine Verbindung (
80 ) aufweist, wobei das Trägersubstrat (10 ) eine Öffnung von der oberen Außenfläche zu der unteren Außenfläche aufweist und wobei die integrierte Schaltung (50 ) in einem Bereich der Öffnung des Trägersubstrats (10 ) durch die Verbindung (80 ) mit einer Leiterbahn (31 ,32 ,33 ) der Verdrahtungsebene (30 ) verbunden ist. - Integriertes Bauteil gemäß einem der Ansprüche 7 bis 9, wobei das integrierte Bauteil ein Gehäuse (
60 ) umfasst, das zumindest teilweise die integrierte Schaltung (50 ) und das Trägersubstrat (10 ) umfasst. - Verfahren zur Herstellung eines integrierten Bauteils, das die folgenden Schritte umfasst: a) Bereitstellen eines Trägersubstrats (
10 ); b) Bereistellen einer Verdrahtungsebene (30 ) oberhalb des Trägersubstrats (10 ), wobei die Verdrahtungsebene (10 ) eine erste Leiterbahn (31 ) aus einem ersten leitfähigen Material und eine zweite Leiterbahn (32 ) aus dem ersten leitfähigen Material aufweist; c) Bereitstellen einer isolierenden Schicht (20 ) oberhalb der Verdrahtungsebene (30 ), wobei die isolierende Schicht (20 ) eine erste Öffnung (21 ) in einem Bereich der ersten Leiterbahn (31 ) der Verdrahtungsebene (30 ) und eine zweite Öffnung (22 ) in einem Bereich der zweiten Leiterbahn (32 ) der Verdrahtungsebene (30 ) aufweist und d) Bereitstellen einer Kontaktbrücke (40 ) aus einem zweiten leitfähigen Material, wobei durch die Kontaktbrücke (40 ) in einem Bereich der ersten Öffnung (21 ) die erste Leiterbahn (31 ) mit der zweiten Leiterbahn (32 ) in einem Bereich der zweiten Öffnung (22 ) verbunden wird. - Verfahren gemäß Anspruch 11, wobei in Schritt a) das Trägersubstrat (
10 ) aus einem ersten isolierenden Material bereitgestellt wird und in Schritt c) die isolierende Schicht (20 ) aus einem zweiten isolierenden Material bereitgestellt wird. - Verfahren gemäß Anspruch 11 oder 12, wobei in Schritt d) das Bereitstellen der Kontaktbrücke (
40 ) durch das Aufbringen eines leitfähigen Klebstoffs, vorzugsweise von Leitsilber, erfolgt. - Verfahren gemäß Anspruch 13, wobei das Aufbringen durch ein Druckverfahren erfolgt.
- Verfahren gemäß einem der Ansprüche 11 bis 14, wobei in Schritt b) das Bereitstellen der Verdrahtungsebene (
30 ) durch das Aufbringen und/oder Strukturieren eines Metalls, vorzugsweise von Kupfer, erfolgt. - Verfahren gemäß einem der Ansprüche 11 bis 14, wobei in Schritt c) das Bereitstellen der isolierenden Schicht (
20 ) durch das Aufbringen einer Lötstopppaste erfolgt. - Verfahren gemäß Anspruch 16, wobei das Aufbringen durch ein Druckverfahren erfolgt.
- Verfahren gemäß einem der Ansprüche 11 bis 17, wobei das Verfahren das Bereitstellen und Anbringen einer integrierten Schaltung (
50 ), wobei das Anbringen nach Schritt b), c) oder d) erfolgt. - Verfahren gemäß Anspruch 18, wobei das Verfahren ein Ankontaktieren der integrierten Schaltung (
50 ) an die Verdrahtungsebene (30 ) umfasst. - Verfahren gemäß Anspruch 19, wobei das Ankontaktieren durch ein Bonden eines Bonddrahtes erfolgt.
- Verfahren gemäß Anspruch 20, wobei das Bonden durch eine Öffnung in dem Trägersubstrat (
10 ) erfolgt. - Verfahren gemäß einem der Ansprüche 18 bis 21, wobei das Verfahren ein Bereitstellen eines Gehäuses (
60 ) umfasst, das zumindest teilweise die integrierte Schaltung (50 ) und das Trägersubstrat (10 ) umgibt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007014198A DE102007014198B4 (de) | 2007-03-24 | 2007-03-24 | Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils |
US12/054,126 US8143714B2 (en) | 2007-03-24 | 2008-03-24 | Integrated circuit and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007014198A DE102007014198B4 (de) | 2007-03-24 | 2007-03-24 | Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007014198A1 true DE102007014198A1 (de) | 2008-09-25 |
DE102007014198B4 DE102007014198B4 (de) | 2012-11-15 |
Family
ID=39713167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007014198A Expired - Fee Related DE102007014198B4 (de) | 2007-03-24 | 2007-03-24 | Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils |
Country Status (2)
Country | Link |
---|---|
US (1) | US8143714B2 (de) |
DE (1) | DE102007014198B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038894A1 (ja) * | 2008-10-03 | 2010-04-08 | 国立大学法人東京工業大学 | プラズマを用いた処理方法 |
DE102011082945A1 (de) * | 2011-09-19 | 2013-03-21 | Osram Ag | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
US10552564B1 (en) * | 2018-06-19 | 2020-02-04 | Cadence Design Systems, Inc. | Determining worst potential failure instances using full chip ESD analysis |
WO2021195871A1 (zh) * | 2020-03-30 | 2021-10-07 | 华为技术有限公司 | 埋入式基板、电路板组件及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040155322A1 (en) * | 2003-02-07 | 2004-08-12 | Sung-Dae Cho | Semiconductor package with pattern leads and method for manufacturing the same |
US20040232543A1 (en) * | 2001-07-31 | 2004-11-25 | Bernd Goller | Electronic component with a plastic housing and method for production thereof |
DE102005001590A1 (de) * | 2005-01-12 | 2006-07-20 | Infineon Technologies Ag | BOC-Package |
DE102005006995A1 (de) * | 2005-02-15 | 2006-08-24 | Infineon Technologies Ag | Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4900695A (en) * | 1986-12-17 | 1990-02-13 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
GB2418063A (en) * | 2004-09-08 | 2006-03-15 | Cambridge Semiconductor Ltd | SOI power device |
US7821102B2 (en) * | 2006-12-20 | 2010-10-26 | Freescale Semiconductor, Inc. | Power transistor featuring a double-sided feed design and method of making the same |
-
2007
- 2007-03-24 DE DE102007014198A patent/DE102007014198B4/de not_active Expired - Fee Related
-
2008
- 2008-03-24 US US12/054,126 patent/US8143714B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040232543A1 (en) * | 2001-07-31 | 2004-11-25 | Bernd Goller | Electronic component with a plastic housing and method for production thereof |
US20040155322A1 (en) * | 2003-02-07 | 2004-08-12 | Sung-Dae Cho | Semiconductor package with pattern leads and method for manufacturing the same |
DE102005001590A1 (de) * | 2005-01-12 | 2006-07-20 | Infineon Technologies Ag | BOC-Package |
DE102005006995A1 (de) * | 2005-02-15 | 2006-08-24 | Infineon Technologies Ag | Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
US8143714B2 (en) | 2012-03-27 |
US20080230910A1 (en) | 2008-09-25 |
DE102007014198B4 (de) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE102009055648B4 (de) | Leistungshalbleitermodul | |
DE19520700B4 (de) | Halbleiterbausteinanordnung | |
DE19700963C2 (de) | Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102005006995A1 (de) | Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben | |
DE10002852A1 (de) | Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung | |
DE10339770B4 (de) | Verfahren zum Herstellen einer FBGA-Anordnung | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE10234951A1 (de) | Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen | |
DE112008002559T5 (de) | Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr | |
EP1472915B1 (de) | Schaltungsträger und herstellung desselben | |
DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE102007014198B4 (de) | Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils | |
DE102004041088A1 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip | |
DE19709259A1 (de) | Gehäuse mit mehrlagigen Bodenleiter | |
WO2014146830A1 (de) | Leistungsmodul mit mindestens einem leistungsbauelement | |
DE102007002807B4 (de) | Chipanordnung | |
WO2014206666A1 (de) | Schaltungsvorrichtung und verfahren zum herstellen einer schaltungsvorrichtung zur steuerung eines getriebes eines fahrzeugs | |
DE102004010299B4 (de) | Infrarot-Empfänger-Chip | |
DE102004042042A1 (de) | Speichermodul mit mehreren Speicherchips | |
DE102015120647B4 (de) | Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung | |
EP1684341A2 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE69211053T2 (de) | Modul-Konstruktion einer Leistungsschaltungsanordnung von hoher Kompaktheit und Leistungsfähigkeit für Wärme-Zerstreuung | |
DE102022210803A1 (de) | Leistungsmodul und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20130216 |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |