DE102011082945A1 - Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte - Google Patents
Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte Download PDFInfo
- Publication number
- DE102011082945A1 DE102011082945A1 DE201110082945 DE102011082945A DE102011082945A1 DE 102011082945 A1 DE102011082945 A1 DE 102011082945A1 DE 201110082945 DE201110082945 DE 201110082945 DE 102011082945 A DE102011082945 A DE 102011082945A DE 102011082945 A1 DE102011082945 A1 DE 102011082945A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- printing
- conductive layer
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
Abstract
Offenbart ist ein Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte mit den Schritten: – Herstellen eines Substrats mit einer ersten leitenden Schicht aus leitenden Abschnitten; – Aufdrucken einer isolierenden Schicht aus isolierenden Abschnitten; und – Aufdrucken einer zweiten leitenden Schicht aus leitenden Abschnitten. Dabei werden leitende Abschnitte der ersten leitenden Schicht mit leitenden Abschnitten der zweiten leitenden Schicht elektrisch leitend verbunden, während andere leitende Abschnitte der ersten leitenden Schicht von anderen leitenden Abschnitten der zweiten leitenden Schicht isoliert werden. Offenbart ist weiterhin eine dem entsprechende Leiterplatte, die vorzugsweise flexibel ist.
Description
- Elektronische Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
- Technisches Gebiet
- Die Erfindung geht aus von mehrschichtigen elektronischen Leiterplatten.
- Stand der Technik
- Aus dem Stand der Technik sind mehrschichtige Leiterplatten (Multilayer) bekannt, bei denen die Längen von Leiterbahnen und der Flächenbedarf der Leiterplatte dadurch verringert sind, dass mehrere Leiterplatten übereinander geschichtet angeordnet sind. Mittels Durchkontaktierungen (vertical interconnection access, VIA's) werden die einzelnen Ebenen miteinander verbunden. Darüber hinaus bieten mehrschichtige Leiterplatten auf Grund der Komplexität der heutigen Schaltungen oft die einzige Möglichkeit, ein Layout für eine Schaltung zu erstellen.
- Nachteilig an derartigen mehrschichtigen elektronischen Leiterplatten ist der Herstellungsaufwand, da für die Durchkontaktierungen Löcher gestanzt oder gebohrt werden müssen, die danach galvanisiert und auf ihrer Rückseite isoliert werden müssen.
- Darstellung der Erfindung
- Die Aufgabe der vorliegenden Erfindung ist es, eine mehrschichtige elektronische Leiterplatte zu schaffen, deren Herstellungsaufwand verringert ist. Gemäß einer zweiten Kategorie der Erfindung soll ein Verfahren zur Herstellung einer derartigen Leiterplatte mit verringertem Auffand geschaffen werden.
- Diese Aufgabe wird gelöst durch eine Leiterplatte mit den Merkmalen des Anspruchs 1 und durch eine Verfahren zur Herstellung einer Leiterplatte mit den Merkmalen des Anspruchs 3.
- Besonders vorteilhafte Ausgestaltungen finden sich in den abhängigen Ansprüchen.
- Die erfindungsgemäße mehrschichtige elektronische Leiterplatte hat ein Substrat mit einer ersten leitenden Schicht aus leitenden Abschnitten. Auf diese Schicht ist eine isolierende Schicht aus isolierenden Abschnitten aufgedruckt. Auf die isolierende Schicht wiederum ist eine zweite leitenden Schicht aus leitenden Abschnitten aufgedruckt. Damit ist eine mehrschichtige Leiterplatte geschaffen, deren Herstellungsaufwand verringert ist, da z. B. gebohrte Durchkontaktierungen entfallen und da eine Rückseite der Substrats nicht isoliert werden muss.
- Vorzugsweise sind leitende Abschnitte der beiden unterschiedlichen leitenden Schichten elektrisch miteinander verbunden.
- Wenn die erste leitende Schicht in mehreren zueinander benachbarten Druckabschnitten gedruckt ist, können diese mit ihren Kanten aneinander liegend (Stoß an Stoß) gedruckt sein. Damit können besonders lange Leiterplatten mit sich wiederholenden Strukturen gebildet sein.
- Dabei kann die erste leitende Schicht zwei leitende Abschnitte aufweisen, die zwei benachbarten Druckabschnitten zugehören. Dann wird es zur Sicherstellung der elektrischen Verbindung dieser beiden leitenden Abschnitte bevorzugt, wenn auf die erste leitende Schicht eine weitere leitende Schicht mit elektrischen Brücken aufgedruckt ist.
- Es wird insbesondere bevorzugt, wenn die Leiterplatte mechanisch flexibel ist. Dabei wird als Substrat eine Polyimid-Folie bevorzugt. Dann kann die Leiterplatte später Bauraum sparend verformt und verbaut werden.
- Vorzugsweise beträgt die Dicke der leitenden Schichten 10–100 μm.
- Bei einer bevorzugten Weiterbildung der erfindungsgemäßen Leiterplatte sind auf die leitenden Abschnitte einer oder beider leitenden Schichten oberflächenmontierte (SMD-) Bauteile (insbesondere LED's) gelötet.
- Das Substrat kann organisch sein oder es kann kupferkaschiert sein.
- Das erfindungsgemäße Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte hat die Schritte:
- – Herstellen eines Substrats mit einer ersten leitenden Schicht aus leitenden Abschnitten;
- – Aufdrucken einer isolierenden Schicht aus isolierenden Abschnitten; und
- – Aufdrucken einer zweiten leitenden Schicht aus leitenden Abschnitten.
- Dabei werden leitende Abschnitte der ersten leitenden Schicht mit leitenden Abschnitten der zweiten leitenden Schicht elektrisch leitend verbunden, während andere leitende Abschnitte der ersten leitenden Schicht von anderen leitenden Abschnitten der zweiten leitenden Schicht isoliert sind. Damit ist ein Herstellungsverfahren für mehrschichtige Leiterplatte geschaffen, dessen Aufwand verringert ist.
- Die Abschnitte der leitenden Schichten enthalten vorzugsweise Kupfer. Die Abschnitte bilden insbesondere Leiterbahnen.
- Zur Erhöhung der Durchschlagspannung der isolierenden Schicht (z. B. auf Werte von > 500 V) kann nach dem Schritt Aufdrucken der isolierenden Schicht ein Schritt Aufdrucken einer zusätzlichen isolierenden Schicht erfolgen. Diese beiden isolierenden Schichten können bildgleich sein.
- Nach dem Aufdrucken der isolierenden Schicht(en) kann ein Trocken oder Einbrennen der Schicht(en) – vorzugsweise bei einer Temperatur von max. 250 °C – erfolgen.
- Während des Trocknens oder Einbrennens der isolierenden Schicht(en) kann das Substrat vorzugsweise gekühlt werden.
- Gemäß einer ersten bevorzugten Variante kann während des Herstellens des Substrats ein Ausbilden der leitenden Abschnitte durch Ätzen erfolgen.
- Gemäß einer zweiten bevorzugten Variante kann während des Herstellens des Substrats ein Aufdrucken der ersten leitenden Schicht als Leitpastendruck erfolgen.
- Auch die zweite leitende Schicht kann als Leitpastendruck aufgedruckt werden.
- Eine oder beide leitende Schichten können im Siebdruck-Verfahren aufgebracht werden.
- Das Aufbringen der leitenden Schichten kann im Rotationsdruck erfolgen.
- Nach dem Leitpastendruck kann ein Brennen der leitenden Schicht erfolgen. Dies geschieht vorzugsweise bei einer Temperatur von 80–250 °C.
- Die erst leitende Schicht kann in mehreren zueinander benachbarten Druckabschnitten gedruckt werden. Die Druckabschnitte können mit ihren Kanten aneinander liegend (Stoß an Stoß) gedruckt werden. Damit lassen sich besonders lange Leiterplatten mit sich wiederholenden Strukturen herstellen.
- Dabei können durch das Aufdrucken der ersten leitenden Schicht zwei leitende Abschnitte gebildet werden, die zwei benachbarten Druckabschnitten zugehören. Dann wird es zur Sicherstellung der elektrischen Verbindung dieser beiden leitenden Abschnitte bevorzugt, wenn nach dem Aufdrucken der ersten leitenden Schicht ein Aufdrucken zumindest einer Brücke erfolgt.
- Als letzter Schritt kann ein Applizieren eines Lötstopplackes erfolgen, um die zu lötenden Bereiche zu definieren.
- Bei der erfindungsgemäßen Leiterplatte und beim erfindungsgemäßen Herstellungsverfahren kann die isolierende Schicht etwa die Größe der Substrats haben und dabei einzelne Aussparungen aufweisen, die als Kontaktstellen zwischen den beiden leitenden Schichten dienen.
- Die Leiterbahnen der ersten leitenden Schicht und die Leiterbannen der zweiten leitenden Schicht können jeweils parallel zueinander sein. Die isolierende Schicht kann dann einzelne isolierende Abschnitte haben, durch die eine Leiterbahn der ersten leitenden Schicht von einer Leiterbahn der zweiten leitenden Schicht elektrisch getrennt wird. Die beiden Leiterbahnen können sich mit einem Winkel von etwa 90° kreuzen und der dazwischen liegende isolierenden Abschnitt kann etwa quadratisch sein, wobei seine Seitenlängen größer als die Breite der Leiterbahn sein sollte.
- Kurze Beschreibung der Zeichnungen
- Im Folgenden soll die Erfindung anhand von Ausführungsbeispielen näher erläutert werden. Die Figuren zeigen:
-
1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Leiterplatte als Zwischenprodukt in einer Draufsicht; -
2 das erste Ausführungsbeispiel der erfindungsgemäßen Leiterplatte gemäß1 in einer geschnittenen Ansicht; -
3 das erste Ausführungsbeispiel der erfindungsgemäßen Leiterplatte als Endprodukt in einer Draufsicht; -
4 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Leiterplatte mit einer ersten leitenden Schicht in einer Draufsicht; -
5 das zweite Ausführungsbeispiel der erfindungsgemäßen Leiterplatte mit einer zusätzlichen isolierenden Schicht in einer Draufsicht; -
6 das zweite Ausführungsbeispiel der erfindungsgemäßen Leiterplatte als Endprodukt in einer Draufsicht; -
7 einen Ausschnitt eines dritten Ausführungsbeispiels einer erfindungsgemäßen Leiterplatten mit einer ersten leitenden Schicht; und -
8 den Ausschnitt des dritten Ausführungsbeispiels der erfindungsgemäßen Leiterplatten gemäß7 mit einer zusätzlichen leitenden Schicht. - Bevorzugte Ausführung der Erfindung
-
1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen länglichen Leiterplatte in einer Draufsicht. Dabei ist ein Zwischenprodukt dargestellt, bei dem ein aus Polyimid-Folie bestehendes flexibles Substrat1 in einem ersten Schritt mit drei im Wesentlichen parallelen Leiterbahnen2a ,2b ,2c bedruckt wurde. Die Leiterbahnen2a ,2b ,2c sind gleichmäßig zueinander beabstandet und erstrecken sich im Wesentlichen über die gesamte Länge der Leiterplatte (in1 von links nach rechts). - In einem zweiten Schritt wurde eine isolierende Schicht auf das Substrat
1 und auf die Leiterbahnen2a ,2b ,2c aufgedruckt. Die isolierende Schicht besteht in diesem Beispiel aus einem isolierenden Abschnitt4a für eine Kreuzung von Leiterbahnen und aus einem isolierenden Abschnitt4b , der sich abschnittsweise über zwei benachbarte Leiterbahnen2b ,2c erstreckt. - In einem weiteren Schritt wurden wiederum leitende Abschnitte
6a ,6b auf das Substrat1 bzw. auf die Leiterbahnen2a ,2c bzw. auf die isolierenden Abschnitte4a ,4b aufgedruckt. Dabei wurde eine Leiterbahn6a im Wesentlichen rechtwinklig zu den Leiterbahnen2a ,2b ,2c der ersten leitenden Schicht aufgedruckt, die eine elektrische Verbindung zwischen den beiden äußeren Leiterbahnen2a und2c bildet, während sie über den isolierenden Abschnitt4a von der mittleren Leiterbahn2b elektrisch getrennt ist. - Der vergleichsweise große leitende Abschnitt
6b der zweiten leitenden Schicht wurde derart auf den isolierenden Abschnitt4b gedruckt, dass er elektrisch leitend mit der Leiterbahn2a verbunden ist und dabei von den beiden Leiterbahnen2b und2c elektrisch getrennt ist. -
2 zeigt das Zwischenprodukt des ersten Ausführungsbeispiels der erfindungsgemäßen Leiterplatte gemäß1 in einer geschnittenen Ansicht. Dabei ist zu erkennen, dass auf das Substrat1 zunächst die erste leitende Schicht aufgedruckt wurde, von der nur die Leiterbahn2b zu erkennen ist. Daraufhin wurde die isolierende Schicht aufgedruckt, von der die beiden isolierenden Abschnitte4a ,4b zu erkennen sind. Danach wurde die zweite leitende Schicht aufgedruckt, von der die Leiterbahn6a und der leitende Abschnitt6b zu erkennen sind. - In einem weiteren Fertigungsschritt kann die erfindungsgemäße Leiterplatte nun mit Bauteilen bestückt werden.
-
3 zeigt das erste Ausführungsbeispiel der erfindungsgemäßen Leiterplatte als Endprodukt in einer Draufsicht. Beispielhaft sind zwei LED's8a ,8b auf der bedruckten Oberseite der flexiblen Leiterplatte montiert. Die LED's8a ,8b stehen in elektrisch leitendem Kontakt zu Abschnitten der ersten leitenden Schicht und könnten abweichend von dem gezeigten Ausführungsbeispiel auch zu Abschnitten der zweiten leitenden Schicht in elektrisch leitendem Kontakt stehen. -
4 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Leiterplatte in einer ersten Fertigungsstufe in einer Draufsicht. Diese hat – prinzipiell vergleichbar mit dem ersten Ausführungsbeispiel – eine erste aufgedruckte leitende Schicht, die aus zwei Leiterbahnen102a ,102b besteht. -
5 zeigt das zweite Ausführungsbeispiel gemäß4 in einer zweiten Fertigungsstufe. Dabei wurde eine isolierende Schicht104 weitgehend flächendeckend auf das Substrat1 und damit auf die beiden Leiterbahnen102a ,102b aufgedruckt. Es wurden vier Aussparungen110a ,110b ,110c ,110d freigelassen, wobei die beiden Aussparungen110a ,110b als Kontaktstellen zur ersten Leiterbahn102a dienen, während die beiden Aussparungen110c ,110d als Kontaktstellen zur zweiten Leiterbahn102b dienen. -
6 zeigt das zweite Ausführungsbeispiel der erfindungsgemäßen Leiterplatte als Endprodukt. Dabei wurde in einem weiteren Schritt zunächst eine zweite leitende Schicht auf die Leiterplatte aufgedruckt. Diese besteht aus den Leiterbahnen106a ,106b ,106c und106d . Die Leiterbahn106a wurde mit einem Endabschnitt auf die Aussparung110a gedruckt, so dass sie elektrisch leitend mit der ersten Leiterbahn102a verbunden ist. Die Leiterbahn106d wurde mit einem Endabschnitt auf die Aussparung110c und mit einem anderen Endabschnitt auf die Aussparung110d gedruckt, so dass sie elektrisch leitend mit der zweiten Leiterbahn102b der ersten leitenden Schicht verbunden ist. - In einem weiteren Schritt wurden drei als SMD-Bauteile ausgebildete LED's
108a ,108b ,108c derart auf die Leiterbahnen106a bis106d der zweiten leitenden Schicht aufgelötet, dass sie zwischen der ersten Leiterbahn102a und der zweiten Leiterbahn102b der ersten leitenden Schicht in Reihe geschaltet sind. -
7 zeigt einen Ausschnitt eines dritten Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte als Zwischenprodukt. Auf ein Substrat201 wurde eine erste leitende Schicht aufgedruckt, wobei über eine Rolle eines Rotationsdruckgeräts ein erster Druckabschnitt201a und direkt im Anschluss ein bildgleicher zweiter Druckabschnitt201b und direkt im Anschluss (in7 rechts) weitere nicht gezeigte bildgleiche Druckabschnitte aufgedruckt wurden. Dabei sind ein randnaher leitender Abschnitt202a des ersten Druckabschnitts201a und ein randnaher leitender Abschnitt202b des zweiten Druckabschnitts201b zu erkennen. -
8 zeigt den Ausschnitt des dritten Ausführungsbeispiels der erfindungsgemäßen Leiterplatten gemäß7 mit einer zusätzlichen leitenden Schicht. Um die elektrische Leitfähigkeit zwischen den beiden benachbarten Abschnitten202a ,202b sicher zu stellen bzw. zu optimieren, wurde diese zusätzliche leitende Schicht in einem weiteren Schritt gedruckt, die im Wesentlichen aus leitenden Brücken besteht, von den in8 eine Brücke203 dargestellt ist.
Claims (15)
- Mehrschichtige elektronische Leiterplatte dadurch gekennzeichnet, dass auf ein Substrat (
1 ;201 ) mit einer ersten leitenden Schicht aus zumindest einem leitenden Abschnitt (2a ,2b ,2c ;102a ,102b ;202a ,202b ) eine isolierende Schicht mit zumindest einem isolierenden Abschnitt (4a ,4b ;104 ) aufgedruckt ist, und dass auf die isolierende Schicht eine zweite leitenden Schicht aus zumindest einem leitenden Abschnitt (6a ,6b ;106a ,106b ,106c ,106d ) aufgedruckt ist. - Leiterplatte nach Anspruch 1, wobei leitende Abschnitte (
2a ,2c ,6a ;102a ,106a ,102b ,106d ) der beiden leitenden Schichten elektrisch verbunden sind. - Leiterplatte nach Anspruch 1 oder 2, wobei die Leiterplatte flexibel ausgebildet ist.
- Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte gekennzeichnet durch die Schritte: – Herstellen eines Substrats (
1 ;201 ) mit einer ersten leitenden Schicht aus zumindest einem leitenden Abschnitt (2a ,2b ,2c ;102a ,102b ;202a ,202b ); – Aufdrucken einer isolierenden Schicht aus zumindest einem isolierenden Abschnitt (4a ,4b ;104 ;204a ,204b ); und – Aufdrucken einer zweiten leitenden Schicht aus zumindest einem leitenden Abschnitt (6a ,6b ;106a ,106b ,106c ,106d ). - Verfahren nach Anspruch 4, wobei nach dem Aufdrucken der isolierenden Schicht ein Aufdrucken einer zusätzlichen isolierenden Schicht erfolgt.
- Verfahren nach Anspruch 4 oder 5, wobei nach dem Aufdrucken der isolierenden Schicht ein Trocknen oder Einbrennen der isolierenden Schicht erfolgt.
- Verfahren nach Anspruch 6, wobei während des Trocknens oder Einbrennens der isolierenden Schicht ein Kühlen des Substrats (
1 ;201 ) erfolgt. - Verfahren nach einem der Ansprüche 4 bis 7, wobei während der Herstellung des Substrats ein Ausbilden der leitenden Abschnitte durch Ätzen erfolgt.
- Verfahren nach einem der Ansprüche 4 bis 7, wobei während der Herstellung des Substrats (
1 ;201 ) ein Aufdrucken der ersten leitenden Schicht als Leitpastendruck erfolgt. - Verfahren nach einem der Ansprüche 4 bis 9, wobei das Aufdrucken der zweiten leitenden Schicht als Leitpastendruck erfolgt.
- Verfahren nach Anspruch 9 oder 10, wobei der Leitpastendruck im Siebdruck-Verfahren erfolgt.
- Verfahren nach einem der Ansprüche 9 bis 11, der Leitpastendruck im Rotationsdruck erfolgt.
- Verfahren nach einem der Ansprüche 9 bis 12, wobei nach dem Leitpastendruck ein Brennen der leitenden Schicht erfolgt.
- Verfahren nach einem der Ansprüche 9 bis 13, wobei das Aufdrucken der ersten leitenden Schicht in mehreren zueinander benachbarten bildgleichen Druckabschnitten (
201a ,201b ) erfolgt. - Verfahren nach Anspruch 14, wobei durch das Aufdrucken der ersten leitenden Schicht leitende Abschnitte (
202a ,202b ) gebildet werden, die zwei benachbarten Druckabschnitten (201a ,201b ) zugehören, und wobei nach dem Aufdrucken der ersten leitenden Schicht ein Aufdrucken von Brücken auf die leitenden Abschnitte (202a ,202b ) erfolgt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110082945 DE102011082945A1 (de) | 2011-09-19 | 2011-09-19 | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
PCT/EP2012/067384 WO2013041379A1 (de) | 2011-09-19 | 2012-09-06 | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110082945 DE102011082945A1 (de) | 2011-09-19 | 2011-09-19 | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011082945A1 true DE102011082945A1 (de) | 2013-03-21 |
Family
ID=47046527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201110082945 Withdrawn DE102011082945A1 (de) | 2011-09-19 | 2011-09-19 | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102011082945A1 (de) |
WO (1) | WO2013041379A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
DE3013667A1 (de) * | 1980-04-09 | 1981-10-29 | Wilhelm Ruf KG, 8000 München | Leiterplatte und verfahren zu deren herstellung |
US20010006118A1 (en) * | 2000-01-05 | 2001-07-05 | Masatoshi Akagawa | Non-contact type IC card and process for manufacturing same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196963A (ja) * | 1984-03-21 | 1985-10-05 | Hitachi Ltd | 厚膜回路 |
CN1301048C (zh) * | 2003-03-03 | 2007-02-14 | 精工爱普生株式会社 | 配线基板的制造方法 |
KR100735411B1 (ko) * | 2005-12-07 | 2007-07-04 | 삼성전기주식회사 | 배선기판의 제조방법 및 배선기판 |
US20070281091A1 (en) * | 2006-05-31 | 2007-12-06 | Cabot Corporation | Polyimide insulative layers in multi-layered printed electronic features |
US20080135282A1 (en) * | 2006-12-11 | 2008-06-12 | Motorola, Inc. | Printed multilayer circuit containing active devices and method of manufaturing |
DE102007014198B4 (de) * | 2007-03-24 | 2012-11-15 | Qimonda Ag | Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils |
WO2010086416A1 (en) * | 2009-01-30 | 2010-08-05 | Imec | Stretchable electronic device |
-
2011
- 2011-09-19 DE DE201110082945 patent/DE102011082945A1/de not_active Withdrawn
-
2012
- 2012-09-06 WO PCT/EP2012/067384 patent/WO2013041379A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
DE3013667A1 (de) * | 1980-04-09 | 1981-10-29 | Wilhelm Ruf KG, 8000 München | Leiterplatte und verfahren zu deren herstellung |
US20010006118A1 (en) * | 2000-01-05 | 2001-07-05 | Masatoshi Akagawa | Non-contact type IC card and process for manufacturing same |
Non-Patent Citations (2)
Title |
---|
JILLEK, Werner; KELLER, Gustl: Handbuch der Leiterplattentechnik. 4. erste Auflage. Bad Saulgau : Eugen Leuze Verlag, 2003. 630 bis 641 sowie 658 und 659. - ISBN 3-87480-184-5. [Buch] * |
ORTHMANN, Kurt: Kleben in der Elektronik. Renningen : expert verlag, 1995. 165. - ISBN 978-3816911668 * |
Also Published As
Publication number | Publication date |
---|---|
WO2013041379A1 (de) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE3020196A1 (de) | Mehrebenen-leiterplatte und verfahren zu deren herstellung | |
WO2010040343A1 (de) | Kondensatoranordnung und verfahren zum herstellen einer kondensatoranordnung | |
DE112013006199T5 (de) | Leiterplatte | |
DE3011068A1 (de) | Elektrische gegenplatte und verfahren zu ihrer herstellung | |
DE102007029713A1 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE112016000839T5 (de) | Substrateinheit | |
DE19511300A1 (de) | Antennenstruktur | |
DE102017109853A1 (de) | Halbleiter-Light Engine für eine Röhrenlampe | |
EP0620702A2 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
DE19650492A1 (de) | Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung | |
DE112012002829T5 (de) | Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte | |
WO2007009639A1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltung | |
EP3257335A1 (de) | Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte | |
DE102018212310A1 (de) | Heterogene Leiterplatte und Verfahren zur Herstellung einer heterogenen Leiterplatte | |
DE102018100139A1 (de) | Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte | |
DE102011082945A1 (de) | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte | |
DE102017202329A1 (de) | Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen | |
DE102013211457A1 (de) | Optoelektronische Baugruppe und Verfahren zum Herstellen einer optoelektronischen Baugruppe | |
EP2200411A1 (de) | Leiterplatte | |
DE102017130010A1 (de) | Led-bauteil und verfahren zur herstellung desselben | |
DE102010043788B4 (de) | Schaltungsanordnung zum Betreiben mindestens einer Lichtquelle und Verfahren zum Herstellen einer derartigen Schaltungsanordnung | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: OSRAM GMBH, DE Free format text: FORMER OWNER: OSRAM AG, 81543 MUENCHEN, DE Effective date: 20130205 |
|
R081 | Change of applicant/patentee |
Owner name: OSRAM GMBH, DE Free format text: FORMER OWNER: OSRAM GMBH, 81543 MUENCHEN, DE Effective date: 20130827 |
|
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |