WO2013041379A1 - Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte - Google Patents

Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte Download PDF

Info

Publication number
WO2013041379A1
WO2013041379A1 PCT/EP2012/067384 EP2012067384W WO2013041379A1 WO 2013041379 A1 WO2013041379 A1 WO 2013041379A1 EP 2012067384 W EP2012067384 W EP 2012067384W WO 2013041379 A1 WO2013041379 A1 WO 2013041379A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
printing
circuit board
conductive layer
layer
Prior art date
Application number
PCT/EP2012/067384
Other languages
English (en)
French (fr)
Inventor
Thomas Preuschl
Original Assignee
Osram Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Gmbh filed Critical Osram Gmbh
Publication of WO2013041379A1 publication Critical patent/WO2013041379A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Definitions

  • the invention is based on multilayer electronic printed circuit boards.
  • Multilayer printed circuit boards are known from the prior art, in which the lengths of printed conductors and the area requirement of the printed circuit board are reduced in that a plurality of printed circuit boards are arranged stacked one above the other. By means of vias (vertical interconnection access, VIA 's) by a ⁇ individual layers are connected to each other.
  • VIA 's vertical interconnection access
  • multi-layer printed circuit boards due to the Komplexi ⁇ ty of today's circuits, the only way to create a layout of a circuit.
  • a disadvantage of such multilayer electronic circuit boards is the production cost, since holes have to be punched or drilled for the plated-through holes, which then have to be galvanized and insulated on their backs.
  • the object of the present invention is to provide a multilayer electronic printed circuit board whose production costs are reduced.
  • a method for producing Development of such a printed circuit board with reduced Auffand be created.
  • the multilayer electronic circuit board according to the invention has a substrate with a first conductive layer of conductive sections. An insulating layer of insulating sections is printed on this layer. In turn, a second conductive layer of conductive sections is printed onto the insulating layer.
  • a multilayer printed circuit board is created, the production cost is reduced because, for example, drilled vias omitted and because a back of the substrate does not need to be isolated.
  • conducting portions of the two conductive under ⁇ different union layers are electrically connected together.
  • the first conductive layer is printed in a plurality of mutually adjacent printing sections, these can be printed with their edges abutting one another (butt-to-joint). This can be particularly long circuit boards formed with repeating structures.
  • the first conductive layer may have two conductive sections which belong to two adjacent pressure sections . It is then preferred to ensure the electrical connection of these two conductive sections if a further conductive layer with electrical bridges is printed on the first conductive layer.
  • the printed circuit board is me ⁇ chanically flexible.
  • a polyimide film is preferred as the substrate.
  • the circuit board can be later deformed space and installed space saving.
  • printed circuit boards which allow radii of curvature of less than 10 mm, preferably less than 5 mm, particularly preferably less than 2 mm, can be considered flexible.
  • those circuit boards can, especially for relatively thick printed circuit boards, for example, thicknesses of 1 mm and more, are considered, whose radius of curvature less than the dop ⁇ pelte thickness of the conductor track, preferably less than the thickness of the printed circuit board is, in particular is less than half the thickness of the circuit board.
  • the thickness of the conductive layers is 10-100 ⁇ .
  • SMD surface-mounted
  • the substrate may be organic or it may be copper-clad.
  • the method according to the invention for producing a multilayer electronic printed circuit board has the following steps: producing a substrate with a first conductive layer of conductive sections;
  • conductive portions of the first conductive layer having conductive portions of the second conductive layer are electrically connected, while others tend lei ⁇ portions of the first conductive layer from other conductive portions of the second conductive layer are insulated.
  • the sections of the conductive layers preferably contain copper.
  • the sections in particular form conductor tracks .
  • a step of printing on an additional insulating layer may take place.
  • These two insulating layers can be identical.
  • a drying or baking of the layer (s) - preferably at a temperature of max. 250 ° C - done.
  • the substrate may preferably cooled ⁇ the.
  • the conductive sections can be formed by etching.
  • a printing of the first lei ⁇ Tenden layer can be made as Leitpastentik during the manufacture of the substrate.
  • the second conductive layer can also be printed as Leitpastentik.
  • One or both conductive layers can be applied by screen printing.
  • the application of the conductive layers can be carried out by rotary printing.
  • burning of the conductive layer may occur. This is preferably done at a temperature of 80 - 250 ° C.
  • the first conductive layer may be printed in a plurality of mutually adjacent pressure be ⁇ sections.
  • the pressure Sections can be printed with their edges against each other (bump to bump). This makes it possible to produce particularly long printed circuit boards with repetitive structures.
  • two conductive sections may be formed, which belong to two adjacent printing sections. Then, to ensure the electrical connection of these two conductive sections, it is preferred if, after the first conductive layer has been printed on, at least one bridge is imprinted.
  • the insulating layer may be about the size of the substrate and thereby have a ⁇ zelne recesses, which serve as points of contact between the two conductive layers.
  • the conductor tracks of the first conductive layer and the conductor troughs of the second conductive layer may each be parallel to one another.
  • the insulating layer may then have individual insulating portions is electrically separated by the egg ⁇ ne conductor track of the first conductive layer of a conductor track of the second conductive layer.
  • the two interconnects can intersect at an angle of about 90 ° and the iso ⁇ lierenden section lying therebetween can be approximately square, wherein its side lengths should be greater than the width of the track.
  • FIG. 1 shows a first embodiment of a erfindungsge ⁇ MAESSEN circuit board as an intermediate product in a plan view.
  • Figure 2 shows the first embodiment of the invention shown SEN circuit board of FIG 1 in a hernit ⁇ requested view.
  • Figure 3 shows the first embodiment of the invention shown SEN circuit board as a final product in a plan view ⁇ .
  • FIG. 4 shows a second embodiment of a fiction, modern ⁇ circuit board having a first conductive layer in a plan view.
  • Figure 5 shows the second embodiment of the invention shown SEN circuit board with an additional insulating layer in a plan view.
  • Figure 6 shows the second embodiment of the invention shown SEN circuit board as a final product in a plan view ⁇ .
  • FIG. 7 shows a detail of a thirdstrasbei ⁇ a board game according to the invention with a first conductive layer.
  • Fig. 8 shows the detail of the third embodiment of the circuit boards according to the invention according to Figure 7 with an additional conductive layer.
  • FIG. 1 shows a first exemplary embodiment of an elongate printed circuit board according to the invention in a plan view.
  • An intermediate product is shown in which a flexible substrate 1 consisting of polyimide film was printed in a first step with three substantially parallel conductor tracks 2a, 2b, 2c.
  • the printed conductors 2a, 2b, 2c are equally spaced from one another and extend essentially over the entire length of the printed circuit board (from left to right in FIG. 1).
  • an insulating layer was printed on the substrate 1 and on the printed conductors 2a, 2b, 2c.
  • the insulating layer in this example is made of an insulating portion 4a for an intersection of conductor tracks and an insulating portion 4b which extends in sections through two benachbar ⁇ te conductor tracks 2b, 2c.
  • conductive sections 6a, 6b were again printed on the substrate 1 or on the conductor tracks 2a, 2c or on the insulating sections 4a, 4b.
  • the comparatively large conductive section 6b of the two ⁇ th conductive layer so printed on the insulating portion 4b that it is electrically conductively connected to the conductor 2a and is electrically separated from the two conductor tracks 2b and 2c.
  • Figure 2 shows the intermediate product of the first embodiment ⁇ example of the circuit board according to the invention according to Figure 1 in a sectional view. It can be seen that on the substrate 1, first, the first conductive layer was printed, of which only the conductor 2b can be seen. Then, the insulating layer was printed, from which the two insulating portions 4a, 4b can be seen. Thereafter, the second conductive layer was printed, from which the conductor track 6a and the conductive portion 6b can be seen.
  • FIG. 3 shows the first embodiment of the inventions ⁇ to the invention circuit board as an end product in a plan view.
  • Exemplary are two LED's 8a, 8b mounted on the top surface of the printed ⁇ be flexible circuit board.
  • the LEDs 8a, 8b are in electrically conductive contact with portions of the first conductive layer and, in deviation from the embodiment shown, could also be in electrically conductive contact with portions of the second conductive layer.
  • FIG. 4 shows a second exemplary embodiment of a printed circuit board according to the invention in a first production stage in a plan view. This has - in principle comparable ⁇ comparable to the first embodiment - a first printed conductive layer consisting of two conductor tracks 102a, 102b.
  • FIG. 5 shows the second exemplary embodiment according to FIG. 4 in a second production stage.
  • an iso ⁇ -regulating layer 104 has been largely printed entire surface of the substrate 1 and therefore to the two tracks 102a, 102b.
  • Four recesses 110a, 110b, 110c, llOd have been left open, the two recesses 110a, 110b serving as contact points to the first interconnect 102a, while the two recesses 110c, 110d serve as contact points to the second interconnect 102b.
  • Figure 6 shows the second embodiment of the OF INVENTION ⁇ to the invention the printed circuit board as a final product.
  • first a second conductive layer was printed on the circuit board. This consists of the tracks 106a, 106b, 106c and 106d.
  • the Lei ⁇ terbahn 106a was printed with an end portion on the Ausspa ⁇ tion 110a, so that it is electrically conductively connected to the first wiring 102a.
  • the conductor track 106d was printed with one end portion on the recess 110c and with another end portion on the recess llOd, so that it is electrically conductively connected to the second conductor track 102b of the first conductive layer.
  • FIG. 7 shows a section of a third embodiment ⁇ example of a circuit board according to the invention as an intermediate.
  • a first lei ⁇ tend layer was printed, wherein a roller of a rotary printing machine, a first printing portion 201a and directly after a picture of the same second reduction in pressure ⁇ section 201b and directly afterwards be further forming same pressure sections are not shown (on the right in Figure 7) ⁇ were printed.
  • a near-edge conductive portion 202a of the first pressure portion 201a and a near-edge conductive portion 202b of the second Druckab ⁇ section 201b can be seen.
  • Figure 8 shows the detail of the third cancelledsbei ⁇ game of the circuit boards according to the invention according to Figure 7 with an additional conductive layer.
  • this additional conductive layer was printed in a further step, which consists essentially of lei ⁇ border bridges, of which in Figure 8 is a bridge 203 is shown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Offenbart ist ein Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte mit den Schritten: - Herstellen eines Substrats mit einer ersten leitenden Schicht aus leitenden Abschnitten; - Aufdrucken einer isolierenden Schicht aus isolierenden Abschnitten; und - Aufdrucken einer zweiten leitenden Schicht aus leitenden Abschnitten. Dabei werden leitende Abschnitte der ersten leitenden Schicht mit leitenden Abschnitten der zweiten leitenden Schicht elektrisch leitend verbunden, während andere leitende Abschnitte der ersten leitenden Schicht von anderen leitenden Abschnitten der zweiten leitenden Schicht isoliert werden. Offenbart ist weiterhin eine dem entsprechende Leiterplatte, die vorzugsweise flexibel ist.

Description

Beschreibung
Elektronische Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
Technisches Gebiet
Die Erfindung geht aus von mehrschichtigen elektronischen Leiterplatten.
Stand der Technik Aus dem Stand der Technik sind mehrschichtige Leiterplat¬ ten (Multilayer) bekannt, bei denen die Längen von Leiterbahnen und der Flächenbedarf der Leiterplatte dadurch verringert sind, dass mehrere Leiterplatten übereinander geschichtet angeordnet sind. Mittels Durchkontaktierungen (vertical interconnection access, VIA' s) werden die ein¬ zelnen Ebenen miteinander verbunden. Darüber hinaus bieten mehrschichtige Leiterplatten auf Grund der Komplexi¬ tät der heutigen Schaltungen oft die einzige Möglichkeit, ein Layout für eine Schaltung zu erstellen. Nachteilig an derartigen mehrschichtigen elektronischen Leiterplatten ist der Herstellungsaufwand, da für die Durchkontaktierungen Löcher gestanzt oder gebohrt werden müssen, die danach galvanisiert und auf ihrer Rückseite isoliert werden müssen.
Darstellung der Erfindung Die Aufgabe der vorliegenden Erfindung ist es, eine mehrschichtige elektronische Leiterplatte zu schaffen, deren Herstellungsaufwand verringert ist. Gemäß einer zweiten Kategorie der Erfindung soll ein Verfahren zur Herstel- lung einer derartigen Leiterplatte mit verringertem Auffand geschaffen werden.
Diese Aufgabe wird gelöst durch eine Leiterplatte mit den Merkmalen des Anspruchs 1 und durch eine Verfahren zur Herstellung einer Leiterplatte mit den Merkmalen des Anspruchs 3.
Besonders vorteilhafte Ausgestaltungen finden sich in den abhängigen Ansprüchen.
Die erfindungsgemäße mehrschichtige elektronische Leiter- platte hat ein Substrat mit einer ersten leitenden Schicht aus leitenden Abschnitten. Auf diese Schicht ist eine isolierende Schicht aus isolierenden Abschnitten aufgedruckt. Auf die isolierende Schicht wiederum ist ei¬ ne zweite leitenden Schicht aus leitenden Abschnitten aufgedruckt. Damit ist eine mehrschichtige Leiterplatte geschaffen, deren Herstellungsaufwand verringert ist, da z.B. gebohrte Durchkontaktierungen entfallen und da eine Rückseite der Substrats nicht isoliert werden muss.
Vorzugsweise sind leitende Abschnitte der beiden unter¬ schiedlichen leitenden Schichten elektrisch miteinander verbunden .
Wenn die erste leitende Schicht in mehreren zueinander benachbarten Druckabschnitten gedruckt ist, können diese mit ihren Kanten aneinander liegend (Stoß an Stoß) ge- druckt sein. Damit können besonders lange Leiterplatten mit sich wiederholenden Strukturen gebildet sein. Dabei kann die erste leitende Schicht zwei leitende Ab¬ schnitte aufweisen, die zwei benachbarten Druckabschnit¬ ten zugehören. Dann wird es zur Sicherstellung der elektrischen Verbindung dieser beiden leitenden Abschnitte be- vorzugt, wenn auf die erste leitende Schicht eine weitere leitende Schicht mit elektrischen Brücken aufgedruckt ist .
Es wird insbesondere bevorzugt, wenn die Leiterplatte me¬ chanisch flexibel ist. Dabei wird als Substrat eine Poly- imid-Folie bevorzugt. Dann kann die Leiterplatte später Bauraum sparend verformt und verbaut werden. Als flexibel können insbesondere Leiterplatten, die Krümmungsradien von weniger als 10 mm, bevorzugt von weniger als 5 mm, besonders bevorzugt von weniger als 2 mm ermöglichen, an- gesehen werden. Ebenfalls als flexibel können, insbesondere bei relativ dicken Leiterplatten, beispielsweise mit Dicken von 1 mm und mehr, auch solche Leiterplatten angesehen werden, deren Krümmungsradius weniger als die dop¬ pelte Dicke der Leiterbahn, bevorzugt weniger als die Di- cke der Leiterplatte beträgt, insbesondere weniger als die halbe Dicke der Leiterplatte beträgt.
Vorzugsweise beträgt die Dicke der leitenden Schichten 10-100μπι.
Bei einer bevorzugten Weiterbildung der erfindungsgemäßen Leiterplatte sind auf die leitenden Abschnitte einer oder beider leitenden Schichten oberflächenmontierte (SMD-) Bauteile (insbesondere LED's) gelötet. Das Substrat kann organisch sein oder es kann kupferkaschiert sein.
Das erfindungsgemäße Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte hat die Schritte: - Herstellen eines Substrats mit einer ersten leitenden Schicht aus leitenden Abschnitten;
- Aufdrucken einer isolierenden Schicht aus isolierenden Abschnitten; und
- Aufdrucken einer zweiten leitenden Schicht aus leiten- den Abschnitten.
Dabei werden leitende Abschnitte der ersten leitenden Schicht mit leitenden Abschnitten der zweiten leitenden Schicht elektrisch leitend verbunden, während andere lei¬ tende Abschnitte der ersten leitenden Schicht von anderen leitenden Abschnitten der zweiten leitenden Schicht isoliert sind. Damit ist ein Herstellungsverfahren für mehrschichtige Leiterplatte geschaffen, dessen Aufwand ver¬ ringert ist.
Die Abschnitte der leitenden Schichten enthalten vorzugs- weise Kupfer. Die Abschnitte bilden insbesondere Leiter¬ bahnen .
Zur Erhöhung der Durchschlagspannung der isolierenden Schicht (z.B. auf Werte von > 500V) kann nach dem Schritt Aufdrucken der isolierenden Schicht ein Schritt Aufdru- cken einer zusätzlichen isolierenden Schicht erfolgen. Diese beiden isolierenden Schichten können bildgleich sein . Nach dem Aufdrucken der isolierenden Schicht (en) kann ein Trocken oder Einbrennen der Schicht (en) - vorzugsweise bei einer Temperatur von max . 250 °C - erfolgen.
Während des Trocknens oder Einbrennens der isolierenden Schicht (en) kann das Substrat vorzugsweise gekühlt wer¬ den .
Gemäß einer ersten bevorzugten Variante kann während des Herstellens des Substrats ein Ausbilden der leitenden Ab¬ schnitte durch Ätzen erfolgen. Gemäß einer zweiten bevorzugten Variante kann während des Herstellens des Substrats ein Aufdrucken der ersten lei¬ tenden Schicht als Leitpastendruck erfolgen.
Auch die zweite leitende Schicht kann als Leitpastendruck aufgedruckt werden. Eine oder beide leitende Schichten können im Siebdruck- Verfahren aufgebracht werden.
Das Aufbringen der leitenden Schichten kann im Rotationsdruck erfolgen.
Nach dem Leitpastendruck kann ein Brennen der leitenden Schicht erfolgen. Dies geschieht vorzugsweise bei einer Temperatur von 80 - 250 °C.
Die erst leitende Schicht kann in mehreren zueinander be¬ nachbarten Druckabschnitten gedruckt werden. Die Druckab- schnitte können mit ihren Kanten aneinander liegend (Stoß an Stoß) gedruckt werden. Damit lassen sich besonders lange Leiterplatten mit sich wiederholenden Strukturen herstellen . Dabei können durch das Aufdrucken der ersten leitenden Schicht zwei leitende Abschnitte gebildet werden, die zwei benachbarten Druckabschnitten zugehören. Dann wird es zur Sicherstellung der elektrischen Verbindung dieser beiden leitenden Abschnitte bevorzugt, wenn nach dem Auf- drucken der ersten leitenden Schicht ein Aufdrucken zumindest einer Brücke erfolgt.
Als letzter Schritt kann ein Applizieren eines Lötstopplackes erfolgen, um die zu lötenden Bereiche zu definie¬ ren . Bei der erfindungsgemäßen Leiterplatte und beim erfindungsgemäßen Herstellungsverfahren kann die isolierende Schicht etwa die Größe der Substrats haben und dabei ein¬ zelne Aussparungen aufweisen, die als Kontaktstellen zwischen den beiden leitenden Schichten dienen. Die Leiterbahnen der ersten leitenden Schicht und die Leiterbannen der zweiten leitenden Schicht können jeweils parallel zueinander sein. Die isolierende Schicht kann dann einzelne isolierende Abschnitte haben, durch die ei¬ ne Leiterbahn der ersten leitenden Schicht von einer Lei- terbahn der zweiten leitenden Schicht elektrisch getrennt wird. Die beiden Leiterbahnen können sich mit einem Winkel von etwa 90° kreuzen und der dazwischen liegende iso¬ lierenden Abschnitt kann etwa quadratisch sein, wobei seine Seitenlängen größer als die Breite der Leiterbahn sein sollte.
Kurze Beschreibung der Zeichnungen
Im Folgenden soll die Erfindung anhand von Ausführungs¬ beispielen näher erläutert werden. Die Figuren zeigen:
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsge¬ mäßen Leiterplatte als Zwischenprodukt in einer Draufsicht ;
Fig. 2 das erste Ausführungsbeispiel der erfindungsgemä¬ ßen Leiterplatte gemäß Figur 1 in einer geschnit¬ tenen Ansicht;
Fig. 3 das erste Ausführungsbeispiel der erfindungsgemä¬ ßen Leiterplatte als Endprodukt in einer Drauf¬ sicht ;
Fig. 4 ein zweites Ausführungsbeispiel einer erfindungs¬ gemäßen Leiterplatte mit einer ersten leitenden Schicht in einer Draufsicht;
Fig. 5 das zweite Ausführungsbeispiel der erfindungsgemä¬ ßen Leiterplatte mit einer zusätzlichen isolierenden Schicht in einer Draufsicht;
Fig. 6 das zweite Ausführungsbeispiel der erfindungsgemä¬ ßen Leiterplatte als Endprodukt in einer Drauf¬ sicht ;
Fig. 7 einen Ausschnitt eines dritten Ausführungsbei¬ spiels einer erfindungsgemäßen Leiterplatten mit einer ersten leitenden Schicht; und Fig. 8 den Ausschnitt des dritten Ausführungsbeispiels der erfindungsgemäßen Leiterplatten gemäß Figur 7 mit einer zusätzlichen leitenden Schicht.
Bevorzugte Ausführung der Erfindung
Figur 1 zeigt ein erstes Ausführungsbeispiel einer erfin- dungsgemäßen länglichen Leiterplatte in einer Draufsicht. Dabei ist ein Zwischenprodukt dargestellt, bei dem ein aus Polyimid-Folie bestehendes flexibles Substrat 1 in einem ersten Schritt mit drei im Wesentlichen parallelen Leiterbahnen 2a, 2b, 2c bedruckt wurde. Die Leiterbahnen 2a, 2b, 2c sind gleichmäßig zueinander beabstandet und erstrecken sich im Wesentlichen über die gesamte Länge der Leiterplatte (in Figur 1 von links nach rechts) .
In einem zweiten Schritt wurde eine isolierende Schicht auf das Substrat 1 und auf die Leiterbahnen 2a, 2b, 2c aufgedruckt. Die isolierende Schicht besteht in diesem Beispiel aus einem isolierenden Abschnitt 4a für eine Kreuzung von Leiterbahnen und aus einem isolierenden Abschnitt 4b, der sich abschnittsweise über zwei benachbar¬ te Leiterbahnen 2b, 2c erstreckt. In einem weiteren Schritt wurden wiederum leitende Abschnitte 6a, 6b auf das Substrat 1 bzw. auf die Leiter¬ bahnen 2a, 2c bzw. auf die isolierenden Abschnitte 4a, 4b aufgedruckt. Dabei wurde eine Leiterbahn 6a im Wesentli¬ chen rechtwinklig zu den Leiterbahnen 2a, 2b, 2c der ers- ten leitenden Schicht aufgedruckt, die eine elektrische Verbindung zwischen den beiden äußeren Leiterbahnen 2a und 2c bildet, während sie über den isolierenden Ab- schnitt 4a von der mittleren Leiterbahn 2b elektrisch getrennt ist.
Der vergleichsweise große leitende Abschnitt 6b der zwei¬ ten leitenden Schicht wurde derart auf den isolierenden Abschnitt 4b gedruckt, dass er elektrisch leitend mit der Leiterbahn 2a verbunden ist und dabei von den beiden Leiterbahnen 2b und 2c elektrisch getrennt ist.
Figur 2 zeigt das Zwischenprodukt des ersten Ausführungs¬ beispiels der erfindungsgemäßen Leiterplatte gemäß Figur 1 in einer geschnittenen Ansicht. Dabei ist zu erkennen, dass auf das Substrat 1 zunächst die erste leitende Schicht aufgedruckt wurde, von der nur die Leiterbahn 2b zu erkennen ist. Daraufhin wurde die isolierende Schicht aufgedruckt, von der die beiden isolierenden Abschnitte 4a, 4b zu erkennen sind. Danach wurde die zweite leitende Schicht aufgedruckt, von der die Leiterbahn 6a und der leitende Abschnitt 6b zu erkennen sind.
In einem weiteren Fertigungsschritt kann die erfindungs¬ gemäße Leiterplatte nun mit Bauteilen bestückt werden. Figur 3 zeigt das erste Ausführungsbeispiel der erfin¬ dungsgemäßen Leiterplatte als Endprodukt in einer Drauf¬ sicht. Beispielhaft sind zwei LED' s 8a, 8b auf der be¬ druckten Oberseite der flexiblen Leiterplatte montiert. Die LED' s 8a, 8b stehen in elektrisch leitendem Kontakt zu Abschnitten der ersten leitenden Schicht und könnten abweichend von dem gezeigten Ausführungsbeispiel auch zu Abschnitten der zweiten leitenden Schicht in elektrisch leitendem Kontakt stehen. Figur 4 zeigt ein zweites Ausführungsbeispiel einer er¬ findungsgemäßen Leiterplatte in einer ersten Fertigungsstufe in einer Draufsicht. Diese hat - prinzipiell ver¬ gleichbar mit dem ersten Ausführungsbeispiel - eine erste aufgedruckte leitende Schicht, die aus zwei Leiterbahnen 102a, 102b besteht.
Figur 5 zeigt das zweite Ausführungsbeispiel gemäß Figur 4 in einer zweiten Fertigungsstufe. Dabei wurde eine iso¬ lierende Schicht 104 weitgehend flächendeckend auf das Substrat 1 und damit auf die beiden Leiterbahnen 102a, 102b aufgedruckt. Es wurden vier Aussparungen 110a, 110b, 110c, llOd freigelassen, wobei die beiden Aussparungen 110a, 110b als Kontaktstellen zur ersten Leiterbahn 102a dienen, während die beiden Aussparungen 110c, llOd als Kontaktstellen zur zweiten Leiterbahn 102b dienen.
Figur 6 zeigt das zweite Ausführungsbeispiel der erfin¬ dungsgemäßen Leiterplatte als Endprodukt. Dabei wurde in einem weiteren Schritt zunächst eine zweite leitende Schicht auf die Leiterplatte aufgedruckt. Diese besteht aus den Leiterbahnen 106a, 106b, 106c und 106d. Die Lei¬ terbahn 106a wurde mit einem Endabschnitt auf die Ausspa¬ rung 110a gedruckt, so dass sie elektrisch leitend mit der ersten Leiterbahn 102a verbunden ist. Die Leiterbahn 106d wurde mit einem Endabschnitt auf die Aussparung 110c und mit einem anderen Endabschnitt auf die Aussparung llOd gedruckt, so dass sie elektrisch leitend mit der zweiten Leiterbahn 102b der ersten leitenden Schicht verbunden ist.
In einem weiteren Schritt wurden drei als SMD-Bauteile ausgebildete LED' s 108a, 108b, 108c derart auf die Lei- - li terbahnen 106a bis 106d der zweiten leitenden Schicht aufgelötet, dass sie zwischen der ersten Leiterbahn 102a und der zweiten Leiterbahn 102b der ersten leitenden Schicht in Reihe geschaltet sind. Figur 7 zeigt einen Ausschnitt eines dritten Ausführungs¬ beispiels einer erfindungsgemäßen Leiterplatte als Zwischenprodukt. Auf ein Substrat 201 wurde eine erste lei¬ tende Schicht aufgedruckt, wobei über eine Rolle eines Rotationsdruckgeräts ein erster Druckabschnitt 201a und direkt im Anschluss ein bildgleicher zweiter Druckab¬ schnitt 201b und direkt im Anschluss (in Figur 7 rechts) weitere nicht gezeigte bildgleiche Druckabschnitte aufge¬ druckt wurden. Dabei sind ein randnaher leitender Abschnitt 202a des ersten Druckabschnitts 201a und ein randnaher leitender Abschnitt 202b des zweiten Druckab¬ schnitts 201b zu erkennen.
Figur 8 zeigt den Ausschnitt des dritten Ausführungsbei¬ spiels der erfindungsgemäßen Leiterplatten gemäß Figur 7 mit einer zusätzlichen leitenden Schicht. Um die elektri- sehe Leitfähigkeit zwischen den beiden benachbarten Abschnitten 202a, 202b sicher zu stellen bzw. zu optimieren, wurde diese zusätzliche leitende Schicht in einem weiteren Schritt gedruckt, die im Wesentlichen aus lei¬ tenden Brücken besteht, von den in Figur 8 eine Brücke 203 dargestellt ist.

Claims

Ansprüche
Mehrschichtige elektronische Leiterplatte dadurch ge¬ kennzeichnet, dass auf ein Substrat (1; 201) mit ei¬ ner ersten leitenden Schicht aus zumindest einem lei¬ tenden Abschnitt (2a, 2b, 2c; 102a, 102b; 202a, 202b) eine isolierende Schicht mit zumindest einem isolie¬ renden Abschnitt (4a, 4b; 104) aufgedruckt ist, und dass auf die isolierende Schicht eine zweite leiten¬ den Schicht aus zumindest einem leitenden Ab¬ schnitt (6a, 6b; 106a, 106b, 106c, 106d) aufgedruckt ist .
2. Leiterplatte nach Anspruch 1, wobei leitende Ab¬ schnitte (2a, 2c, 6a; 102a, 106a, 102b, 106d)der bei¬ den leitenden Schichten elektrisch verbunden sind.
3. Leiterplatte nach Anspruch 1 oder 2, wobei die Lei- terplatte flexibel ausgebildet ist.
4. Verfahren zur Fertigung einer mehrschichtigen elektronischen Leiterplatte gekennzeichnet durch die
Schritte :
- Herstellen eines Substrats (1; 201) mit einer ers- ten leitenden Schicht aus zumindest einem leitenden
Abschnitt (2a, 2b, 2c; 102a, 102b; 202a, 202b) ;
- Aufdrucken einer isolierenden Schicht aus zumindest einem isolierenden Abschnitt (4a, 4b; 104; 204a, 204b) ; und
- Aufdrucken einer zweiten leitenden Schicht aus zumindest einem leitenden Abschnitt (6a, 6b; 106a, 106b, 106c, 106d) .
5. Verfahren nach Anspruch 4, wobei nach dem Aufdrucken der isolierenden Schicht ein Aufdrucken einer zusätzlichen isolierenden Schicht erfolgt.
6. Verfahren nach Anspruch 4 oder 5, wobei nach dem Auf- drucken der isolierenden Schicht ein Trocknen oder
Einbrennen der isolierenden Schicht erfolgt.
7. Verfahren nach Anspruch 6, wobei während des Trocknens oder Einbrennens der isolierenden Schicht ein Kühlen des Substrats (1; 201) erfolgt.
Verfahren nach einem der Ansprüche 4 bis 7, wobei während der Herstellung des Substrats ein Ausbilden der leitenden Abschnitte durch Ätzen erfolgt.
9. Verfahren nach einem der Ansprüche 4 bis 7, wobei während der Herstellung des Substrats (1; 201) ein Aufdrucken der ersten leitenden Schicht als Leitpastendruck erfolgt.
Verfahren nach einem der Ansprüche 4 bis 9, wobei das Aufdrucken der zweiten leitenden Schicht als Leitpastendruck erfolgt.
Verfahren nach Anspruch 9 oder 10, wobei der Leitpas tendruck im Siebdruck-Verfahren erfolgt.
Verfahren nach einem der Ansprüche 9 bis 11, der Leitpastendruck im Rotationsdruck erfolgt.
13. Verfahren nach einem der Ansprüche 9 bis 12, wobei nach dem Leitpastendruck ein Brennen der leitenden Schicht erfolgt.
Verfahren nach einem der Ansprüche 9 bis 13, wobei das Aufdrucken der ersten leitenden Schicht in mehreren zueinander benachbarten bildgleichen Druckabschnitten (201a, 201b) erfolgt.
Verfahren nach Anspruch 14, wobei durch das Aufdrucken der ersten leitenden Schicht leitende Abschnit¬ te (202a, 202b) gebildet werden, die zwei benachbar¬ ten Druckabschnitten (201a, 201b) zugehören, und wobei nach dem Aufdrucken der ersten leitenden Schicht ein Aufdrucken von Brücken auf die leitenden Abschnitte (202a, 202b) erfolgt.
PCT/EP2012/067384 2011-09-19 2012-09-06 Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte WO2013041379A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011082945.8 2011-09-19
DE201110082945 DE102011082945A1 (de) 2011-09-19 2011-09-19 Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte

Publications (1)

Publication Number Publication Date
WO2013041379A1 true WO2013041379A1 (de) 2013-03-28

Family

ID=47046527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/067384 WO2013041379A1 (de) 2011-09-19 2012-09-06 Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte

Country Status (2)

Country Link
DE (1) DE102011082945A1 (de)
WO (1) WO2013041379A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196963A (ja) * 1984-03-21 1985-10-05 Hitachi Ltd 厚膜回路
US20040241903A1 (en) * 2003-03-03 2004-12-02 Tetsuya Otsuki Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument
US20070128855A1 (en) * 2005-12-07 2007-06-07 Samsung Electro-Mechanics Co., Ltd. Printed wiring board and method for manufacturing the same
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
US20080135282A1 (en) * 2006-12-11 2008-06-12 Motorola, Inc. Printed multilayer circuit containing active devices and method of manufaturing
US20080230910A1 (en) * 2007-03-24 2008-09-25 Minka Gospodinova-Daltcheva Integrated circuit and method for producing the same
WO2010086416A1 (en) * 2009-01-30 2010-08-05 Imec Stretchable electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560256A (en) * 1966-10-06 1971-02-02 Western Electric Co Combined thick and thin film circuits
DE3013667C2 (de) * 1980-04-09 1983-01-20 Wilhelm Ruf KG, 8000 München Leiterplatte und Verfahren zu deren Herstellung
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196963A (ja) * 1984-03-21 1985-10-05 Hitachi Ltd 厚膜回路
US20040241903A1 (en) * 2003-03-03 2004-12-02 Tetsuya Otsuki Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument
US20070128855A1 (en) * 2005-12-07 2007-06-07 Samsung Electro-Mechanics Co., Ltd. Printed wiring board and method for manufacturing the same
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
US20080135282A1 (en) * 2006-12-11 2008-06-12 Motorola, Inc. Printed multilayer circuit containing active devices and method of manufaturing
US20080230910A1 (en) * 2007-03-24 2008-09-25 Minka Gospodinova-Daltcheva Integrated circuit and method for producing the same
WO2010086416A1 (en) * 2009-01-30 2010-08-05 Imec Stretchable electronic device

Also Published As

Publication number Publication date
DE102011082945A1 (de) 2013-03-21

Similar Documents

Publication Publication Date Title
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
AT12319U1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE102005036834A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE19811578A1 (de) Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung
DE10348010A1 (de) Mehrschichtleiterplatte, Verfahren zu deren Herstellung und Mehrschichtleiterplatte verwendendes Mobilgerät
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE19650492A1 (de) Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung
DE102013209296A1 (de) Elektronisches Modul, insbesondere Steuergerät für ein Fahrzeug und Verfahren zu dessen Herstellung
DE102007040876A1 (de) Mehrschicht-Leiterplatte
EP3092551A1 (de) Kapazitives sensorelement sowie verfahren zur herstellung dazu
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
WO2007009639A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltung
WO2016128127A1 (de) Verfahren zur herstellung einer durchkontaktierung bei einer mehrlagen-leiterplatte
DE102018212310A1 (de) Heterogene Leiterplatte und Verfahren zur Herstellung einer heterogenen Leiterplatte
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
WO2013041379A1 (de) Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte
DE602004005598T2 (de) Verfahren zur herstellung einer midplane
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12775152

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12775152

Country of ref document: EP

Kind code of ref document: A1