JPS60196963A - 厚膜回路 - Google Patents
厚膜回路Info
- Publication number
- JPS60196963A JPS60196963A JP59052256A JP5225684A JPS60196963A JP S60196963 A JPS60196963 A JP S60196963A JP 59052256 A JP59052256 A JP 59052256A JP 5225684 A JP5225684 A JP 5225684A JP S60196963 A JPS60196963 A JP S60196963A
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- thick film
- conductor
- insulator
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔利用分野〕
本発明は、厚膜回路に関し、特に厚膜抵抗体を、隣接す
る導体に誤接続させることのない高信頼性の厚膜回路に
関する。
る導体に誤接続させることのない高信頼性の厚膜回路に
関する。
第１図は、厚膜クロスオーバ配線を有する従来の厚膜回
路の製作中途工程の一例を示す一部断面図である。
路の製作中途工程の一例を示す一部断面図である。
開園において、１は絶縁性セラミック基板、４は第２層
導体、５は抵抗ペースト、６はシルクスクリーン又はス
テンレススクリーンからなるスクリーン印刷用の印刷マ
スク、６ａはその開孔部、７は印刷スキージ、２１，２
２．２３は第１層導体、３１は下層絶縁体、３２は上層
絶縁体でおる。
導体、５は抵抗ペースト、６はシルクスクリーン又はス
テンレススクリーンからなるスクリーン印刷用の印刷マ
スク、６ａはその開孔部、７は印刷スキージ、２１，２
２．２３は第１層導体、３１は下層絶縁体、３２は上層
絶縁体でおる。
、まず、第１図により、製作中途の半製品の構造につい
て説明する。
て説明する。
第１図において、絶縁性セラミック基板１の上には、第
１層導体２１．２２．２３が形成されてい゛る。そして
、前記第１重層体２１の上には、下層絶縁体３１、上層
絶縁体３２が積層され、更にその上に、第２層導体４が
形成されている。すなわち、この積層部分は厚膜クロス
オーバ配線とな“つている。
１層導体２１．２２．２３が形成されてい゛る。そして
、前記第１重層体２１の上には、下層絶縁体３１、上層
絶縁体３２が積層され、更にその上に、第２層導体４が
形成されている。すなわち、この積層部分は厚膜クロス
オーバ配線とな“つている。
なお、このクロスオーバしている第１層導体２１と第２
層導体４とを２層構造の絶縁体３１゜３２で絶縁してい
るのは、一層の絶縁体だけでは、そのピンホール等の存
在により絶縁不良となる虞れがあるからである。
層導体４とを２層構造の絶縁体３１゜３２で絶縁してい
るのは、一層の絶縁体だけでは、そのピンホール等の存
在により絶縁不良となる虞れがあるからである。
第１図は、このような構造の半製品の上に、抵抗ペース
ト５を施している時の図であり、よシ具体的には、厚膜
クロスオーバ配線の近傍にある前記第１重層体２２と２
３とを、抵抗ペースト５を印刷して厚膜抵抗体を形成し
、相互を重畳接続しようとする場合の図である。
ト５を施している時の図であり、よシ具体的には、厚膜
クロスオーバ配線の近傍にある前記第１重層体２２と２
３とを、抵抗ペースト５を印刷して厚膜抵抗体を形成し
、相互を重畳接続しようとする場合の図である。
すなわち、印刷マスク６の開孔部６ａを、抵抗ペースト
５を印刷する第１層導体２２と２３との間に当て、図示
の様に、印刷スキージ７で抵抗ペースト５をすくことに
よって、前記第１重層体２２と２３とを、該抵抗ペース
ト５によって重畳接続する場合である。
５を印刷する第１層導体２２と２３との間に当て、図示
の様に、印刷スキージ７で抵抗ペースト５をすくことに
よって、前記第１重層体２２と２３とを、該抵抗ペース
ト５によって重畳接続する場合である。
しかしながら、上記の様にして抵抗ペースト５を印刷す
る際に、第１図の厚膜クロスオーバ配線の様に、近接す
る部分が厚くなっている場合には、印刷マスク６の被印
刷面への密着性が悪くなると共に、開孔部６ａの下側が
広がる状態となる。この結果、第１図に示す通シ、前記
厚膜クロスオーバ配線の側に抵抗ペースト５かにじみ出
易くなシ、にじみ部５ａが形成され易かった。そして、
これは、所望しない所、すなわち、第１図では、第１層
導体２１と２２との間の絶縁部を前記抵抗ペー子ト５で
つなぐ結果となる為に、回路不良・の原因になるという
欠点があった〇 換言すれば、従来においては、回路不良が発生し易く、
厚膜回路の信頼性について、大きな問題があった。
る際に、第１図の厚膜クロスオーバ配線の様に、近接す
る部分が厚くなっている場合には、印刷マスク６の被印
刷面への密着性が悪くなると共に、開孔部６ａの下側が
広がる状態となる。この結果、第１図に示す通シ、前記
厚膜クロスオーバ配線の側に抵抗ペースト５かにじみ出
易くなシ、にじみ部５ａが形成され易かった。そして、
これは、所望しない所、すなわち、第１図では、第１層
導体２１と２２との間の絶縁部を前記抵抗ペー子ト５で
つなぐ結果となる為に、回路不良・の原因になるという
欠点があった〇 換言すれば、従来においては、回路不良が発生し易く、
厚膜回路の信頼性について、大きな問題があった。
又、一方、前記抵抗ペースト５のにじみ部５ａの影響を
なくシ、前記信頼性を回復しようとする場合には、相互
に接続を要しない近接する導体の間隔を大きくする必要
がある。しかし、これは厚膜回路の集積密度を低下させ
るものとして望ましい方法ではなかった。
なくシ、前記信頼性を回復しようとする場合には、相互
に接続を要しない近接する導体の間隔を大きくする必要
がある。しかし、これは厚膜回路の集積密度を低下させ
るものとして望ましい方法ではなかった。
本発明の目的は、厚膜抵抗体を形成することが予定され
ている個所に近接する部分が厚くなっている場合におい
ても、集積密度を低下させずに、かつ又、前記近接部分
を形成する導体に厚膜抵抗体を誤接続させることなく、
所望の一対の導体間を厚膜抵抗体で重畳接続することが
できる高信頼性の厚膜回路を提供するにちる。
ている個所に近接する部分が厚くなっている場合におい
ても、集積密度を低下させずに、かつ又、前記近接部分
を形成する導体に厚膜抵抗体を誤接続させることなく、
所望の一対の導体間を厚膜抵抗体で重畳接続することが
できる高信頼性の厚膜回路を提供するにちる。
本発明の特徴は、絶縁基板上に配設された一対の第１及
び第２の導体と、同じく絶縁基板上であって、前記一対
の導体の少なくとも片側に近接して配設された第３の導
体と、前記一対の導体相互を重畳接続する厚膜抵抗体と
、前記第３の導体上であって、前記一対の導体と近接す
る個所に重畳的に配設された絶縁体とを有する厚膜回路
において、前記第３の導体の前記一対の導体と近接する
部分の表面を、前記絶縁体によって隠蔽被覆する様にし
た点にちる。
び第２の導体と、同じく絶縁基板上であって、前記一対
の導体の少なくとも片側に近接して配設された第３の導
体と、前記一対の導体相互を重畳接続する厚膜抵抗体と
、前記第３の導体上であって、前記一対の導体と近接す
る個所に重畳的に配設された絶縁体とを有する厚膜回路
において、前記第３の導体の前記一対の導体と近接する
部分の表面を、前記絶縁体によって隠蔽被覆する様にし
た点にちる。
以下、本発明を図面を用いて説明する。 ・、第２図は
、厚膜クロスオーバ配線を有する本発門の厚膜回路の一
実施例を示す断面図である。同図において、第１図と同
一符号は同−物又は同等物を示す。
、厚膜クロスオーバ配線を有する本発門の厚膜回路の一
実施例を示す断面図である。同図において、第１図と同
一符号は同−物又は同等物を示す。
ここで、不実施例の厚膜回路の製造方法について説明す
る。
る。
まず、アルミナ基板等の絶縁性セフミック基板１の上に
、パラジウム銀を主成分とする導電ペーストを印刷し、
約９００℃にて焼成することによって第１導体体２１，
２２．２３を形成する。この点、従来例を示す第１図と
同様である。
、パラジウム銀を主成分とする導電ペーストを印刷し、
約９００℃にて焼成することによって第１導体体２１，
２２．２３を形成する。この点、従来例を示す第１図と
同様である。
次に、結晶化ガラスを主成分とする絶縁ペーストを印刷
乾燥することによって、第１導体体２１の上に下層絶縁
体３１を形成する。なお、この絶縁ペーストの印刷時に
おいて、本実施例では、抵抗体５１が重畳接続される導
体２２に隣接する導体２１０表面部分を、該絶縁ペース
トによって隠蔽被覆ｒる様にする。
乾燥することによって、第１導体体２１の上に下層絶縁
体３１を形成する。なお、この絶縁ペーストの印刷時に
おいて、本実施例では、抵抗体５１が重畳接続される導
体２２に隣接する導体２１０表面部分を、該絶縁ペース
トによって隠蔽被覆ｒる様にする。
その後、前記下層絶縁体３１の上に１該絶縁体３１の絶
縁ペーストと同様の絶縁ペーストを印刷乾燥して、上層
絶縁体３２を形成する。なお、この上層絶縁体３２は、
前記下層絶縁体３１と同様の第１導体体２１を隠蔽被覆
する様には形成せずに、従来例を示す第１図と同様に、
単に第１ ＪｆＪ導体２１及び下層絶縁体３１に重畳さ
ビて形成する。
縁ペーストと同様の絶縁ペーストを印刷乾燥して、上層
絶縁体３２を形成する。なお、この上層絶縁体３２は、
前記下層絶縁体３１と同様の第１導体体２１を隠蔽被覆
する様には形成せずに、従来例を示す第１図と同様に、
単に第１ ＪｆＪ導体２１及び下層絶縁体３１に重畳さ
ビて形成する。
次に、本実施例の厚膜回路の製造方法では、前記の様に
して形成された下層絶縁体３１と上層絶縁体３２の上に
、こんどは、前記第１導体体２１゜２２．２３と同様の
パラジウム銀を主成分とする導電ペーストを印刷し、約
９００℃にて焼成して第２層導体４を形成する。
して形成された下層絶縁体３１と上層絶縁体３２の上に
、こんどは、前記第１導体体２１゜２２．２３と同様の
パラジウム銀を主成分とする導電ペーストを印刷し、約
９００℃にて焼成して第２層導体４を形成する。
すなわち、これにより、従来例を示す第１図と同様に、
厚膜クロスオーバ配線が形成されることになる。
厚膜クロスオーバ配線が形成されることになる。
その後、本実施例の厚膜回路の製造方法においては、前
記第１導体体２２と２３とを重畳接続する厚膜抵抗体５
１となる酸化ルテニウムを主成分とする抵抗ペーストを
、第１図において述・べたのと同様にして印刷する。そ
して、該抵抗ペーストは、これを約８５０℃にて焼成す
ることによって、前記した厚膜抵抗体５１となる。
記第１導体体２２と２３とを重畳接続する厚膜抵抗体５
１となる酸化ルテニウムを主成分とする抵抗ペーストを
、第１図において述・べたのと同様にして印刷する。そ
して、該抵抗ペーストは、これを約８５０℃にて焼成す
ることによって、前記した厚膜抵抗体５１となる。
ところで、この様にして形成される本実施例の厚膜回路
では、前記したことから明らかな様に、抵抗体５１を形
成する段階では、該抵抗体５１によって、すなわち、抵
抗ペーストのにじみ出によって、誤接続される虞れのあ
る第１導体体２１の表面部分は、すでに下層絶縁体３１
にょシ隠蔽被覆されている。
では、前記したことから明らかな様に、抵抗体５１を形
成する段階では、該抵抗体５１によって、すなわち、抵
抗ペーストのにじみ出によって、誤接続される虞れのあ
る第１導体体２１の表面部分は、すでに下層絶縁体３１
にょシ隠蔽被覆されている。
この結果、抵抗体５１を形成する時には、仮に抵抗ベー
ス、トが、従来例と同様ににじみ出たとしても、これＫ
よって接続を要しない第１導体体２１と２２が接続され
ることはないことになる。
ス、トが、従来例と同様ににじみ出たとしても、これＫ
よって接続を要しない第１導体体２１と２２が接続され
ることはないことになる。
さらに、本実施例によれば、第１導体体２１と２２との
間を、前記導体２１．２２と同程度の厚さの下層絶縁体
３１の端部で埋めるようにしている為に、抵抗体５１を
形成する為の抵抗ペースト印刷時における印刷マスクの
被印刷面への密着性を向上させることができる。この結
果、抵抗ペーストのにじみ出も減少させられることは、
容易に理解できるであろう。
間を、前記導体２１．２２と同程度の厚さの下層絶縁体
３１の端部で埋めるようにしている為に、抵抗体５１を
形成する為の抵抗ペースト印刷時における印刷マスクの
被印刷面への密着性を向上させることができる。この結
果、抵抗ペーストのにじみ出も減少させられることは、
容易に理解できるであろう。
なお、以上の説明では、厚膜クロスオーバ配線部の絶縁
不良を配慮して２層の絶縁体３１．３２を設けた場合で
あった。しかし、たとえ一層の絶縁体によシフロスオー
バ配線されている場合であっても、本発明の効果を発揮
できることは明らかであろ９゜要は、厚膜抵抗体を形成
する為の抵抗ペーストの印刷時において、その近接部が
厚くなっている様な物については本発明による効果が得
られるのである。
不良を配慮して２層の絶縁体３１．３２を設けた場合で
あった。しかし、たとえ一層の絶縁体によシフロスオー
バ配線されている場合であっても、本発明の効果を発揮
できることは明らかであろ９゜要は、厚膜抵抗体を形成
する為の抵抗ペーストの印刷時において、その近接部が
厚くなっている様な物については本発明による効果が得
られるのである。
以上の説明から明らかな様に、本発明によれ区厚膜抵抗
体を形成することが予定されている個所に近接する部分
が、例えば厚膜クロスオーバ配紳等からなる為に厚くな
っている場合においても、該厚くなっている部分を形成
する導体に誤接続をさせることなく、前記厚膜抵抗体を
形成できる舶来、高信頼性のＪＧ’−ＰＩＡ回路を得ら
れる効果がある。
体を形成することが予定されている個所に近接する部分
が、例えば厚膜クロスオーバ配紳等からなる為に厚くな
っている場合においても、該厚くなっている部分を形成
する導体に誤接続をさせることなく、前記厚膜抵抗体を
形成できる舶来、高信頼性のＪＧ’−ＰＩＡ回路を得ら
れる効果がある。
さらに父、本発明によれば、前記誤接続を防止する為に
、接続を要しない近接する導体相互間を離す必要もない
ので、集積密就の低下を阻止できる効果もある。
、接続を要しない近接する導体相互間を離す必要もない
ので、集積密就の低下を阻止できる効果もある。
第１図は従来の厚膜回路の製作中途工程の一部を示す一
部断面区、第２図は本発明の厚膜回路Ｇ−実施例を示す
断面図である。 １・・・絶縁性セラミック基板、４・・・第２導体体、
２１．２２．２３・・・第１導体体、３１・・・下層昶
縁体、３２・・・上層絶縁体、５１・・・厚膜抵抗体代
理人弁理士 平 木 道 人 才 １ 図 才２図
部断面区、第２図は本発明の厚膜回路Ｇ−実施例を示す
断面図である。 １・・・絶縁性セラミック基板、４・・・第２導体体、
２１．２２．２３・・・第１導体体、３１・・・下層昶
縁体、３２・・・上層絶縁体、５１・・・厚膜抵抗体代
理人弁理士 平 木 道 人 才 １ 図 才２図
Claims (2)
- （１）絶縁基板上に配設された一対の第１及び第２の導
体と、同じく絶縁基板上であって、前記一対の導体の少
なくとも片側に近接して配設された第３の導体と、前記
一対の導体相互を重畳接続する厚膜抵抗体と、Ｊ＋ｉＪ
記第３の導体上であって、前記一対の導体と近接する個
所にＭ量的に配設された絶縁体とを有する厚膜回路にお
いて、前記第３の導体の前記一対の導体と近接する部分
の表面を前記絶縁体によって隠蔽被覆する様にしたこと
を特徴とする厚膜回路。 - （２）前記第３の導体の絶縁体上に、第２の絶縁体及び
クロスオーバして配設された第４の導体をそれぞれ積層
したことを特徴とする特許 囲第１項記載の厚膜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052256A JPS60196963A (ja) | 1984-03-21 | 1984-03-21 | 厚膜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052256A JPS60196963A (ja) | 1984-03-21 | 1984-03-21 | 厚膜回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196963A true JPS60196963A (ja) | 1985-10-05 |
Family
ID=12909663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59052256A Pending JPS60196963A (ja) | 1984-03-21 | 1984-03-21 | 厚膜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013041379A1 (de) * | 2011-09-19 | 2013-03-28 | Osram Gmbh | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
-
1984
- 1984-03-21 JP JP59052256A patent/JPS60196963A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013041379A1 (de) * | 2011-09-19 | 2013-03-28 | Osram Gmbh | Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4300115A (en) | Multilayer via resistors | |
| JPS60196963A (ja) | 厚膜回路 | |
| JPH02181993A (ja) | プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法 | |
| JPH053380A (ja) | 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2746774B2 (ja) | 回路基板の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JP2746514B2 (ja) | セラミックス配線基板 | |
| JP2002344137A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH11307899A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0571177B2 (ja) | ||
| JPS59150463A (ja) | 厚膜抵抗基板の製造方法 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JPH0319387A (ja) | 混成集積回路 | |
| JPH0521357B2 (ja) | ||
| JPH0426182A (ja) | 厚膜印刷基板 | |
| JPH07201507A (ja) | チップ抵抗器及びその製造方法 | |
| JPS6034097A (ja) | 厚膜回路の製造方法 | |
| JPH0344092A (ja) | 厚膜回路基板のレジスト膜構造 | |
| JPH0758832B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH01199496A (ja) | 厚膜混成集積回路 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 | |
| JPS58101495A (ja) | 厚膜回路基板 |