JPS59150463A - 厚膜抵抗基板の製造方法 - Google Patents
厚膜抵抗基板の製造方法Info
- Publication number
- JPS59150463A JPS59150463A JP58012748A JP1274883A JPS59150463A JP S59150463 A JPS59150463 A JP S59150463A JP 58012748 A JP58012748 A JP 58012748A JP 1274883 A JP1274883 A JP 1274883A JP S59150463 A JPS59150463 A JP S59150463A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thick film
- printing
- insulation
- circuit conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、厚膜抵抗基板の製造方法に関する。
最近゛市子機器の小形軽量化の為に混成集積回路（ハイ
ブリッドＩＣ）が多く使用されて来ている。
ブリッドＩＣ）が多く使用されて来ている。
この混成集積回路はアルミナ基板に銀−パラジウム等の
環体ペーストを印刷、焼成して回路導体を形成し、次に
酸化ルテニウム系等の抵抗ペーストを印刷、焼成して抵
抗体としたいわゆる厚膜抵抗基板を作り、これにチップ
部品又はモノリシックＩＣ等を実装し、リフロー半田付
は等で接続して作製されるのが一般的である。
環体ペーストを印刷、焼成して回路導体を形成し、次に
酸化ルテニウム系等の抵抗ペーストを印刷、焼成して抵
抗体としたいわゆる厚膜抵抗基板を作り、これにチップ
部品又はモノリシックＩＣ等を実装し、リフロー半田付
は等で接続して作製されるのが一般的である。
さて、上記の混成集積回路を更に島密度化するには、前
記厚膜抵抗基板を多層構造とすることが行われる。−例
として、第１図を用いて、２層構造の厚膜抵抗基板の製
造方法を説明する。
記厚膜抵抗基板を多層構造とすることが行われる。−例
として、第１図を用いて、２層構造の厚膜抵抗基板の製
造方法を説明する。
先ずアルミナ等のセラミック基板（１）に銀−パラジウ
ム系等の導体ペース）＆スクリーン印刷法で印刷し、高
温焼成（例えば８５０℃１時間）して第１の回路導体（
２）を形成する。
ム系等の導体ペース）＆スクリーン印刷法で印刷し、高
温焼成（例えば８５０℃１時間）して第１の回路導体（
２）を形成する。
次にこの第１の回路導体（２）の一部の上に、ガラス系
ペーストを印刷し高温焼成（例えば８５０℃１時間）す
ることを通常２回以上繰返して絶縁層（３）を形成する
。
ペーストを印刷し高温焼成（例えば８５０℃１時間）す
ることを通常２回以上繰返して絶縁層（３）を形成する
。
次に、この絶縁Ｒ（３１上に第１の回路導体（２）と交
又する第２の回路導体（４）を第ｌの回路導体（２）と
同様に印刷、焼成してジャンパー線を形成する。
又する第２の回路導体（４）を第ｌの回路導体（２）と
同様に印刷、焼成してジャンパー線を形成する。
次に第１の回路導体の電極部分（７）の間（二酸化ルテ
ニウム系等の抵抗ペーストを印刷し、高温焼成（例えば
８５０ ’（、： １ ［ＩＪ間）して抵抗体（５ａ）
、（５ｂ） ｋ形成する。
ニウム系等の抵抗ペーストを印刷し、高温焼成（例えば
８５０ ’（、： １ ［ＩＪ間）して抵抗体（５ａ）
、（５ｂ） ｋ形成する。
最後にガラス系ペーストに印刷し中温焼成（例えは５０
０℃３０分間）して保ＮＶコート層（図示せず）ｆＸ−
形成して二層厚膜抵抗基板を完成、す＜）。
０℃３０分間）して保ＮＶコート層（図示せず）ｆＸ−
形成して二層厚膜抵抗基板を完成、す＜）。
ところで、−［記絶縁層（３）は充分な厚みンとらない
と、第一と第二の回路導体ｆ２１ 、 （４１間で駅の
移行現象（マイグレーション）による絶縁不良を生じや
すい。このため、一般的Ｃ二は２ ＋１ｉｎ以上形成し
てｊｌ−みは約４０μｍに形成される。よって、２層配
線部分（５）では第ｌ、第２の回路導体＋２１ 、 （
４１及び絶縁層（３）の厚みが合計約６０μ以上にもな
る。したがって、スクリーン印刷法で抵抗ベース）＆印
刷するときに、アルミナ表向（９）と第２の回路導体表
面（１０）とのギャップが大きくなり、スクリーン印刷
のスキージ（６）の当り方が第１図の点線で示す如く左
右不均一になってしまう。このため、抵抗体（５ａ）の
方が（５ｂ）よりも印刷時の印圧が下ってしまい、膜厚
が厚くなってしまう。これシニより、保護コート層形成
後に行うレーザートリミング法等による抵抗値トリミン
グの抵抗体カッＢｔが増大し、厚膜抵抗体の許容電力低
下、電流雑音の増大等の性能低下が著しくなる。
と、第一と第二の回路導体ｆ２１ 、 （４１間で駅の
移行現象（マイグレーション）による絶縁不良を生じや
すい。このため、一般的Ｃ二は２ ＋１ｉｎ以上形成し
てｊｌ−みは約４０μｍに形成される。よって、２層配
線部分（５）では第ｌ、第２の回路導体＋２１ 、 （
４１及び絶縁層（３）の厚みが合計約６０μ以上にもな
る。したがって、スクリーン印刷法で抵抗ベース）＆印
刷するときに、アルミナ表向（９）と第２の回路導体表
面（１０）とのギャップが大きくなり、スクリーン印刷
のスキージ（６）の当り方が第１図の点線で示す如く左
右不均一になってしまう。このため、抵抗体（５ａ）の
方が（５ｂ）よりも印刷時の印圧が下ってしまい、膜厚
が厚くなってしまう。これシニより、保護コート層形成
後に行うレーザートリミング法等による抵抗値トリミン
グの抵抗体カッＢｔが増大し、厚膜抵抗体の許容電力低
下、電流雑音の増大等の性能低下が著しくなる。
一方、上記の如き２層配線部分（８）のギャップの影響
を避けるには、第１の回路導体（１）を形成後、まず抵
抗体（５ａ）、（５ｂ） ｋ形成してから絶縁層（３）
及び第２の回路導体（４１’に形成する工程も考えられ
る。しかしながら、この方法では、抵抗体（５ａ）。
を避けるには、第１の回路導体（１）を形成後、まず抵
抗体（５ａ）、（５ｂ） ｋ形成してから絶縁層（３）
及び第２の回路導体（４１’に形成する工程も考えられ
る。しかしながら、この方法では、抵抗体（５ａ）。
（５ｂ）を形成後に絶縁層（３）及び第２の回路導体（
４）の焼成が繰返される為、その都度抵抗値が低下し、
目標の抵抗値を得に＜＜シ問題が太きい。
４）の焼成が繰返される為、その都度抵抗値が低下し、
目標の抵抗値を得に＜＜シ問題が太きい。
本発明は上記した問題点に鑑みてなされたものであり、
厚膜抵抗の印刷精度を高める厚膜抵抗基板の製造方法を
提供することを目的とするものである。
厚膜抵抗の印刷精度を高める厚膜抵抗基板の製造方法を
提供することを目的とするものである。
以下、本考案の一実施例を第２図を用いて説明する。本
発明における製造工程の特長はセラミック基板（１）上
シニ形成された第１の回路導体（２）とこれと又又する
第２の回路導体（４）？電気「・Ｊに絶縁する為の絶縁
層（３）を通常２層以上恵ねて形成する時に、電気絶縁
とは無関係の擬似の絶縁層（至）り同時に形成する串で
ある。
発明における製造工程の特長はセラミック基板（１）上
シニ形成された第１の回路導体（２）とこれと又又する
第２の回路導体（４）？電気「・Ｊに絶縁する為の絶縁
層（３）を通常２層以上恵ねて形成する時に、電気絶縁
とは無関係の擬似の絶縁層（至）り同時に形成する串で
ある。
本発明によれば絶縁層ｆ３１ 、１３１）を形成イ汝に
抵抗体（ｓａ）、（５ｂ） ？ｅ印刷、形成する際に絶
縁層（３）の近傍の抵抗体（５ａ）と、離れた中断の抵
抗体（５ｂ）の印圧が第２図の点線で示す如く左右はぼ
均一になり、従って抵抗体（５ａ）、 （５ｂ）の膜厚
がほぼ同一になりシート抵抗値が均一となり易い。
抵抗体（ｓａ）、（５ｂ） ？ｅ印刷、形成する際に絶
縁層（３）の近傍の抵抗体（５ａ）と、離れた中断の抵
抗体（５ｂ）の印圧が第２図の点線で示す如く左右はぼ
均一になり、従って抵抗体（５ａ）、 （５ｂ）の膜厚
がほぼ同一になりシート抵抗値が均一となり易い。
なお上記の擬似絶縁層Ｃ３ｆＪｌは、当然最終的に行な
われる塔載部品の半田付けに影響を勾えない部分に形成
しなければならない、。
われる塔載部品の半田付けに影響を勾えない部分に形成
しなければならない、。
以上の如き本発明によれば、抵抗値（シート抵抗値）の
バラツキの少い厚膜抵抗基板が容易に得られ−１かつ抵
抗値トリミング率も少くなる為ｌ二抵抗体の許容電力及
び電流雑音等の性能改嵜力；図れるものである。
バラツキの少い厚膜抵抗基板が容易に得られ−１かつ抵
抗値トリミング率も少くなる為ｌ二抵抗体の許容電力及
び電流雑音等の性能改嵜力；図れるものである。
第１図は、従来の厚膜抵抗基板の製造方法（−よる抵抗
基板の構造をボ丁断面図、第２図は本発明の一実施例ｇ
二よる抵抗基板の構造を示す断面図である。 ３．３０・・・絶縁層 ４・・・第２の回路導体（ジャンパー線）５ａ 、 ５
ｂ・・・抵抗体。 代理人 弁理士 則 近 憲 佑 （【３か１名）
基板の構造をボ丁断面図、第２図は本発明の一実施例ｇ
二よる抵抗基板の構造を示す断面図である。 ３．３０・・・絶縁層 ４・・・第２の回路導体（ジャンパー線）５ａ 、 ５
ｂ・・・抵抗体。 代理人 弁理士 則 近 憲 佑 （【３か１名）
Claims (1)
- 【特許請求の範囲】 ジャンパー線を形成するために絶縁層を設ける工程を、
この工程の後にスクリーン印刷により抵抗体印刷を行う
工程とを含む厚膜抵抗基板の製造方法において、 ｍＪ記第ｌの絶縁層形成時Ｃ回路絶縁とは伺ら関係のな
い部位シー前記第ｌの絶縁１（至）と等しい高さの第２
の絶縁層を同時に形成した後、前記第１および第２の絶
縁層間の所定の位置に前記抵抗体印刷を行うことを特徴
とする厚膜４１１１１１氏抗基板の製造方ｌ去。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012748A JPS59150463A (ja) | 1983-01-31 | 1983-01-31 | 厚膜抵抗基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012748A JPS59150463A (ja) | 1983-01-31 | 1983-01-31 | 厚膜抵抗基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59150463A true JPS59150463A (ja) | 1984-08-28 |
Family
ID=11814039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58012748A Pending JPS59150463A (ja) | 1983-01-31 | 1983-01-31 | 厚膜抵抗基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150463A (ja) |
-
1983
- 1983-01-31 JP JP58012748A patent/JPS59150463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213958B2 (ja) | ||
| JPH07106729A (ja) | 厚膜回路部品の製造方法 | |
| US4374159A (en) | Fabrication of film circuits having a thick film crossunder and a thin film capacitor | |
| JPS59150463A (ja) | 厚膜抵抗基板の製造方法 | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2517726B2 (ja) | 多層配線基板の製造方法 | |
| JPS63261796A (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JPH04326702A (ja) | 電子部品 | |
| JP2861227B2 (ja) | 多層配線基板 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH0138924Y2 (ja) | ||
| JPH05226108A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPS6154657A (ja) | 混成集積回路 | |
| JPH06106673A (ja) | クロスガラスとその形成方法 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 | |
| JPH06101623B2 (ja) | 集積回路装置 | |
| JPS633478B2 (ja) | ||
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH0571177B2 (ja) | ||
| JPH0147912B2 (ja) |