JPH02181993A - プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法 - Google Patents

プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法

Info

Publication number
JPH02181993A
JPH02181993A JP1263774A JP26377489A JPH02181993A JP H02181993 A JPH02181993 A JP H02181993A JP 1263774 A JP1263774 A JP 1263774A JP 26377489 A JP26377489 A JP 26377489A JP H02181993 A JPH02181993 A JP H02181993A
Authority
JP
Japan
Prior art keywords
layer
composition
resistor
printed circuit
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1263774A
Other languages
English (en)
Other versions
JPH0724331B2 (ja
Inventor
Ponnusamy Palanisamy
ポヌサミー・パラニサミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delco Electronics LLC
Original Assignee
Delco Electronics LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delco Electronics LLC filed Critical Delco Electronics LLC
Publication of JPH02181993A publication Critical patent/JPH02181993A/ja
Publication of JPH0724331B2 publication Critical patent/JPH0724331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリント回路、特に厚膜抵抗器を含むプリン
ト回路に関する。
(従来の技術〕 厚膜抵抗器の代表的なものは、絶縁基板上に付着せしめ
られたO、GO508〜O,0508mm+(0,2〜
2.0ミル(miり)の厚みの適当な抵抗材料のパター
ン化された層(膜)からなる。厚膜抵抗器は、一般に、
まず最初に適度に湿性の組成物(通常はインク又はペー
スト)からなる適当にパターン化された層を適当な絶縁
基板(通常はアルミナセラミック基板)上に印刷するこ
とによって形成される。パターン化は通常シルクスクリ
ーン印刷によって制御される。
該抵抗組成物は次いで乾燥され且つ焼成(加熱)されて
抵抗器を形成する。
一般に、プリント回路基板は高抵抗の抵抗器を形成する
ためのインク若しくはペーストからなる第1の組成物及
びこれとは異なる低抵抗の抵抗器を形成するための第2
の組成物を用いる。
特定の抵抗器組成物の抵抗Rは、−殻内に、そのアスペ
クト比L/W(Lは抵抗膜の長さであり、Wはその幅で
ある)を調節することによって作り上げられる。RはL
に正比例し、Wに反比例して増加する。まl;、Rはま
たフィルムの厚みに反比例して増加するが、該厚みは処
理を容易にすべく通常は均一に保たれる。アスペクト比
を適切に作り上げることにより且つ高抵抗率の抵抗材料
組成物及び低抵抗率の抵抗組成物を使用することにより
厚膜抵抗器のための極めて広範囲の抵抗が達成される。
必要ならば、抵抗範囲を満たすべく若しくは抵抗範囲を
広げるべく付加的な組成物を使用することができる。
プリント回路基板は通常たくさんの回路部品(構成要素
)を担持し、これらの回路部品は、類似の方法にて回路
基板上に印刷された適切な形状の導電性膜によって互い
に接続されて望ましい電気回路となる。
銅はコストが安く導電性が良好であり泳動に対して耐性
がありはんだ付けが容易なので、多くのプリント回路基
板においては、通常、回路部品を互いに接続する導電性
膜として銅(若しくは銅すンチ合金)が使用される。通
常使用される銅膜は銅粒子の懸濁液として印刷され、こ
の懸濁液は窒素雰囲気中において最も良好に焼成され、
酸化されることなく銅粒子を焼結させて良好な導電体と
することができる。厚膜抵抗器を形成するための一般的
に好ましい材料は、空気中で最も良好に焼成される。一
つの問題は、窒素雰囲気内で焼成することによって形成
された銅膜は、引き続き空気中で再び焼成されるとその
有利な特性の多くを失うことである。
この問題に対して提案された一つの解決法は、該厚膜抵
抗器を最初に空気中で焼成し、次いで該厚膜抵抗器の端
部に銅製の導電体を付加して該厚膜抵抗器に対する電気
的接続を形成することである。そして、次いで該銅製導
電体を窒素雰囲気内で焼成する。この方法すなわち厚膜
抵抗器を最初に形成しその後これらの接続(成端(te
rminaLion))を設ける、という方法は、−殻
内に「後成端(posj−jerminajion)J
として知られている。このような後成端法における問題
点は、銅製導電体は、般に、約2,500オ一ム以上の
抵抗を得るだめのルテニウム化合物(RuO2若しくは
Bi2Ru207)を基礎としたものの如き高性能厚膜
抵抗器に使用される抵抗膜材料との間に質が悪く(高抵
抗である)且つ不均一な接合点(interface)
を形成することである。
これに関連した問題点は、この接続問題により、従来の
銅/ベリリウムプローブを用いて高抵抗抵抗器の抵抗値
を正確に測定することが困難になるということである。
かかる測定は、通常、プリント回路基板の製造中におい
て良好な品質管理を維持するのに重要である。
高抵抗厚膜抵抗器及び銅による相互接続を有し、この銅
と抵抗器との間には、良好に制御され、比較的低く且つ
比較的均一な接触抵抗が存在するようなプリント回路基
板を得ることが望ましい。
(発明が解決しようとする課題) 本発明は、高抵抗(例えば、約2,500オ一ム以上)
厚膜抵抗器の改良された技術を提供するものであり、こ
の技術は特に成端に対して有効であるが、これに限定さ
れるものではない。
(課題を解決するための手段) 本発明の一つの実施例は、例えば単位面積シート当たり
25,000オームの抵抗率のような高抵抗率組成物の
層が所望の高抵抗抵抗器を形成するのに適したパターン
でまず最初に付着されるような後成端方法についてのも
のである。この方法においては、次いで、例えば単位面
積シート当たり100オームの抵抗率のような低抵抗率
組成物が、所望の低抵抗抵抗器を含むだけではなく既に
付着された高抵抗抵抗器の各々の端部に重なる個々の部
分をも含むようなパターンで付着される。これらの低抵
抗率材料からなる閲々の部分は、高抵抗抵抗器の成端領
域(電気的接触端部領域)の役目を果たす。その後、共
通の焼成工程が使用されて、該高抵抗率組成物と低抵抗
率組成物とが共に焼成される。このため、該2つの組成
物は共通の焼成工程を受けることができるように選択さ
れる。
これにより、従来の銅/ベリリウムプローブがこれらの
成端領域に対して使用することができ、該高抵抗抵抗器
の抵抗を測定することができる。
同様に、回路部品を相互に接続して一つの回路とするた
めに使用される窒素焼成銅膜がこれらの成端領域に重な
るようにパターン化される。この結果得られる回路は、
改良された銅接合点から利点を得且つ回路の抵抗を有す
る銅接合点の全てが本質的に均一であるという事実から
も利点を得ることができる。
本発明のもう一つの実施例は、低抵抗率組成物が低抵抗
率抵抗器だけでなく成端領域に適した部分をも含む適切
なパターンで最初に付着されるような後成端方法につい
てのものである。次いで高抵抗率組成物が高抵抗抵抗器
を画定すべく付着され、該高抵抗抵抗器の端部は、かか
る抵抗器の成端領域の役目を果たすように設計された既
に付着せしめられている低抵抗率組成物からなる部分と
部分的に重なっている。該2つの組成物は、次いで上記
と同様に共通の焼成工程によって焼成される。次いで、
銅製相互接続膜が、高抵抗抵抗器の成端領域と低抵抗抵
抗器の成端領域との両方に重なるように付着される。
本発明の更にもう一つの実施例は、標準的な成端の特徴
の如く導電性膜が最初に付着されるような方法について
のものである。この方法においては、次いで低抵抗率組
成物の層が高抵抗率組成物の層が付着される前か後に付
着される。導電層と高抵抗率層との両者を接続すること
がなされる。
ここで再び該低抵抗率層は、導電層と高抵抗率層との間
の接合点の役目を果たす。別の見地においては、本発明
は、プリント回路基板、少なくとも一つの厚膜抵抗器を
提供するための第1組成物からなるパターン化層、抵抗
器の各端部に設けられた成端手段及び抵抗器への接続の
ための導電層からなる、少なくとも一つの厚膜抵抗器を
含むプリント回路についてのものである。成端手段は、
第1組成物の抵抗率よりも抵抗率が低い第2の組成物か
らなる層の一部を含む。該第2i成物からなる層部分は
、抵抗器の各端部に第1の長い接合点を形成する。導電
層は、該成端手段の各々における第2組成物からなる層
部分に第2の長い接合点を順に形成する。
本発明は、概して、高抵抗率組成物によって形成された
厚膜抵抗器の成端処理であって薄板抵抗がアスペクト比
に大きく依存するような抵抗器の成端処理の改良に対し
て適用可能である。
本発明は、このようなアスペクト比に対する依存性を受
けるプリント回路基板における厚膜抵抗器の各端部とこ
れに対する導電性接続との間の適切な接合点膜からなる
介在物とみなすことができる。該接合点膜の組成物の抵
抗率は、該厚膜抵抗器の組成物の抵抗率より低く、少な
くとも10分のlであるのが有利であり、100分の1
であるのが好ましい。
(実施例) 添付図面と関連付けてなされた以下のより詳しい説明に
よって本発明がよりよく理解できるであろう。
第1A図には、本発明の一つの実施例に従って厚膜抵抗
器として使用されている層12を含むプリント回路基板
10の一部が示されている。回路基板10は、頂面11
を有するセラミック基板口、部分16人、16Bを有す
る低抵抗率材料の層16及び部分IKA、18Bを有す
る導電層18からなり、頂面11上には、比較的高抵抗
率のシート材料からなり且つ端部12人。
12Bを有する層12が横たわっている。典型的な実施
例においては、層12及び層16のシート抵抗率は、各
々25,000オーム/スクエア(ohms/5qua
re)及び100オーム/スクエアであり、基板14は
アルミナであり、導電層18は銅若しくは銅リッチ合金
である。
基板(0のほぼ中央に示された破断は、層12からなる
抵抗器の主要部が通常端部12A、12Bより長いこと
を示すために使用されている。基板14の高さ方向のほ
ぼ中央に示された破断は、基板14が通常その上に付着
された層よりもかなり厚いことを示す。
通常多くの高い値の抵抗器を形成するのに適した多くの
別個の部分からなるより大きな層の一部分として、高抵
抗抵抗器においての使用に適した層I2が、まず最初に
基板I4上に付着される。次に、低抵抗接続領域として
有用な個々の層部分16A及び168が基板目上に付着
される。層部分16A及び16Bもまた、通常は、プリ
ント回路内のいくつかの低抵抗抵抗器を提供する役目を
果たす低抵抗率材料(例えば、100オーム/スクエア
)からなるいくつかの別個の部分からなるより大きな層
の一部である。部分16A及び16Bは層12の各端部
12A及び12Bの全幅に重なっている。最後に、層1
8の個々の銅層部分18^及び18Bが基板1(の頂面
11上に付着され、これらは各々層部分16A及び16
8の端部の全幅を覆う。層部分18A及び18Bは、通
常、プリント回路基板IO上のいろいろな他の回路部品
を互いに接続するのに使用される多くの別個の部分から
なる大きな銅層の一部分でもある。重畳長さは、臨界的
なものではないが、各々層部分16^及び16Bが層部
分12A及び12B並びに層部分+gA及びIKBとの
間に低抵抗の接合点を有することを確実にするのに十分
である。特に、このような長い接合点の抵抗は、通常は
厚膜抵抗器によって提供されるべき全抵抗のほんの層部
分、−殻内には数パーセント以下であるのが好ましい。
第18図には、セラミック基板目IBを含むプリント回
路1018の一部が示されている。この基板は、高抵抗
率層部分12AIB、低抵抗率層部分16AIB及び導
電層部分18AIBを担持し、これらは第1A図に示さ
れたプリント回路IOにおける部分12A、16A及び
+8Aに相当する。この実施例に示されるように、導電
層部分111AI8は低抵抗率層16^IBの全長に亘
って延在する。
第1C図においては、同様な方法でセラミック基板14
1Cが高抵抗率層部分12Alc、低抵抗率層部分16
A1C及び導電層部分18A1Cを担持している。この
実施例においては、導電層部分18A1Cは、高抵抗率
層部分12A1Cに重なっている低抵抗率層部分16A
1Cの一部分のみと重なっている。
第1D図には、導電層部分18AIDが低抵抗率層16
AIDの一部分のみの上に横たわっており、この低抵抗
率層16^IDは、セラミック基板頂面1110上に直
に横たわっており且つ高抵抗率層部分12AIDの上に
横たわる部分とは重なっていないようになされている実
施例が示されている。
高性能厚膜抵抗器のために使用される組成物は、RuO
2若しくはB1□Ru207の如きルテニウム化合物の
粒子、はう珪酸鉛ガラス粒子、微量の抵抗温度係数(T
CR)調節剤及び遮断(スクリー二7f)材の混合物で
ある。遮断材は、−殻内には溶剤と樹脂とを含む有機溶
媒である。これは、懸濁液中に粒子を保持し且つ良好な
流動性を付与してスクリーン印刷による付着を助長する
ために使用される。これらの組成物はl600バイ口ツ
クス(1600Birox)シリーズの抵抗として米国
のデュポンエレクトロニクス(Dopoat Elec
tronics)社から市販されている。一つの実施例
においては、低抵抗率層16としてデュポンが1621
の製品番号で示す単位面積当たり100オームの組成物
が使用されている。このような組成物は通常15〜20
パーセントのルテニウム化合物と55〜60パーセント
のガラスとを含み、850°Cピーク温度を使用する供
給機によって既述した従来方法にて焼成される。単位面
積当たり25,000オームの組成物は、デュポンの製
品番号1641(単位面積当たり10.000オーム)
材料と1651(単位面積当たり100.000オーム
)材料とを混合することによって形成される。このよう
な混合は、通常5〜IQパーセントのルテニウム化合物
と65〜70パーセントのガラスとを含む。これもまた
上に既述した方法によって焼成される。
基本的に、一連の互いに異なった部材はその中に含まれ
るルテニウム化合物とガラスとの相対比率が異なり、ガ
ラスが多ければ多いほど抵抗率が高い。より高い抵抗率
の膜はガラス成分がより多いので、より高いガラス質の
表面を形成し、これは電気的接続に対してより高い抵抗
を持つ。接合点が銅膜からなる場合にこの抵抗は特に高
くなり、とりわけシート抵抗が抵抗器のアスペクト比に
大きく依存するという欠点を生じる。このような欠点は
、高抵抗率膜と銅膜との間に低抵抗率材料からなる領域
を挟設すると極めて低減できることが分かった。
好ましく用いられる銅層は、デュポン6001として米
国のデュポンエレクトロニクス社から市販されている特
定の銅厚rI!X組成物である。このm酸物は、粉砕銅
粒子、遮断剤及び焼結及び付着を促進するための少量の
添加剤を含んでいる。既述したように600 ”Cのピ
ーク温度を有する供給機によって窒素雰囲気内で焼成さ
れると、核層は約95%銅となる。特別な特性を付与す
べく銅と合金化する1以上の他の金属を含むものを含む
他の組成物も利用可能である。
該厚膜抵抗器の大きさはかなりの変更が可能である。厚
膜抵抗器の厚みとしては約0.0127mm(0,5ミ
ル(mil))の厚みが一般的であるが、より厚い層及
びより薄いも使用可能である。更に、厚膜抵抗器の幅及
び長さは一般的に0.508〜5.011mm(20−
200ミル)であり、アスペクト比は一般的に0.1〜
10゜0であり、使用される最も広い範囲は0.2〜5
.0である。
該成端領域と銅接合点との両方の長さに沿って少なくと
もO,I27+H(5ミル)の重畳を設けることが上記
の組成物にとって有利であることが判明した。
この重畳量は、−殻内に、接合点の望ましい低抵抗を確
呆し且つ印811の際の満足すべき位置合わせを容易に
するのに十分な量である。
更に、印刷における位置合わせのエラーを最小にすべく
低抵抗抵抗器内に含まれている成端領域は高抵抗率層よ
りも広くなされ且つこれらが接続される銅層よりも狭く
なされる。このことは、以下により詳しく説明する第5
図の上面図に最も良く示されている。同様に、低抵抗抵
抗器においては銅層は低抵抗率層よりも広くなされてい
る。
第2A図には、本発明の別の実施例によるプリント回路
基板50の一部分が示されている。プリント回路基板5
0は、別個の成端領域56.58が横だゎっている頂面
64を有する絶縁基板52、成端領域56,58に各々
重なっている端部54A,54Bを有する抵抗54及び
成端領域s6.sgに各々重なっている導電体60゜6
2からなる。
プリント回路基板50のほぼ中央に示された破断は、抵
抗器54の主要部は一般に端部54A,54Bよりも長
いことを示すために用いられている。基板52は通常そ
の上に付着される層よりもかなり厚い。
まず最初に、低抵抗率組成物の層が基板52の頂面64
を覆って付着され、各々抵抗器54の端部54A。
54Bに対する低抵抗率接点としての役目を果たす別個
の領域56及び58が形成される。この層はまたプリン
ト回路基板50上に所望の数の低抵抗抵抗器(図示せず
)を形成するためにも使用される。次に、基板52の頂
面を覆って高抵抗率組成物の層が付着されて抵抗器5(
が形成される。この層は、抵抗器54が所望の抵抗を有
するような大きさになされる。
抵抗器54の端部SIA及び54Bは各々成端領域56
及び58の一部と重なっている。上記と同様に、O,1
27mm(典型的な実施例において約(5ミル))の重
畳量は接合点抵抗値が許容可能な小さな値であることを
確実にするのに十分である。次いで、領域56及び58
並びに抵抗器54が共通の焼成工程によって焼成される
。最後に、基板52の頂面64を覆って導電性の銅リッ
チ層が付着される。この層は、各々領域56及び58と
重なり且つこれらに対する低抵抗電気接点を形成する部
分60及び62を含んでいる。上述したように、重畳量
は通常約0.I27mm(5ミル)である。
ここでもまた、種々の層の重畳範囲においてかなりの変
更が可能である。
第2A、2B及び20図は、第2八因に対して、各々上
記第18、1C及び、I C図が第1A図に対して示す
のき同じ関係を示す。
第2B図には、高抵抗率層54A2Bの下に横たわる部
分を含む低抵抗率層562Bを完全に覆って延在する導
電層602Bが示されている。
第2C図においては、導電層602Cは、高抵抗率層5
4A2Cの下に横たわる低抵抗率層部分562Cに対し
て部分的にのみ重なっている。
第2D図においては、導電層602Dは低抵抗率層56
211の一部の上のみに延在し、高抵抗率層部分54A
2Dと重なるのを避けている。
第3図には、標準的な成端の特徴であるように、最初に
導電層70がセラミック基板72を覆って付着されてい
るようなプリント回路基板69が示されている。これに
次いで、通常は多くの別個の部分からなるより大きな層
の一部として低抵抗率層74の付着がなされる。図示し
たように、層74は導電層70と重なる部分74A及び
基板72上に横たわる部分74Bを含んでいる。次に、
高抵抗率組成物の層76が付着されて厚膜抵抗器が形成
される。形状、重畳程度及び種々の層の組成物に対する
既述の種々のファクターがこの実施例に対して適用可能
である。
第4図には、まず最初に導電層80がセラミック基板8
2を覆って付着されているプリント回路基板79が示さ
れている。これに次いで厚膜抵抗器を形成する高抵抗率
層84の付着がなされる。最後に、導電層80及び高抵
抗率層84の両方に対して重なるように低抵抗率層86
が付着される。ここでもまた幾何学的な重畳程度に対す
る記述のファクター及び種々の層の組成物が一般的に使
用できる。
第3図及び第4図に示す実施例は、導電層に対して以前
に述べた実施例よりもより広い範囲の組成物を許容し得
る。当然のことながら、該導電層は銅でできている。こ
のような場合に、抵抗層の組成物は互換性がある。例え
ば、該導電層は窒素雰囲気下900°Cで焼成された銅
であってもよい。
この場合に、抵抗層は、それらが窒素下900°Cで印
刷でき且つ焼成できるように選択される。
あるいは、該導電体は、空気中にて例えば850℃で焼
成され得るAg、Au、A(−Pdの如き貴金属若しく
は貴金属合金であることもできる。この場合には、抵抗
層はそれらが空気中850 ’Oにて印刷且つ焼成でき
るように選択される。
これらの例においては、それに含まれる材料間の特定の
相互作用によって第3図及び第4図の実施例のうちのい
ずれが好ましいかが決定される。
第5図には、一対の低抵抗抵抗器31及び32、高抵抗
抵抗器34及び相互接続を提供する銅層36を含むプリ
ント回路30の一部の上面図が示されている。
抵抗器34には上記しl;種類のうちのいずれかである
成端領域34A及び34Bが設けられている。銅膜36
は、抵抗器31.32及び34をT片状に相互に接続し
ている。銅膜36は、低抵抗抵抗器31.32の端部と
重なる部分36A及び高抵抗抵抗器34のための長い成
端として働く成端領域34A、34Bの一部分と重なる
部分36Bを含むべく付着される。
図示した実施例においては、100オーム/スクエアの
シート抵抗率を提供する組成物が低抵抗抵抗器(10オ
ーム〜100オーム)を形成すべく使用され、H,00
0オーム/スクエアのシート抵抗率を提供する組成物が
高抵抗抵抗器(2500〜25G、Gooオーム)を形
成すべく使用されている。中間抵抗(1000〜250
0オーム)の抵抗器が望ましい場合には、1750オー
ム/スクエアのシート抵抗率を提供する組成物が斯る抵
抗器を形成する際においての使用に適している。抵抗器
を形成するのに使用される組成物の抵抗率が増すにつれ
て、低抵抗率の成端領域を用いる必要性も増す。
自動軍関係の用途において使用されるプリント回路基板
に対して上記の成端領域を使用することによって得られ
る利点は、約25.Gooオーム/スクエア若しくはそ
れ以上のシート抵抗率を有する組成物が使用されときに
付加される複雑性よりも優る。他の用途に対して更によ
り低い抵抗率の組成物を使用するとき、このことが生じ
る。
該厚膜層に対して異なったアスペクト比及び異なった厚
みを使用することによって、異なった関係が達成される
ことは当然である。
広く種々の回路形状が工夫でき得ることがわかる。更に
、キャパシタ、インダクタ、ダイオード及びトランジス
タの如き他の回路部品を慣習的な方法でプリント回路基
板上に含むことができる。
上記の方法で成端された高抵抗抵抗器と、従来の方法で
成端された高抵抗抵抗器(これの抵抗は十分広い強度を
有する)との両方を、共通のプリント回路基板上で混合
させることも当然可能である。
厚膜抵抗器に対して種々の組成物を使用することも当然
可能である。斯る組成物が、上記の方法で後成端を包含
することによって利点を受ける抵抗器を生ずる程度まで
、本発明の原理は利用できる。
いくつかの回路においては、高抵抗抵抗器のみが必要と
される。このときには、成端領域は、斯る成端を提供す
るためにのみ使用される低抵抗率の組成物の層の一部で
ある。
以上から、特許請求の範囲内においては、高抵抗、低抵
抗、高抵抗率及び低抵抗率という文言に対して広い幅が
与えられるべきであることが理解できる。これらは概し
て各々絶対値よりもむしろ相対関係を表すことを意図さ
れたものである。
【図面の簡単な説明】
第1A図は、本発明の一実施例に従って形成された後成
端を含む厚膜抵抗器の断面図であり、第1 B11 C
,L D図は、各々本発明の実施例に従って形成された
厚膜抵抗器の成端であって種々の層の重畳程度が第1A
図に含まれるものとは異なったものの断面図であり、 第2A図は、本発明の別の実施例に従って形成された後
成端を含む厚膜抵抗器の断面図であり、第2 B、2 
C,2D図は、各々本発明の実施例に従って形成された
厚膜抵抗器の成端であって種々の層の重畳程度が第2A
図に示されたものと異なるものの断面図であり、 第3図は、本発明の一実施例に従って形成された成端で
あって導電層厚膜抵抗器より前に付着される成端の断面
図であり、 第4図は、本発明の別の実施例に従って形成された成端
であって導電層厚膜抵抗器より前に付着される成端の断
面図であり、 第5図は、本発明に従って互いに接続された3つの抵抗
器を含むプリント回路の一部を示す上面図である。 各図面は原寸ではなく、また、かくれ線及び同一部分の
断面ハツチングは理解を容易にすべく省略した。 (主要部分の符号の説明) 10.5G、69.79−m−プリント回路基板12.
76+84.34 −−− 4.52.72.H−−− 6,71,36,31,32 go、62.70.80,36 56.5B、31A、318 高抵抗率層 絶縁基板 低抵抗率層 一導電層 成端領域 018 01C 01D FIG、2A 設工 設と 父と FIG、5 FIG、3 FIG、4 手 続 補 正 書 2、発明の名称 プリント回路基板の厚膜抵抗器のための後成端装置及び
後成端方法 3.111正をする者 事件との関係 出 願 人 住 所 名 称 デルコ・エレクトロニクス−コーポレーション4、代 理 人 5、補正の対象 明細書のし特許請求の範B1と[発明の詳細な説明]の
痛6、補正の内容 (1)  明細書の1特許請求の範囲1を別紙の通り訂
正する (2)  明細書の記載を次の通り訂正する。 員  行     補正前     補正後9 15 
    接合点     接合面1114      
接合点     接合面1115      接合点 
    接合面1218      接合点     
接合面13 7     接合点     接合面1:
(9接合点     接合面 1318      接合点     接合面CI  
 19      接合点     接合面16 5 
    接合点     接合面16 6     接
合点     接合面18W20(”?〜19頁1行 
接合点     接合面20 5     接合点  
   接合面20 8     接合点     接合
面22 1     接合点     接合面以上 特許請求の範囲を下記の通り訂正する。 r2、特許請求の範囲] 1、少なくとも一つの厚膜抵抗器を含むプリント回路で
あ−)で、 プリント回路基板(14)、 少なくとも一つの厚膜抵抗器を提供するなめめ前記基板
(1,4) lの第1の組成物からなるパターン化層(
12)、及び 導電層(18)に対して接続された前記抵抗器の各端部
における成端手段とを含み、 前記抵抗器の各端部における前記成端手段は、抵抗率が
前記第1の組成物の抵抗率よりも低い第2の組成物から
なる層(16)の一部(16A,16[1)を含み 前記層部分(16^,86B)は前記端部との第1の長
い接合乱を形成し、 Air記導電導電層8)ハ1部分(18A、18)))
ヲ含ミ、前記導電層部分(18A,18B>の各々は、
前記成端手段の各々の第2の組成物からなる各々の層部
分〈16A,161J)との第2の長い接合面を形成す
る、ことを特徴とするプリント回路。 2、前記導電層(18)が銅であり、前記第1及び第2
の組成物が各々ルテニウム化合物とガラスとの混合物を
含むことを特徴とする、第1請求項記載のプリント回路
。 3、前記第1及び第2の組成物が共通の焼成工1?で焼
成するのに適していることを特徴とする、第2請求項記
載のプリント回路。 4、面記成端手段内の第2の組成物からなる層(16)
の各部分く16A,16B)は、前゛記載1の長い接合
面を形成すべく前記抵抗器の端部と重なっており、銅層
(18)の各層部分(18^J8B)は、第2の長い接
合向を形成すべく第2の組成物の層部分と重なっている
ことを特徴とする、第2¥f!求項記載のプリント回路
。 5、成端手段内の第2の組成物からなる層の各部分(5
62D)には、第1の長い接合面一を形成すべく抵抗器
の端部(54^20)が重なっており比つ第2の長い接
合向を形成すべく前記銅層の一部分(6020)が重な
っていることを特徴とする、第1請求項記載のプリント
回路。 6、第1の組成物の層(76,84)及び導電層(70
8())はプリント回路基板(72,82)に隣接する
部分を各々有し、これらの間において第2の組成物から
なる層(74,86)の一部分が電気的接続を提供する
ことを特徴とする、第1請求項記載のプリンI・回j路
、。 7、第2の組成物からなる層(86)の前記部分は、導
電層(80)の一部と及び第1の組成物からなる層(8
4)の一部と重なっていることを特徴とする、第6請求
項記載のプリント回路。 8、第2の組成物からなる層(74)の前記部分は、導
電M (70)の一部分に重なっており且つ第1の組成
物からなる層(76)の一部分の↑゛に横たわっている
ことを特徴とする、第6請求項記載のプリント回路。 9、第1請求項記載のプリント回路を形成する方法であ
って、高抵抗及び低抵抗を右する厚膜抵抗器(54,5
6,58)を絶縁基板(52)、1−に含み、少なくと
も一つの低8(抗Jゾ膜抵抗器(56,58)の形成及
び少なくとも一つの高抵抗厚膜抵抗器(54)の成端と
して使用するための領域の形成のための抵抗2材r(−
である第2の組成°肉のパターンを前記絶縁J、(板(
52)上に印刷する工程、少なくとも一つの高抵抗厚膜
抵抗2i′r(54)の形成のための抵抗材f1である
nir記第1の組成1勿のパターンを絶縁基板(52)
 J:に印刷する工程、及びパターン化された銅リッチ
層を絶縁基板(52)十に印刷する工程とからなり、 前記抵抗器(54)の各々は前記第2の組成物からなる
成端領域と重な−)ている端部(54八、54B)を有
L7、 萌記銅すッチJ呵は、第2の組成物によって形
成された低抵抗抵抗器(56,58)の端部と重なって
おりfL j)高++(抗低抗器(54)(1)端部(
54A,5411)によ−〕で覆われていない成端領を
或の部分と重な−)ている部分(fjO,82)を含む
、:とを特徴とする、プリント回路を形成する方法。 IO8第1請求r0記載のプリント回路を形成する方法
であって、高抵抗及び低抵抗を有する1ゾ膜抵抗器を絶
縁基板Eに含み、 少なくとも一つの高抵抗ノフ膜抵抗器を形成するのに適
した酵記載1の組成物からなるパターン化された層(1
21C)を絶縁基板(11C)l−に印刷する工程、 少なくとも一つの低抵抗厚I&!抵抗器を形成するのに
通し社つ高抵抗抵抗器のための成端領域を含むのに適し
た前記第2の組成物のパターン化層を絶縁基板(141
,C)lに印刷する工程、及びパターン化された銅リッ
チ層(18A1C)を絶縁基板(141C)上に印刷す
る工程がらなり、前記成端領域は高抵抗厚膜抵抗器の端
部と重なる部分を含み、 層(18八1C)は、低抵抗抵抗器の端部(16^1c
)及び第2の組成物からなるパターン化層の成端領域の
部分と重なっていることを特徴とする、プリント回路の
形成方法。 IL前記第1組成物のパターン及び第2の組成物のパタ
ーンが、前記銅リッチJgのパターンを印刷する前に共
通の工程において焼成されることを特徴とする、第9若
しくは第10請求項記載の方法。 12、第1の組成物は栄位面積当たり約25,000オ
ームのシーI−抵抗率を有し、第2の組成物は単位1!
1日d当たり約100オームカシ−1−抵抗子をイ1す
ることを特徴とする、第9若しくは第10請求T* 、
i+! 故の方法。」 以に

Claims (12)

    【特許請求の範囲】
  1. 1.少なくとも一つの厚膜抵抗器を含むプリント回路で
    あって、 プリント回路基板(14)、 少なくとも一つの厚膜抵抗器を提供するための前記基板
    (14)上の第1の組成物からなるパターン化層(12
    )、及び 導電層(13)に対して接続された前記抵抗器の各端部
    における成端手段とを含み、 前記抵抗器の各端部における前記成端手段は、抵抗率が
    前記第1の組成物の抵抗率よりも低い第2の組成物から
    なる層(16)の一部(16A,16B)を含み、 前記層部分(16A,16B)は前記端部との第1の長
    い接合点を形成し、 前記導電層(18)は層部分(18A,18B)を含み
    、前記導電層部分(18A,18B)の各々は、前記成
    端手段の各々の第2の組成物からなる各々の層部分(1
    6A,16B)との第2の長い接合点を形成する、こと
    を特徴とするプリント回路。
  2. 2.前記導電層(18)が銅であり、前記第1及び第2
    の組成物が各々ルテニウム化合物とガラスとの混合物を
    含むことを特徴とする、第1請求項記載のプリント回路
  3. 3.前記第1及び第2の組成物が共通の焼成工程で焼成
    するのに適していることを特徴とする、第2請求項記載
    のプリント回路。
  4. 4.前記成端手段内の第2の組成物からなる層(16)
    の各部分(16A,16B)は、前記第1の長い接合点
    を形成すべく前記抵抗器の端部と重なっており、銅層(
    18)の各層部分(18A,18B)は、第2の長い接
    合点を形成すべく第2の組成物の層部分と重なっている
    ことを特徴とする、第2請求項記載のプリント回路。
  5. 5.成端手段内の第2の組成物からなる層の各部分(5
    62D)には、第1の長い接合点を形成すべく抵抗器の
    端部(54A2D)が重なつており且つ第2の長い接合
    点を形成すべく前記銅層の一部分(602D)が重なっ
    ていることを特徴とする、第1請求項記載のプリント回
    路。
  6. 6.第1の組成物の層(76,84)及び導電層(70
    ,80)はプリント回路基板(72,82)に隣接する
    部分を各々有し、これらの間において第2の組成物から
    なる層(74,86)の一部分が電気的接続を提供する
    ことを特徴とする、第1請求項記載のプリント回路。
  7. 7.第2の組成物からなる層(86)の前記部分は、導
    電層(80)の一部と及び第1の組成物からなる層(8
    4)の一部と重なっていることを特徴とする、第6請求
    項記載のプリント回路。
  8. 8.第2の組成物からなる層(74)の前記部分は、導
    電層(70)の一部分に重なっており且つ第1の組成物
    からなる層(76)の一部分の下に横たわっていること
    を特徴とする、第6請求項記載のプリント回路。
  9. 9.第1請求項記載のプリント回路を形成する方法であ
    って、高抵抗及び低抵抗を有する厚膜抵抗器(54,5
    6,58)を絶縁基板(52)上に含み、少なくとも一
    つの低抵抗厚膜抵抗器(56,58)の形成及び少なく
    とも一つの高抵抗厚膜抵抗器(54)の成端として使用
    するための領域の形成のための各々の物質である第2の
    組成物のパターンを前記絶縁基板(52)上に印刷する
    工程、 少なくとも一つの高抵抗厚膜抵抗器(54)の形成のた
    めの材料である前記第1の組成物のパターンを絶縁基板
    (52)上に印刷する工程、及びパターン化された銅リ
    ッチ層を絶縁基板(52)上に印刷する工程とからなり
    、 前記抵抗(54)の各々は前記第2の組成物からなる成
    端領域と重なっている端部(54A,54B)を有し、
    前記銅リッチ層は、第2の組成物によって形成された低
    抵抗抵抗器(56,58)の端部と重なっており且つ高
    抵抗抵抗器(54)の端部(54A,54B)によって
    覆われていない成端領域の部分と重なっている部分(6
    0,62)を含むことを特徴とする、プリント回路を形
    成する方法。
  10. 10.第1請求項記載のプリント回路を形成する方法で
    あって、高抵抗及び低抵抗を有する厚膜抵抗器を絶縁基
    板上に含み、 少なくとも一つの高抵抗厚膜抵抗器を形成するのに適し
    た前記第1の組成物からなるパターン化された層(12
    1C)を絶縁基板(141C)上に印刷する工程、 少なくとも一つの低抵抗厚膜抵抗器を形成するのに適し
    且つ高抵抗抵抗器のための成端領域を含むのに適した前
    記第2の組成物のパターン化層を絶縁基板(141C)
    上に印刷する工程、及びパターン化された銅リッチ層(
    18A1C)を絶縁基板(141C)上に印刷する工程
    からなり、前記成端領域は高抵抗厚膜抵抗器の端部と重
    なる部分を含み、 層(18A1C)は、低抵抗抵抗器の端部(16A1C
    )及び第2の組成物からなるパターン化層の成端領域の
    部分と重なっていることを特徴とする、プリント回路の
    形成方法。
  11. 11.前記第1組成物のパターン及び第2の組成物のパ
    ターンが、前記銅リッチ層のパターンを印刷する前に共
    通の工程において焼成されることを特徴とする、第9若
    しくは第10請求項記載の方法。
  12. 12.第1の組成物は単位面積当たり約25,000オ
    ームのシート抵抗率を有し、第2の組成物は単位面積当
    たり約100オームのシート抵抗率を有することを特徴
    とする、第9若しくは第10請求項記載の方法。
JP1263774A 1988-10-11 1989-10-09 プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法 Expired - Fee Related JPH0724331B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US256017 1988-10-11
US07/256,017 US5169679A (en) 1988-10-11 1988-10-11 Post-termination apparatus and process for thick film resistors of printed circuit boards

Publications (2)

Publication Number Publication Date
JPH02181993A true JPH02181993A (ja) 1990-07-16
JPH0724331B2 JPH0724331B2 (ja) 1995-03-15

Family

ID=22970782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1263774A Expired - Fee Related JPH0724331B2 (ja) 1988-10-11 1989-10-09 プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法

Country Status (4)

Country Link
US (2) US5169679A (ja)
EP (1) EP0364095A3 (ja)
JP (1) JPH0724331B2 (ja)
KR (1) KR920005985B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
US5952205A (en) 1998-02-06 1999-09-14 Neose Technologies, Inc. Process for processing sucrose into glucose and fructose
GB9813668D0 (en) * 1998-06-25 1998-08-26 Sentec Ltd Printed circuit board current sensor
US6510503B2 (en) 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
US5998177A (en) * 1998-11-19 1999-12-07 Neose Technologies, Inc. Process for processing sucrose into glucose
EP1082882B1 (en) * 1999-03-17 2007-10-31 Motorola, Inc. Method of manufacturing resistors
JP4780689B2 (ja) * 2001-03-09 2011-09-28 ローム株式会社 チップ抵抗器
WO2003107361A1 (ja) * 2002-06-13 2003-12-24 ローム株式会社 低い抵抗値を有するチップ抵抗器とその製造方法
US20040216303A1 (en) * 2003-05-01 2004-11-04 Berlin Carl W. Thick film current sensing resistor and method
US7224258B2 (en) * 2004-09-27 2007-05-29 Ohmcraft, Inc. Fine line thick film resistors by photolithography

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513922U (ja) * 1978-07-08 1980-01-29
JPS5895668U (ja) * 1981-12-22 1983-06-29 松下電器産業株式会社 印刷配線基板
JPS6028083U (ja) * 1983-08-02 1985-02-25 日本電気株式会社 ビデオ・コ−ディングシステムの郵便物搬送遅延装置
JPS61166502U (ja) * 1985-04-03 1986-10-16
JPS62197876U (ja) * 1986-06-06 1987-12-16
JPS63187601A (ja) * 1987-01-30 1988-08-03 株式会社日立製作所 厚膜回路板およびその製法
JPS63202987A (ja) * 1987-02-18 1988-08-22 ミツミ電機株式会社 回路基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB672255A (en) * 1949-06-02 1952-05-21 Ward Blenkinsop & Co Ltd Improvements in the production of conducting layers upon electrical resistors
US3337832A (en) * 1965-01-26 1967-08-22 Sprague Electric Co Resistor
US3717483A (en) * 1969-04-22 1973-02-20 Ibm Metallizing composition
US3609105A (en) * 1970-06-08 1971-09-28 Alpha Metals Metalizing material
US3679606A (en) * 1970-09-08 1972-07-25 Du Pont Thermistor compositions and thermistors made therefrom
US3992212A (en) * 1972-08-18 1976-11-16 Universal Oil Products Company Electrical resistor inks
US3914514A (en) * 1973-08-16 1975-10-21 Trw Inc Termination for resistor and method of making the same
US4031272A (en) * 1975-05-09 1977-06-21 Bell Telephone Laboratories, Incorporated Hybrid integrated circuit including thick film resistors and thin film conductors and technique for fabrication thereof
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4404237A (en) * 1980-12-29 1983-09-13 General Electric Company Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
US4452726A (en) * 1981-08-20 1984-06-05 General Motors Corporation Self-sealing thermally sensitive resistor and method of making same
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
JPS5979563A (ja) * 1982-10-28 1984-05-08 Sanyo Electric Co Ltd 厚膜回路
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US4678531A (en) * 1986-03-24 1987-07-07 General Motors Corporation Method and apparatus for screen printing solder paste onto a substrate with device premounted thereon
JPS62274701A (ja) * 1986-05-23 1987-11-28 アイシン精機株式会社 可変抵抗器
JPS63141388A (ja) * 1986-12-03 1988-06-13 東芝ライテック株式会社 厚膜回路基板の製造方法
JPH0783180B2 (ja) * 1987-05-20 1995-09-06 松下電器産業株式会社 セラミック多層基板とその製造方法
US4847003A (en) * 1988-04-04 1989-07-11 Delco Electronics Corporation Electrical conductors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513922U (ja) * 1978-07-08 1980-01-29
JPS5895668U (ja) * 1981-12-22 1983-06-29 松下電器産業株式会社 印刷配線基板
JPS6028083U (ja) * 1983-08-02 1985-02-25 日本電気株式会社 ビデオ・コ−ディングシステムの郵便物搬送遅延装置
JPS61166502U (ja) * 1985-04-03 1986-10-16
JPS62197876U (ja) * 1986-06-06 1987-12-16
JPS63187601A (ja) * 1987-01-30 1988-08-03 株式会社日立製作所 厚膜回路板およびその製法
JPS63202987A (ja) * 1987-02-18 1988-08-22 ミツミ電機株式会社 回路基板

Also Published As

Publication number Publication date
EP0364095A2 (en) 1990-04-18
KR900007287A (ko) 1990-05-09
JPH0724331B2 (ja) 1995-03-15
US5169679A (en) 1992-12-08
KR920005985B1 (ko) 1992-07-25
US5164698A (en) 1992-11-17
EP0364095A3 (en) 1990-11-07

Similar Documents

Publication Publication Date Title
US5966067A (en) Thick film resistor and the manufacturing method thereof
JPS62265796A (ja) セラミツク多層配線基板およびその製造法
KR100328255B1 (ko) 칩 부품 및 그 제조방법
JPH02181993A (ja) プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法
US4728534A (en) Thick film conductor structure
JP3333404B2 (ja) チップ部品及びその製造方法
JP3067580B2 (ja) 絶縁ペースト及びそれを用いた厚膜印刷多層回路
JPS62279695A (ja) セラミツク多層配線基板
JPH053380A (ja) 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH0595071U (ja) 厚膜回路基板
JPH1116703A (ja) 超低抵抗抵抗器
JPS61154104A (ja) 膜抵抗体
JP2022114984A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JPS5936922Y2 (ja) 混成集積回路装置
JPS598373Y2 (ja) プリント配線板
JP2002344137A (ja) 厚膜多層基板およびその製造方法
JPH0426182A (ja) 厚膜印刷基板
JPH08307031A (ja) 厚膜印刷基板及びその製造方法
JPH08125335A (ja) 厚膜印刷多層回路の形成方法
JP2004031849A (ja) 超低抵抗抵抗器及びその製造方法
JPH02273986A (ja) 厚膜回路基板
JPS6045095A (ja) 厚膜多層基板の製造方法
JPH06140736A (ja) 厚膜回路基板の製造方法
JPH04236483A (ja) 厚膜混成集積回路
JPH04276695A (ja) 多層セラミック回路基板並びにその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees