JPH08307031A - 厚膜印刷基板及びその製造方法 - Google Patents
厚膜印刷基板及びその製造方法Info
- Publication number
- JPH08307031A JPH08307031A JP7105675A JP10567595A JPH08307031A JP H08307031 A JPH08307031 A JP H08307031A JP 7105675 A JP7105675 A JP 7105675A JP 10567595 A JP10567595 A JP 10567595A JP H08307031 A JPH08307031 A JP H08307031A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thick film
- conductor
- resistance value
- lab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004020 conductor Substances 0.000 claims abstract description 84
- 239000000919 ceramic Substances 0.000 claims abstract description 17
- 229910052746 lanthanum Inorganic materials 0.000 claims description 46
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 20
- 238000010304 firing Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 229910025794 LaB6 Inorganic materials 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004017 vitrification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- ZKEYULQFFYBZBG-UHFFFAOYSA-N lanthanum carbide Chemical compound [La].[C-]#[C] ZKEYULQFFYBZBG-UHFFFAOYSA-N 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06566—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of borides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
適正に保つ。 【構成】 セラミック基板1上に、厚膜導体2とほう化
ランタン系(LaB6 系)の抵抗体3とを印刷し焼成し
て形成した厚膜印刷基板において、厚膜導体2とほう化
ランタン系の抵抗体3との間に、ほう化ランタン系の抵
抗体中間層4を設けた。ほう化ランタン系の抵抗体中間
層4を介在させることにより、焼成時に、厚膜導体2に
含まれるガラス中の成分と、ほう化ランタン系の抵抗体
3におけるLaB6 とが反応するのが阻止され、抵抗値
異常となるのが防止される。
Description
膜導体と厚膜抵抗体とを印刷形成した厚膜印刷基板及び
その製造方法に関する。
上に厚膜導体を焼成によってスクリーン印刷し、その上
に、回路に必要な複数のシート抵抗を個別に印刷し、一
括して焼成することによって形成される。その際、図1
0に示すように、厚膜抵抗体3と厚膜導体2とは、厚膜
導体2上に厚膜抵抗体3が適当量重なるように配置され
る。なお、図10において(a)は平面図、(b)は
(a)のA−A’断面図である。
合、厚膜抵抗体3は、シート抵抗値が10Ω/□〜10
kΩ/□となるLaB6 系(ほう化ランタン系)の抵抗
体ペーストが用いられる。このLaB6 系の抵抗体ペー
ストにより形成した厚膜抵抗体3をLaB6 抵抗体と以
下称する。
板において、LaB6 抵抗体3のシート抵抗値が10Ω
/□〜50Ω/□と小さい時、厚膜導体2が抵抗値異常
となり製造上の歩留りの低下や抵抗体の信頼性の低下を
引き起こす。また、LaB6 抵抗体3のシート抵抗値が
5kΩ/□〜10kΩ/□と大きい時にも同じく抵抗値
が著しく増加し抵抗値異常となることがあった。
刷基板において厚膜抵抗体の抵抗値を適正に保つことを
目的とする。
に、LaB6 抵抗体3のシート抵抗値を10Ω/□、5
0Ω/□、100Ω/□と変化させたものについて、2
0個のサンプルの平均の抵抗値を調べた結果を示す。縦
軸は、その平均の抵抗値を示しており、1mm×1mm
の大きさでの焼成後の抵抗値である。なお、後述する図
3、図5、図8、図13に示すグラフも、この図12と
同様にして調べたものである。
シート抵抗値を10Ω/□、50Ωとした場合には、設
計値から大きく抵抗値が増加している。また、LaB6
抵抗体3のシート抵抗値を、図13に示すように、1k
Ω/□、5kΩ/□、10kΩ/□と変化させたものに
ついても検討した。この図から分かるように、LaB6
抵抗体3のシート抵抗値を5kΩ/□、10kΩ/□と
した場合には、抵抗値が設計値から大きく増加してい
る。
したところ、上記のような抵抗値異常が生じている原因
として、図11のように厚膜抵抗体2に亀裂(クラッ
ク)2aが生じて断線を起こすこと、及び図14のよう
に厚膜導体に含まれるガラス中の成分と厚膜抵抗体中の
成分とが反応することによるとの結論を得た。すなわ
ち、LaB6 抵抗体3の抵抗値が低い場合(少なくとも
50Ω以下の場合)には、厚膜導体2中の成分と抵抗体
中のLaB6 が反応し、厚膜導体2が変質する。これ
は、抵抗体の端部下で強く現れ、厚膜導体2に断線を引
き起こす。
場合(少なくとも5kΩ/□以上の場合)には、厚膜導
体2中の成分とLaB6 とが反応して、図14に示すよ
うに、LaB6 抵抗体3側にガラス化した抵抗体層3a
が形成され、このガラス化した抵抗体層3aの抵抗値が
大きいため、抵抗値異常が生じる。本発明は、上記した
検討に基づき、抵抗値異常が厚膜導体と厚膜抵抗体との
反応によって生じることに着目し、厚膜導体と厚膜抵抗
体との間に、厚膜抵抗体の焼成形成時に厚膜導体と厚膜
抵抗体とが反応するのを阻止する中間層を設けたことを
特徴としている。
間層を設けることによって、厚膜抵抗体の焼成形成時に
厚膜導体と厚膜抵抗体とが反応するのが阻止され、その
反応によって生じるクラックの発生、あるいはガラス化
した抵抗体層の形成が抑制され、厚膜抵抗体の抵抗値を
適正なものに維持することができる。なお、中間層とし
ては、厚膜導体及び厚膜抵抗体と反応しない抵抗体又は
導体を用いることができる。
□以下のほう化ランタン系の抵抗体に対し、厚膜導体と
ほう化ランタン系の抵抗体との間に、シート抵抗値が1
00Ω/□以上のほう化ランタン系の抵抗体中間層を設
けたことを特徴としている。ほう化ランタン系の抵抗体
のシート抵抗値が50Ω/□以下の場合には、図12に
示すように抵抗値が増大するが、シート抵抗値が100
Ω/□以上のほう化ランタン系の抵抗体中間層を介在さ
せることにより、後述する図3、図5の結果に示すよう
に抵抗値の増大を防ぐことができる。
ト抵抗値が50Ω/□以下の場合には、抵抗体中にLa
B6 が過剰にあるため、厚膜導体中の成分とLaB6 が
反応しやすくなるが、シート抵抗値が100Ω/□以上
のほう化ランタン系の抵抗体では、その中のLaB6 が
適量であるため、厚膜導体中の成分とLaB6 との反応
が生じにくくなるからである。
体の端部と厚膜導体との間に、ほう化ランタン系の抵抗
体中間層が形成され、厚膜抵抗体の端部以外の領域にお
いてほう化ランタン系の抵抗体と厚膜導体とが直接接触
していることを特徴としている。このように厚膜抵抗体
の端部以外の領域において、ほう化ランタン系の抵抗体
と厚膜導体とを直接接触させるように構成することによ
り、ほう化ランタン系の抵抗体中間層を介在させたこと
による抵抗値の増大を防ぐことができる。
□以上のほう化ランタン系の抵抗体に対し、厚膜導体と
ほう化ランタン系の抵抗体との間に、シート抵抗値が1
kΩ/□以下のほう化ランタン系の抵抗体層を設けたこ
とを特徴としている。ほう化ランタン系の抵抗体のシー
ト抵抗値が5kΩ/□以上の場合には、図13に示すよ
うに抵抗値が増大するが、シート抵抗値が1kΩ/□以
下のほう化ランタン系の抵抗体中間層を介在させること
により、ガラス化抵抗体層の形成が抑制され、後述する
図8の結果に示すように抵抗値の増大を防ぐことができ
る。なお、この図8において抵抗体にはシート抵抗値と
して10kΩ/□を用いた。
ト抵抗値が5kΩ/□以上の場合には、その中のLaB
6 は少なく、厚膜導体中のガラス中の成分とLaB6 と
が反応すると、LaB6 が非常に少なくなり、抵抗値が
増大するのに対し、1kΩ以下のほう化ランタン系の抵
抗体ではLaB6 が減少してもその影響が少ないため、
抵抗値の増加が防止されるからである。
ン系の抵抗体とはオーバーラップしない状態でセラミッ
ク基板上に形成され、ほう化ランタン系の抵抗体中間層
は、厚膜導体とほう化ランタン系の抵抗体のそれぞれに
電気的接続のための重なり部をもって形成されているこ
とを特徴としている。このように厚膜導体、抵抗体及び
中間層の全てが重なり合うことを無くすことにより、表
面の凹凸段差を通常の基板と同等にすることができる。
タン系の抵抗体との間に、シート抵抗値が100Ω/□
以上1kΩ/□以下のほう化ランタン系の抵抗体中間層
を設けたことを特徴している。ほう化ランタン系の抵抗
体中間層のシート抵抗値を100Ω/□以上1kΩ/□
以下にすることにより、その上に形成されるほう化ラン
タン系の抵抗体の抵抗値がどのようなものであっても、
ほう化ランタン系の抵抗体の抵抗値を適正なものに維持
することができる。
法においては、抵抗体ペーストを印刷する前に、その抵
抗体ペーストの焼成により抵抗体ペーストと焼成された
導体とが反応するのを阻止する中間層を介在させたこと
を特徴としている。このような製造方法を用いることに
より、請求項1に記載と同様、厚膜抵抗体の抵抗値を適
正なものに維持することができる。
る工程において、抵抗体ペーストと同じ材料の抵抗体ペ
ーストで、焼成された導体と抵抗体ペーストとの間に、
その抵抗体ペーストの焼成により導体と抵抗体ペースト
とが反応するのを阻止する中間層をも印刷するものであ
ることを特徴としている。このように、中間層を、厚膜
抵抗体を形成するための抵抗体ペーストと同じ材料で形
成することにより、中間層形成のための製造工程を簡略
化することができる。
る。 (第1実施例)図1は本発明の第1実施例に係る厚膜印
刷基板の構成を示すもので、(a)は平面図、(b)は
(a)中のA−A’断面図である。
厚膜抵抗体を用いた場合の実施例である。図1におい
て、セラミック基板1上にCu系の厚膜導体2が形成さ
れ、厚膜導体2とLaB6 抵抗体3との間に、それぞれ
に電気的接続のための重なり部をもつ中間層4が形成さ
れている。この中間層4の材料としては、厚膜導体2及
びLaB6 抵抗体3と反応しない抵抗体又は導体を用い
ることができる。しかし、セラミック基板1に印刷され
るLaB6 抵抗体3と同じ材料で中間層4を形成するの
が製造上好ましい。すなわち、セラミック基板1上には
種々の抵抗値のLaB6 抵抗体3が個別に印刷形成され
るので、中間層4をそのうちの1つのLaB6 抵抗体と
すれば、他のLaB 6 抵抗体と同じようにして形成する
ことができ、印刷回数及び焼成回数を増加することなく
中間層4を形成することができるという効果を有する。
い、それをLaB6 中間抵抗体4と称して説明する。図
2に、図1に示す厚膜印刷基板の概略製造工程を示す。
まず、セラミック基板1上にCu系の厚膜導体を印刷し
乾燥させ(ステップ101)、その後、導体を900℃
で焼成する(ステップ102)。その上にLaB6 系の
抵抗体ペーストを印刷し乾燥させる。この抵抗体の印刷
・乾燥は、LaB6 中間抵抗体を含み必要なシート抵抗
分繰り返し行う(ステップ103)。その後、一括して
抵抗体を焼成する(ステップ104)。従って、中間層
としてLaB6 抵抗体を用いれば、他のLaB6 抵抗体
の形成と同時に製造することができる。
抗値が10Ω/□のものを用い、中間層4の無いものと
LaB6 中間抵抗体4のシート抵抗値を100Ω/□、
1kΩ/□、10kΩ/□としたものそれぞれについて
検討を行った結果を示す。この図に示すように、中間層
4の無いものでは、平均の抵抗値が10Ωから大きく増
加しているが、LaB6 中間抵抗体4のシート抵抗値を
100Ω/□、1kΩ/□とした場合には、安定した所
望の抵抗値を得ることができた。しかし、LaB6 中間
抵抗体4のシート抵抗値を10kΩ/□とした場合に
は、抵抗値が増加した。
6 抵抗体3の接合部全体にLaB6中間抵抗体4を形成
すると、中間抵抗体4の抵抗値の影響がでるためであ
る。従って、図1のように構成した場合には、LaB6
中間抵抗体4のシート抵抗値は、100Ω/□〜1kΩ
/□とする必要がある。 (第2実施例)この第2実施例は、上述したLaB6 中
間抵抗体4の抵抗値の影響をなくすように構成したもの
である。
中の成分との反応によってLaB6抵抗体3の端部下に
発生する。この点に着目して、この第2実施例では、図
4に示すように、LaB6 抵抗体3の端部と厚膜導体2
との間にのみLaB6 中間抵抗体4を形成している。こ
の場合、LaB6 中間抵抗体4の形成されていない部分
においてはLaB6 抵抗体3と厚膜導体2とが直接接触
するため、抵抗値は変化しない。なお、図4(a)は平
面図、(b)はA−A’断面図である。
果を示す。LaB6 中間抵抗体4のシート抵抗値を10
0Ω/□、1KΩ/□、10KΩ/□のいずれにしても
安定した所望の抵抗値を得ることができた。上述した第
1、第2実施例における図3、図5の実験結果から分か
るように、LaB6 抵抗体3のシート抵抗値が小さい場
合には、LaB6 中間抵抗体4のシート抵抗値を100
Ω/□以上とすることによりクラックの発生を防止する
ことができる。
抗値が50Ω/□以下の場合には、LaB6 中間抵抗体
4中にLaB6 が過剰にあることになり、厚膜導体2に
含まれる成分とLaB6 とが反応しやすくなるのに対
し、シート抵抗値が100Ω/□以上であればLaB6
中間抵抗体4中のLaB6 が適量になり、厚膜導体2に
含まれるガラス中の成分とLaB6 との反応が生じにく
くなるからである。 (第3実施例)図6に、上記第2実施例を変形させた例
を示す。(a)は平面図、(b)はそのA−A’断面
図、(c)はB−B’断面図である。この実施例は、厚
膜導体2がセラミック基板1上に平行に形成されている
時に、2つの厚膜導体2を覆うようにしてLaB6 抵抗
体3を形成し、厚膜導体2上でLaB6 抵抗体3の端部
が存在する領域のみにLaB6 中間抵抗体4を形成して
いる。
施例と同様、抵抗値変動を防止することができるととも
に、LaB6 中間抵抗体4を形成したことによる抵抗体
長手方向(図の左右方向)のサイズを小さくすることが
できる。すなわち、第2実施例のように厚膜導体2とL
aB6 抵抗体3の間にLaB6中間抵抗体4を形成した
場合には、図7に示すような形状になるが、この場合、
L1 〜L4 の重なり部が必要となる。これは、厚膜印刷
基板の製造において、印刷ずれ等を考慮する必要がある
からである。L1 〜L4 としては、それぞれ例えば0.
2mm程度である。これに対し、図6のように、厚膜導
体2を覆うようにLaB6 抵抗体3を形成した場合に
は、厚膜導体2の配線方向にLaB6 中間抵抗体4が部
分的に形成され、抵抗体長手方向においては厚膜導体2
とLaB6 抵抗体3が並ぶのみとなるので、LaB6 中
間抵抗体4を設けたことによる重なり部が不要となり、
その分サイズを小さくすることができる。 (第4実施例)この第4実施例は、シート抵抗値が大き
い(5k/□〜10kΩ/□程度)LaB6 抵抗体3を
用いた場合の実施例である。構成は図1に示すものと同
じである。
kΩ/□のものを用い、中間層4の無いものとLaB6
中間抵抗体4のシート抵抗値を100Ω/□及び1kΩ
/□としたものそれぞれについて、平均の抵抗値を調べ
た結果を図8に示す。中間層4の無いものでは、抵抗値
が著しく大きくなるが、LaB6 中間抵抗体4のシート
抵抗値を100Ω/□、1kΩ/□とした場合には、い
ずれも安定した所望の抵抗値を得ている。
が大きい場合には、LaB6 中間抵抗体4のシート抵抗
値を1kΩ/□以下とすることにより抵抗値の増加を防
ぐことができる。これは、LaB6 中間抵抗体4のシー
ト抵抗値を大きくすると、LaB6 中間抵抗体4中のL
aB6 は少なくなり、厚膜導体2に含まれる成分とLa
B6 とが反応してLaB6 が一層少なくなり、抵抗値が
増大するからである。従って、LaB6 中間抵抗体4の
シート抵抗値を1kΩ/□以下とすれば、LaB6 中間
抵抗体4中のLaB6 の減少の影響がそれほどなく、抵
抗値の増大を抑制することができる。 (第5実施例)LaB6 抵抗体3のシート抵抗値が大き
い場合には、厚膜導体2とLaB6 抵抗体3の接合部全
体にLaB6 中間抵抗体4を形成してもそれによる抵抗
値変動への影響は少ない。このため、図1に示すような
構成としてもよいが、その場合には、LaB6 中間抵抗
体4を設けた分だけ表面の凹凸段差が大きくなる。
すように、厚膜導体2とLaB6 抵抗体3とがオーバラ
ップしないように構成し、その間にLaB6 中間抵抗体
4を介在させるようにしている。このように構成したこ
とにより、表面の凹凸段差を小さくすることができる。
なお、図9(a)は平面図、(b)はA−A’断面図で
ある。
3のシート抵抗値が小さい場合にはLaB6 中間抵抗体
4のシート抵抗値を100Ω/□以上とし、LaB6 抵
抗体3のシート抵抗値が大きい場合にはLaB6 中間抵
抗体4のシート抵抗値を1kΩ/□以下とした。従っ
て、LaB6 中間抵抗体4のシート抵抗値を100Ω/
□〜1kΩ/□とすれば、LaB6 抵抗体3のシート抵
抗値がどのようなものであっても、クラックの発生ある
いはガラス化抵抗体層の形成による抵抗値の異常を防ぐ
ことができる。 (第6実施例)この第6実施例は、第1実施例あるいは
第2実施例を変形させたもので、LaB6 抵抗体3の横
方向の4つの端部と厚膜導体2間に、LaB6 中間抵抗
体4を形成し、LaB6 抵抗体3の縦方向の端部を厚膜
導体2と直接接触するようにしている。
向に電流を流すようにしたものであるため、LaB6 抵
抗体3の縦方向の端部下の厚膜導体2中にクラックが発
生したとしても、LaB6 抵抗体3に流れる電流には影
響せず、従って抵抗値の異常を防ぐことができる。な
お、上記いずれの実施例においても厚膜導体2としてC
u系の材料を用いるものを示したが、Ag系の材料を用
いてもよく、また厚膜抵抗4においてもLaB6 抵抗体
に限らずRuO2 (酸化ルテニウム)を用いるようにし
てもよい。
を示す図である。
工程を示す図である。
aB6 中間抵抗体のシート抵抗値を100Ω/□、1k
Ω/□、10kΩ/□としたものそれぞれについて平均
の抵抗値を調べた結果を示す図である。
を示す図である。
aB6 中間抵抗体のシート抵抗値を100Ω/□、1k
Ω/□、10kΩ/□としたものそれぞれについて平均
の抵抗値を調べた結果を示す図である。
を示す図である。
ことを比較説明するための図である。
において、中間層の無いものとLaB6 中間抵抗体のシ
ート抵抗値を100Ω/□及び1kΩ/□としたものそ
れぞれについて平均の抵抗値を調べた結果を示す図であ
る。
を示す図である。
に厚膜導体2にクラックが生じて断線が生じることを示
す説明図である。
□、50Ω/□、100Ω/□と変化させた場合に抵抗
値が増大していることを示す図である。
□、5kΩ/□、10kΩ/□と変化させたに抵抗値が
増大していることを示す図である。
B6 抵抗体3側にガラス化した抵抗体層が形成されるこ
とを示す図である。
成を示す図である。
体、4…LaB6 中間抵抗体。
Claims (8)
- 【請求項1】 セラミック基板上に厚膜導体と厚膜抵抗
体とを印刷し焼成して形成した厚膜印刷基板において、 前記厚膜導体と前記厚膜抵抗体との間に、前記厚膜導体
と前記厚膜抵抗体との反応を阻止する中間層を設けたこ
とを特徴とする厚膜印刷基板。 - 【請求項2】 セラミック基板上に厚膜導体とほう化ラ
ンタン系の抵抗体とを印刷し焼成して形成した厚膜印刷
基板において、 シート抵抗値が50Ω/□以下の前記ほう化ランタン系
の抵抗体に対し、前記厚膜導体と前記ほう化ランタン系
の抵抗体との間に、シート抵抗値が100Ω/□以上の
ほう化ランタン系の抵抗体中間層を設けたことを特徴と
する厚膜印刷基板。 - 【請求項3】 前記ほう化ランタン系の抵抗体の端部と
前記厚膜導体との間に前記ほう化ランタン系の抵抗体中
間層が形成され、前記厚膜抵抗体の端部以外の領域にお
いて前記ほう化ランタン系の抵抗体と前記厚膜導体とが
直接接触していることを特徴とする請求項2に記載の厚
膜印刷基板。 - 【請求項4】 セラミック基板上に厚膜導体とほう化ラ
ンタン系の抵抗体とを印刷し焼成して形成した厚膜印刷
基板において、 シート抵抗値が5kΩ/□以上のほう化ランタン系の抵
抗体に対し、前記厚膜導体と前記ほう化ランタン系の抵
抗体との間に、シート抵抗値が1kΩ/□以下のほう化
ランタン系の抵抗体中間層を設けたことを特徴とする厚
膜印刷基板。 - 【請求項5】 前記厚膜導体と前記ほう化ランタン系の
抵抗体とはオーバーラップしない状態で前記セラミック
基板上に形成され、前記ほう化ランタン系の抵抗体中間
層は、前記厚膜導体と前記ほう化ランタン系の抵抗体の
それぞれに電気的接続のための重なり部をもって形成さ
れていることを特徴とする請求項4に記載の厚膜印刷基
板。 - 【請求項6】 セラミック基板上に厚膜導体とほう化ラ
ンタン系の抵抗体とを印刷し焼成して形成した厚膜印刷
基板において、 前記厚膜導体と前記ほう化ランタン系の抵抗体との間
に、シート抵抗値が100Ω/□以上1kΩ/□以下の
ほう化ランタン系の抵抗体中間層を設けたことを特徴と
する厚膜印刷基板。 - 【請求項7】 セラミック基板上に導体ペーストを印刷
して焼成し、その上に抵抗体ペーストを印刷して焼成す
ることにより厚膜印刷基板を製造するようにした方法に
おいて、 前記抵抗体ペーストを印刷する前に、その抵抗体ペース
トの焼成により前記抵抗体ペーストと前記焼成された導
体とが反応するのを阻止する中間層を介在させたことを
特徴とする厚膜印刷基板の製造方法。 - 【請求項8】 セラミック基板上に導体ペーストを印刷
し焼成する工程と、複数のほう化ランタン系の抵抗体ペ
ーストを個別に印刷する工程と、この印刷された複数の
抵抗体ペーストを一括して焼成する工程とを有する厚膜
印刷基板の製造方法において、 前記抵抗体ペーストを印刷する工程は、前記抵抗体ペー
ストと同じ材料の抵抗体ペーストで、前記焼成された導
体と前記抵抗体ペーストとの間に、その抵抗体ペースト
の焼成により前記導体と前記抵抗体ペーストとが反応す
るのを阻止する中間層をも印刷するものであることを特
徴とする厚膜印刷基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10567595A JP3633028B2 (ja) | 1995-04-28 | 1995-04-28 | 厚膜印刷基板及びその製造方法 |
DE19616847A DE19616847B4 (de) | 1995-04-28 | 1996-04-26 | Gedrucktes Dickschichtsubstrat und Verfahren zu dessen Herstellung |
US08/638,145 US5754093A (en) | 1995-04-28 | 1996-04-26 | Thick-film printed substrate including an electrically connecting member and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10567595A JP3633028B2 (ja) | 1995-04-28 | 1995-04-28 | 厚膜印刷基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08307031A true JPH08307031A (ja) | 1996-11-22 |
JP3633028B2 JP3633028B2 (ja) | 2005-03-30 |
Family
ID=14414018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10567595A Expired - Fee Related JP3633028B2 (ja) | 1995-04-28 | 1995-04-28 | 厚膜印刷基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5754093A (ja) |
JP (1) | JP3633028B2 (ja) |
DE (1) | DE19616847B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190701A (ja) * | 2003-02-26 | 2006-07-20 | Murata Mfg Co Ltd | セラミック回路基板及びこれに用いられる導体ペースト |
DE102010038851B4 (de) * | 2010-08-03 | 2016-03-31 | Lisa Dräxlmaier GmbH | Elektrische Erfassungsvorrichtung für elektrisch antreibbare Fahrzeuge und Herstellungsverfahren für dieselbe |
GB2616734B (en) | 2022-03-16 | 2024-06-05 | Nokia Solutions & Networks Oy | Resistive device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2786925A (en) * | 1952-12-31 | 1957-03-26 | Sprague Electric Co | Metal film resistor |
US3649945A (en) * | 1971-01-20 | 1972-03-14 | Fairchild Camera Instr Co | Thin film resistor contact |
US4225468A (en) * | 1978-08-16 | 1980-09-30 | E. I. Du Pont De Nemours And Company | Temperature coefficient of resistance modifiers for thick film resistors |
JPS59227101A (ja) * | 1983-06-07 | 1984-12-20 | 株式会社日本自動車部品総合研究所 | 厚膜抵抗 |
US4512917A (en) * | 1983-08-22 | 1985-04-23 | E. I. Du Pont De Nemours And Company | Hexaboride resistor composition |
JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
US5119272A (en) * | 1986-07-21 | 1992-06-02 | Mitsumi Electric Co., Ltd. | Circuit board and method of producing circuit board |
US4728534A (en) * | 1986-08-04 | 1988-03-01 | Motorola, Inc. | Thick film conductor structure |
JP2760035B2 (ja) * | 1989-04-17 | 1998-05-28 | 株式会社デンソー | 厚膜回路基板 |
JP2750992B2 (ja) * | 1992-08-12 | 1998-05-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH06326246A (ja) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | 厚膜回路基板及びその製造方法 |
JP2783751B2 (ja) * | 1993-12-21 | 1998-08-06 | 富士通株式会社 | 多層セラミック基板の製造方法 |
-
1995
- 1995-04-28 JP JP10567595A patent/JP3633028B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-26 DE DE19616847A patent/DE19616847B4/de not_active Expired - Fee Related
- 1996-04-26 US US08/638,145 patent/US5754093A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19616847B4 (de) | 2011-03-17 |
DE19616847A1 (de) | 1996-10-31 |
US5754093A (en) | 1998-05-19 |
JP3633028B2 (ja) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3532926B2 (ja) | 抵抗配線基板およびその製造方法 | |
KR100328255B1 (ko) | 칩 부품 및 그 제조방법 | |
JPH10106801A (ja) | フィルム装置 | |
US4584553A (en) | Coated layer type resistor device | |
JPH08307031A (ja) | 厚膜印刷基板及びその製造方法 | |
KR920005985B1 (ko) | 인쇄회로 및 그 제조공정 | |
JPH09129825A (ja) | 厚膜抵抗を形成する方法 | |
JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
JPH0636901A (ja) | 計測用抵抗器およびその製造方法 | |
JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
JPH0818240A (ja) | 厚膜回路基板 | |
JP3460384B2 (ja) | 複合電子部品およびその製造方法 | |
JP2532279B2 (ja) | 厚膜回路の製造方法 | |
US4938997A (en) | Process for making hybrid microcircuits providing accurate thick film resistor printing | |
JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
JPH0426182A (ja) | 厚膜印刷基板 | |
JPH02303001A (ja) | 厚膜素子 | |
JPH0346961B2 (ja) | ||
JPH08330115A (ja) | ネットワーク電子部品 | |
JP2004031849A (ja) | 超低抵抗抵抗器及びその製造方法 | |
JPS61287766A (ja) | 熱印字ヘツド | |
JPS58154255A (ja) | 厚膜抵抗回路およびその製造方法 | |
JPH07320904A (ja) | 厚膜混成集積回路 | |
JPS63140501A (ja) | 印刷回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |