JP2006190701A - セラミック回路基板及びこれに用いられる導体ペースト - Google Patents
セラミック回路基板及びこれに用いられる導体ペースト Download PDFInfo
- Publication number
- JP2006190701A JP2006190701A JP2003048504A JP2003048504A JP2006190701A JP 2006190701 A JP2006190701 A JP 2006190701A JP 2003048504 A JP2003048504 A JP 2003048504A JP 2003048504 A JP2003048504 A JP 2003048504A JP 2006190701 A JP2006190701 A JP 2006190701A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resistor
- circuit board
- ceramic circuit
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
- C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/20—Conductive material dispersed in non-conductive organic material
- H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Dispersion Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Conductive Materials (AREA)
Abstract
【課題】導体配線及び／又はビアと、抵抗体の接合部位の接合信頼性が高く、安価なセラミック回路基板及びこれに用いられる導体ペーストを提供する。
【解決手段】セラミック基材１１の表面に設ける導体配線１３及び／又はビア１２に接続される抵抗体１４を有するセラミック回路基板１０において、抵抗体１４が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線１３及びビア１２がＡｇ系からなり、しかも、抵抗体１４と、導体配線１３及び／又はビア１２が接合部位１５で直接接する部分を有することなく、接合用導体１６を介して電気的に接続されている。
【選択図】 図１
【解決手段】セラミック基材１１の表面に設ける導体配線１３及び／又はビア１２に接続される抵抗体１４を有するセラミック回路基板１０において、抵抗体１４が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線１３及びビア１２がＡｇ系からなり、しかも、抵抗体１４と、導体配線１３及び／又はビア１２が接合部位１５で直接接する部分を有することなく、接合用導体１６を介して電気的に接続されている。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、セラミック回路基板に関し、より詳細には、セラミック基材の表面に抵抗体を接合して有するセラミック回路基板に関する。
【０００２】
【従来の技術】
従来より、セラミック回路基板は、焼成前のセラミック基材であるセラミックグリーンシートの表面に導体配線や、セラミック基材を多層構造にするためのセラミックグリーンシートに孔を穿設し導体を充填して形成するビアを有し、この導体配線及び／又はビアに抵抗体を接合したり、後付けの電子部品を実装させたりするため等に用いられている。
【０００３】
図４（Ａ）〜（Ｃ）に示すように、通常、セラミック回路基板５０を構成するセラミック基材５１に形成された導体配線５２に抵抗体５４を接合して電気的に接続させるには、セラミック基材５１に接合された２つの導体配線５２間に抵抗形成用の抵抗ペーストを用いて抵抗体５３の対向する両端部と導体配線５２との接合部位５４で直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ａ）参照）。また、セラミック基材５１に形成されたビア５５に抵抗体５３を接合して電気的に接続させる場合のセラミック回路基板５０ａには、２つのビア５５間に抵抗ペーストを用いて抵抗体５３の両端部とビア５５との接合部位５４ａで直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ｂ）参照）。更に、セラミック基材５１に形成された導体配線５２及びビア５５に抵抗体５３を接合して電気的に接続させる場合のセラミック回路基板５０ｂには、それぞれ２つの導体配線５２及びビア５５間に抵抗形成用の抵抗ペーストを用いて抵抗体５３の両端部と導体配線５２及びビア５５との接合部位５４ｂを直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ｃ）参照）。なお、接合部位５４、５４ａ、５４ｂは、一方と他方の接合形態がそれぞれ混在する形態のものであってもよい。
【０００４】
また、セラミック回路基板には、セラミックグリーンシートにＣｕ系の導体ペーストを用いて内部導体配線及びビアを形成して中性乃至弱還元性雰囲気中で焼成したセラミック基材に、Ａｇ−Ｐｄ系の導体ペーストを用いた導体配線と、酸化ルテニウム系の抵抗体ペーストを用いた抵抗体を形成し、酸化雰囲気中で同時焼成して作製するセラミック回路基板の製造方法が提案されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平８−１８１４４８号公報（第１−４頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような従来のセラミック回路基板及びこれに用いられる導体ペーストは、次のような問題がある。
低抵抗値の抵抗体を形成するには、Ａｇ−Ｐｄ系の抵抗体が優れ、しかも、ＴＣＲ値（Ｔｅｍｐｅｒａｔｕｒｅ Ｅｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ：抵抗の温度係数）を低くするためにＰｄの比率が５０重量％を超えるような配合となっている。一方、セラミック基材に形成する内部導体配線は、Ｃｕ系を用いると、中性乃至弱還元性雰囲気中で焼成できる焼成炉を必要とし、焼成コントロールの難しさから品質、歩留に問題があり、低コスト化が難しいので、一般的にはＡｇ系が用いられている。また、セラミック基材の表層の導体配線や、ビアにもＡｇや、Ａｇ比率の高いＡｇ系が用いられている。しかしながら、このＡｇや、Ａｇ比率の高いＡｇ系の導体配線及び／又はビアと、Ｐｄを多く含む抵抗体を直接接合させると、２種の金属原子の拡散速度の違いによって接合面近傍にカーケンダール効果による空孔が発生するので、抵抗値の変動や、接合部分の剥がれ等の品質の低下を発生させている。
本発明は、かかる事情に鑑みてなされたものであって、導体配線及び／又はビアと、抵抗体の接合部位の接合信頼性が高く、安価なセラミック回路基板及びこれに用いられる導体ペーストを提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的に沿う本発明に係るセラミック回路基板は、セラミック基材の表面に設ける導体配線及び／又はビアに接続される抵抗体を有するセラミック回路基板において、抵抗体が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線及びビアがＡｇ系からなり、しかも、抵抗体と、導体配線及び／又はビアが接合部位で直接接する部分を有することなく、接合用導体を介して電気的に接続されている。これにより、例えば、Ｐｄ比率の高いＡｇ−Ｐｄ系の抵抗体と、Ａｇ比率の高いＡｇ系の導体配線及び／又はビアを接続するにおいても、中間に接合用導体を介して接合し、接合時の２種の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができるので、接合信頼性が高く、安価なセラミック回路基板を得ることができる。
【０００８】
ここで、セラミック回路基板は、抵抗体と、導体配線及び／又はビアがセラミック基材の同一表面上に離れて設けられており、しかも、接合部位が導体配線及び／又はビアの上面の一部と抵抗体の上面の一部に接合用導体で接合されて形成されているのがよい。これにより、導体配線及び／又はビアと、抵抗体を直接接することなく確実に接続することができ、接合用導体が抵抗体の上面側になるので、カーケンダール効果による空孔の発生を確実に防止することができる。
【０００９】
また、セラミック回路基板は、接合部位が導体配線及び／又はビアの上面の一部に接合用導体を接合して形成されていると共に、接合用導体の上面の一部に抵抗体を接合して形成されているのがよい。これにより、カーケンダール効果による空孔の発生を防止しながら、抵抗体と、導体配線及び／又はビアの接続形成部を小さくすることができ、セラミック回路基板をコンパクトにすることができる。
【００１０】
また、セラミック回路基板は、抵抗体と接合用導体が同時焼成して形成されているのがよい。これにより、接合用導体が抵抗体の上面側になる場合には、焼成を２度に分けて行う必要がないので、焼成コストの上昇がなく、セラミック回路基板のコスト上昇を抑えることができる。
【００１１】
前記目的に沿う本発明に係る導体ペーストは、セラミック基材の表面に設けるＡｇ系からなる導体配線及び／又はビアにＡｇ−Ｐｄ系からなる抵抗体を接続して有するセラミック回路基板に用いられる導体配線及び／又はビアと抵抗体を接合するための導体ペーストであって、導体ペーストがＡｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ｐｄ−Ａｕ系の金属を含み、しかも、それぞれ系の金属中におけるＰｄ比率、Ａｕ比率、又はＰｄとＡｕの合計比率が５〜２５体積％からなる。これにより、抵抗体と接合用導体間、及び、接合用導体と導体配線及び／又はビア間の、接合時の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができる。
【００１２】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板の斜視図、Ａ−Ａ’線縦断面図、図２（Ａ）、（Ｂ）はそれぞれ同セラミック回路基板の変形例の説明図、図３（Ａ）〜（Ｃ）はそれぞれ同セラミック回路基板の他の変形例の説明図である。
【００１３】
図１（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係るセラミック回路基板１０は、焼成前のセラミック基材１１が、例えば、低温焼成セラミック等からなり、ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系ガラス５０〜６５重量％（好ましくは６０重量％）とＡｌ２Ｏ３５０〜３５重量％（好ましくは４０重量％）からなるセラミック粉末に樹脂、溶剤及び可塑剤を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、実質的に矩形状の所望の大きさに切断して形成されるセラミックグリーンシートに必要に応じてビア１２用の孔をプレス金型や、ＮＣマシーン等を用いて穿設し、Ａｇ系の導体ペーストを使用してスクリーン印刷で導体配線１３を形成したり、孔に導体ペーストをスクリーン印刷で充填してビア１２を形成したりしている。そして、必要に応じて、複数枚のセラミックグリーンシートを重ね合わせて温度をかけながら圧着して形成する積層体と乾燥後の導体ペーストを酸化雰囲気中で、例えば、８００〜１１００℃程度の温度で同時焼成してセラミック基材１１を作製している。このセラミック回路基板１０は、セラミック基材１１に形成された導体配線１３及び／又はビア１２に電気的に接続される抵抗体１４を有している。
【００１４】
このセラミック回路基板１０に用いられる抵抗体１４は、低抵抗値を有するＡｇ−Ｐｄ系からなり、例えば、抵抗値を１００ｍΩ〜１Ω程度の低抵抗値と、低いＴＣＲ値とするために、Ｐｄ比率が５０重量％を超える配合のものを用いている。また、導体配線１３及びビア１２は、Ａｇ系からなり、Ａｇや、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ等の内のＡｇ比率が高くて導通抵抗が低く、セラミックグリーンシートと酸化雰囲気中で同時焼成可能な導体が用いられている。そして、抵抗体１４と、導体配線１３及び／又はビア１２が互いに接合部位１５で直接接する部分を有さないで、例えば、Ａｇ−Ｐｄ系や、Ａｇ−Ａｕ系等で体積％比率が、Ａｇ：Ｐｄ又はＡｕ＝９０：１０程度の導体ペーストをスクリーン印刷で形成する接合用導体１６を介して接続され、電気的に導通状態となっている。接合する両者間での拡散速度の差が大きい場合のカーケンダール効果による空孔の発生は、Ｐｄ比率の高いＡｇ−Ｐｄ系の抵抗体１４と、Ａｇ比率の高いＡｇ系の導体配線１３及び／又はビア１２の接合が直接接することがないので、空孔の発生を防止することができると共に、抵抗体１４と接合用導体１６、及び、導体配線１３及び／又はビア１２と接合用導体１６の接合間では、接合する両者間での拡散速度の差を小さくできるので空孔の発生を防止することができる。
【００１５】
ここで、セラミック回路基板１０は、抵抗体１４と、導体配線１３がセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５が導体配線１３の上面の一部と抵抗体１４の上面の一部に接合用導体１６で接合され、抵抗体１４と、導体配線１３が電気的に導通状態になるように形成されているのがよい。また、図２（Ａ）に示すように、セラミック回路基板１０ａは、抵抗体１４と、ビア１２の端部がセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５ａがビア１２の上面と抵抗体１４の上面の一部に接合導体１６で接合され、抵抗体１４と、ビア１２が電気的に導通状態になるように形成されていてもよい。更に、図２（Ｂ）に示すように、セラミック回路基板１０ｂは、抵抗体１４と、導体配線１３及びビア１２とがセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５ｂが導体配線１３及びビア１２の上面の一部と抵抗体１４の上面の一部に接合導体１６で接合され、抵抗体１４と、導体配線１３及びビア１２とが電気的に導通状態になるように形成されていてもよい。なお、接合部位１５、１５ａ、１５ｂの形態は、一方側と他方側の形態がそれぞれ異なる接合部位１５、１５ａ、１５ｂの形態の組合せであってもよい。
【００１６】
次に、図３（Ａ）〜（Ｃ）を参照しながら本発明の一実施の形態に係るセラミック回路基板１０の他の変形例について説明する。
図３（Ａ）に示すように、セラミック回路基板１０ｃは、抵抗体１４と、導体配線１３の接合部位１５ｃが導体配線１３の上面の一部からセラミック基材１１の一部にかけて接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部に接合して抵抗体１４が形成されている構造となっているのがよい。また、図３（Ｂ）に示すように、セラミック回路基板１０ｄは、抵抗体１４と、ビア１２の接合部位１５ｄがビア１２の端部上面に接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部又は全面に接合して抵抗体１４が形成されている構造となっているてもよい。更に、図３（Ｃ）に示すように、セラミック回路基板１０ｅは、抵抗体１４と、導体配線１３及びビア１２との接合部位１５ｅが導体配線１３及びビア１２の接合面の上面の一部からセラミック基材１１の一部にかけて接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部に接合して抵抗体１４が形成されている構造となっていてもよい。なお、接合部位１５ｃ、１５ｄ、１５ｅの形態は、一方側と他方側の形態がそれぞれ異なる接合部位１５ｃ、１５ｄ、１５ｅの形態の組合せであってもよい。
【００１７】
次に、接合用導体が抵抗体の上面側になる場合のセラミック回路基板１０、１０ａ、１０ｂにおいては、抵抗体１４と、接合用導体１６がセラミック基材１１と導体配線１３及び／又はビア１２を同時焼成する温度より若干低い温度、例えば、８００〜９００℃程度で同時焼成して形成されるのがよい。抵抗体１４と接合用導体１６は、別々に焼成する必要がないので、焼成工程におけるコストアップを防止することができる。
【００１８】
本発明の一実施の形態に係るセラミック回路基板１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅに用いられる導体ペーストは、Ａｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ａｕ−Ｐｄ系の金属を含み、Ａｇ−Ｐｄ系からなり、例えば、Ｐｄ比率の高い低抵抗の抵抗体１４と、Ａｇ系からなり、例えば、Ａｇ比率の高い導通抵抗の低い導体配線１３及び／又はビア１２とに接合して電気的に接続するための接合用の導体ペーストである。この導体ペーストは、Ａｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ａｕ−Ｐｄ系からなり、それぞれのペースト中の金属分比率におけるＰｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が５〜２５体積％からなっている。なお、導体ペーストは、Ｐｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が２５体積％を超えると導体ペーストのコストが高くなりすぎる。また、導体ペーストは、Ｐｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が５体積％を下まわるとカーケンダール効果を防止する効果が小さくなり、空孔の発生が多くなって接合信頼性が低下する。なお、導体ペースト中に、厚膜ペーストにおいて一般的に用いられているガラス、例えば、ＳｉＯ２−Ｂ２Ｏ３−ＰｂＯ系、ＳｉＯ２−Ｂ２Ｏ３−ＺｎＯ系、又は、Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系等のガラスや、酸化物、例えば、Ｂｉ２Ｏ３等の酸化物を添加して用いることは、何ら問題を発生するものではない。
【００１９】
【実施例】
本発明者は、セラミック基材に低温焼成セラミックを用い、導体配線及びビアの電極用として、Ａｇ、Ａｇ−Ｐｔ、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９５：５（重量％））、接合用導体として、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９５：５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝７５：２５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝８５：１５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９０：１０（体積％））、Ａｇ−Ａｕ（Ａｇ：Ａｕ＝９０：１０（体積％））、又は、Ａｇ−Ａｕ（Ａｇ：Ａｕ＝８０：２０（体積％））、抵抗体として、全てにＡｇ−Ｐｄ（Ａｇ：Ｐｄ＝４５：５５（重量％））を用いて７種類の実施例１〜７のセラミック回路基板を作製した。併せて、比較例として、セラミック基材に低温焼成セラミックを用い、導体配線及びビアの電極用として、Ａｇ、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝８０：２０（重量％））、接合用導体として、用いない、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝６５：３５（体積％））、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９０：１０（体積％））、抵抗体として、実施例と同様に全てにＡｇ−Ｐｄ（Ａｇ：Ｐｄ＝４５：５５（重量％））を用いた４種類の比較例１〜４のセラミック回路基板を作製した。そして、実施例と比較例についてカーケンダール効果による空孔の発生具合及びセラミック回路基板のコストを比較した。実施例１〜７、及び比較例１〜４の作製条件、空孔の発生具合、及びコストを表１に示す。
【００２０】
【表１】
【００２１】
実施例１〜７については、空孔の発生具合、及びコストとも良好であることが確認できた。但し、実施例６は、接合用導体が抵抗体の下側になるので、同時焼成すると空孔の発生があり、接合用導体と、抵抗体をそれぞれ個別に焼成する必要から、焼成コストの上昇となるが、コストアップの比率としては比較的少ない。また、実施例７は、Ａｇ−Ａｕからなる接合用導体のＡｕの比率が２０体積％と高くなるので、材料コストの上昇となるが使用量が僅かであるので、コストアップの比率としては比較的少ない。比較例１〜４については、いずれも空孔の発生具合、コストに問題があることが確認された。特に、比較例４は、導体配線及びビアの電極用として、Ａｇ−Ｐｄ系のＰｄ比率の高いものを用いて空孔の発生を抑えることが可能であるが、使用量の多い電極用の導体ペーストのコストの上昇となり、コストアップの比率が大きくて、実施に移すのが困難である。
【００２２】
【発明の効果】
請求項１及びこれに従属する請求項２又は３記載のセラミック回路基板は、抵抗体が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線及びビアがＡｇ系からなり、しかも、抵抗体と、導体配線及び／又はビアが接合部位で直接接する部分を有することなく、接合用導体を介して電気的に接続されているので、例えば、Ａｇ−Ｐｄ系のＰｄ比率の高い抵抗体と、Ａｇ系のＡｇ比率の高い導体配線及び／又はビアを接続するにおいても、接合用導体を介して接合することで、接合時の２種の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができ、接合信頼性が高く、安価なセラミック回路基板を提供できる。
【００２３】
特に、請求項２及びこれに従属する請求項４記載のセラミック回路基板は、抵抗体と、導体配線及び／又はビアがセラミック基材の同一表面上に離れて設けられており、しかも、接合部位が導体配線及び／又はビアの上面の一部と抵抗体の上面の一部に接合用導体で接合されて形成されているので、導体配線及び／又はビアと、抵抗体を直接接することなく確実に接続することができ、接合用導体が抵抗体の上面側にあることでカーケンダール効果による空孔の発生を確実に防止することができる。
【００２４】
また、請求項３記載のセラミック回路基板は、接合部位が導体配線及び／又はビアの上面の一部に接合用導体を接合して形成されていると共に、接合用導体の上面の一部に抵抗体を接合して形成されているので、接合部位に空孔の発生を防止しながら、セラミック回路基板をコンパクトにすることができる。
【００２５】
また、請求項４記載のセラミック回路基板は、抵抗体と接合用導体が同時焼成して形成されているので、接合用導体が抵抗体の上面側になる場合には、焼成を２度に分けて行う必要がなく、焼成コストの上昇を抑えることができる。
【００２６】
請求項５記載の導体ペーストは、セラミック基材の表面に設けるＡｇ系からなる導体配線及び／又はビアにＡｇ−Ｐｄ系からなる抵抗体を接続して有するセラミック回路基板に用いられる導体配線及び／又はビアと抵抗体を接合するための導体ペーストであって、導体ペーストがＡｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ｐｄ−Ａｕ系の金属を含み、しかも、それぞれ系の金属中におけるＰｄ比率、Ａｕ比率、又はＰｄとＡｕの合計比率が５〜２５体積％からなるので、抵抗体と、接合用導体間、及び接合用導体と、導体配線及び／又はビア間の空孔の発生を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板の斜視図、Ａ−Ａ’線縦断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同セラミック回路基板の変形例の説明図である。
【図３】（Ａ）〜（Ｃ）はそれぞれ同セラミック回路基板の他の変形例の説明図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ従来のセラミック回路基板の説明図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ：セラミック回路基板、１１：セラミック基材、１２：ビア、１３：導体配線、１４：抵抗体、１５、１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ：接合部位、１６：接合用導体
【発明が属する技術分野】
本発明は、セラミック回路基板に関し、より詳細には、セラミック基材の表面に抵抗体を接合して有するセラミック回路基板に関する。
【０００２】
【従来の技術】
従来より、セラミック回路基板は、焼成前のセラミック基材であるセラミックグリーンシートの表面に導体配線や、セラミック基材を多層構造にするためのセラミックグリーンシートに孔を穿設し導体を充填して形成するビアを有し、この導体配線及び／又はビアに抵抗体を接合したり、後付けの電子部品を実装させたりするため等に用いられている。
【０００３】
図４（Ａ）〜（Ｃ）に示すように、通常、セラミック回路基板５０を構成するセラミック基材５１に形成された導体配線５２に抵抗体５４を接合して電気的に接続させるには、セラミック基材５１に接合された２つの導体配線５２間に抵抗形成用の抵抗ペーストを用いて抵抗体５３の対向する両端部と導体配線５２との接合部位５４で直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ａ）参照）。また、セラミック基材５１に形成されたビア５５に抵抗体５３を接合して電気的に接続させる場合のセラミック回路基板５０ａには、２つのビア５５間に抵抗ペーストを用いて抵抗体５３の両端部とビア５５との接合部位５４ａで直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ｂ）参照）。更に、セラミック基材５１に形成された導体配線５２及びビア５５に抵抗体５３を接合して電気的に接続させる場合のセラミック回路基板５０ｂには、それぞれ２つの導体配線５２及びビア５５間に抵抗形成用の抵抗ペーストを用いて抵抗体５３の両端部と導体配線５２及びビア５５との接合部位５４ｂを直接接合させるようにスクリーン印刷し、焼成して形成することが行われている（図４（Ｃ）参照）。なお、接合部位５４、５４ａ、５４ｂは、一方と他方の接合形態がそれぞれ混在する形態のものであってもよい。
【０００４】
また、セラミック回路基板には、セラミックグリーンシートにＣｕ系の導体ペーストを用いて内部導体配線及びビアを形成して中性乃至弱還元性雰囲気中で焼成したセラミック基材に、Ａｇ−Ｐｄ系の導体ペーストを用いた導体配線と、酸化ルテニウム系の抵抗体ペーストを用いた抵抗体を形成し、酸化雰囲気中で同時焼成して作製するセラミック回路基板の製造方法が提案されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平８−１８１４４８号公報（第１−４頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような従来のセラミック回路基板及びこれに用いられる導体ペーストは、次のような問題がある。
低抵抗値の抵抗体を形成するには、Ａｇ−Ｐｄ系の抵抗体が優れ、しかも、ＴＣＲ値（Ｔｅｍｐｅｒａｔｕｒｅ Ｅｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ：抵抗の温度係数）を低くするためにＰｄの比率が５０重量％を超えるような配合となっている。一方、セラミック基材に形成する内部導体配線は、Ｃｕ系を用いると、中性乃至弱還元性雰囲気中で焼成できる焼成炉を必要とし、焼成コントロールの難しさから品質、歩留に問題があり、低コスト化が難しいので、一般的にはＡｇ系が用いられている。また、セラミック基材の表層の導体配線や、ビアにもＡｇや、Ａｇ比率の高いＡｇ系が用いられている。しかしながら、このＡｇや、Ａｇ比率の高いＡｇ系の導体配線及び／又はビアと、Ｐｄを多く含む抵抗体を直接接合させると、２種の金属原子の拡散速度の違いによって接合面近傍にカーケンダール効果による空孔が発生するので、抵抗値の変動や、接合部分の剥がれ等の品質の低下を発生させている。
本発明は、かかる事情に鑑みてなされたものであって、導体配線及び／又はビアと、抵抗体の接合部位の接合信頼性が高く、安価なセラミック回路基板及びこれに用いられる導体ペーストを提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的に沿う本発明に係るセラミック回路基板は、セラミック基材の表面に設ける導体配線及び／又はビアに接続される抵抗体を有するセラミック回路基板において、抵抗体が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線及びビアがＡｇ系からなり、しかも、抵抗体と、導体配線及び／又はビアが接合部位で直接接する部分を有することなく、接合用導体を介して電気的に接続されている。これにより、例えば、Ｐｄ比率の高いＡｇ−Ｐｄ系の抵抗体と、Ａｇ比率の高いＡｇ系の導体配線及び／又はビアを接続するにおいても、中間に接合用導体を介して接合し、接合時の２種の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができるので、接合信頼性が高く、安価なセラミック回路基板を得ることができる。
【０００８】
ここで、セラミック回路基板は、抵抗体と、導体配線及び／又はビアがセラミック基材の同一表面上に離れて設けられており、しかも、接合部位が導体配線及び／又はビアの上面の一部と抵抗体の上面の一部に接合用導体で接合されて形成されているのがよい。これにより、導体配線及び／又はビアと、抵抗体を直接接することなく確実に接続することができ、接合用導体が抵抗体の上面側になるので、カーケンダール効果による空孔の発生を確実に防止することができる。
【０００９】
また、セラミック回路基板は、接合部位が導体配線及び／又はビアの上面の一部に接合用導体を接合して形成されていると共に、接合用導体の上面の一部に抵抗体を接合して形成されているのがよい。これにより、カーケンダール効果による空孔の発生を防止しながら、抵抗体と、導体配線及び／又はビアの接続形成部を小さくすることができ、セラミック回路基板をコンパクトにすることができる。
【００１０】
また、セラミック回路基板は、抵抗体と接合用導体が同時焼成して形成されているのがよい。これにより、接合用導体が抵抗体の上面側になる場合には、焼成を２度に分けて行う必要がないので、焼成コストの上昇がなく、セラミック回路基板のコスト上昇を抑えることができる。
【００１１】
前記目的に沿う本発明に係る導体ペーストは、セラミック基材の表面に設けるＡｇ系からなる導体配線及び／又はビアにＡｇ−Ｐｄ系からなる抵抗体を接続して有するセラミック回路基板に用いられる導体配線及び／又はビアと抵抗体を接合するための導体ペーストであって、導体ペーストがＡｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ｐｄ−Ａｕ系の金属を含み、しかも、それぞれ系の金属中におけるＰｄ比率、Ａｕ比率、又はＰｄとＡｕの合計比率が５〜２５体積％からなる。これにより、抵抗体と接合用導体間、及び、接合用導体と導体配線及び／又はビア間の、接合時の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができる。
【００１２】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板の斜視図、Ａ−Ａ’線縦断面図、図２（Ａ）、（Ｂ）はそれぞれ同セラミック回路基板の変形例の説明図、図３（Ａ）〜（Ｃ）はそれぞれ同セラミック回路基板の他の変形例の説明図である。
【００１３】
図１（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係るセラミック回路基板１０は、焼成前のセラミック基材１１が、例えば、低温焼成セラミック等からなり、ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系ガラス５０〜６５重量％（好ましくは６０重量％）とＡｌ２Ｏ３５０〜３５重量％（好ましくは４０重量％）からなるセラミック粉末に樹脂、溶剤及び可塑剤を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、実質的に矩形状の所望の大きさに切断して形成されるセラミックグリーンシートに必要に応じてビア１２用の孔をプレス金型や、ＮＣマシーン等を用いて穿設し、Ａｇ系の導体ペーストを使用してスクリーン印刷で導体配線１３を形成したり、孔に導体ペーストをスクリーン印刷で充填してビア１２を形成したりしている。そして、必要に応じて、複数枚のセラミックグリーンシートを重ね合わせて温度をかけながら圧着して形成する積層体と乾燥後の導体ペーストを酸化雰囲気中で、例えば、８００〜１１００℃程度の温度で同時焼成してセラミック基材１１を作製している。このセラミック回路基板１０は、セラミック基材１１に形成された導体配線１３及び／又はビア１２に電気的に接続される抵抗体１４を有している。
【００１４】
このセラミック回路基板１０に用いられる抵抗体１４は、低抵抗値を有するＡｇ−Ｐｄ系からなり、例えば、抵抗値を１００ｍΩ〜１Ω程度の低抵抗値と、低いＴＣＲ値とするために、Ｐｄ比率が５０重量％を超える配合のものを用いている。また、導体配線１３及びビア１２は、Ａｇ系からなり、Ａｇや、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ等の内のＡｇ比率が高くて導通抵抗が低く、セラミックグリーンシートと酸化雰囲気中で同時焼成可能な導体が用いられている。そして、抵抗体１４と、導体配線１３及び／又はビア１２が互いに接合部位１５で直接接する部分を有さないで、例えば、Ａｇ−Ｐｄ系や、Ａｇ−Ａｕ系等で体積％比率が、Ａｇ：Ｐｄ又はＡｕ＝９０：１０程度の導体ペーストをスクリーン印刷で形成する接合用導体１６を介して接続され、電気的に導通状態となっている。接合する両者間での拡散速度の差が大きい場合のカーケンダール効果による空孔の発生は、Ｐｄ比率の高いＡｇ−Ｐｄ系の抵抗体１４と、Ａｇ比率の高いＡｇ系の導体配線１３及び／又はビア１２の接合が直接接することがないので、空孔の発生を防止することができると共に、抵抗体１４と接合用導体１６、及び、導体配線１３及び／又はビア１２と接合用導体１６の接合間では、接合する両者間での拡散速度の差を小さくできるので空孔の発生を防止することができる。
【００１５】
ここで、セラミック回路基板１０は、抵抗体１４と、導体配線１３がセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５が導体配線１３の上面の一部と抵抗体１４の上面の一部に接合用導体１６で接合され、抵抗体１４と、導体配線１３が電気的に導通状態になるように形成されているのがよい。また、図２（Ａ）に示すように、セラミック回路基板１０ａは、抵抗体１４と、ビア１２の端部がセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５ａがビア１２の上面と抵抗体１４の上面の一部に接合導体１６で接合され、抵抗体１４と、ビア１２が電気的に導通状態になるように形成されていてもよい。更に、図２（Ｂ）に示すように、セラミック回路基板１０ｂは、抵抗体１４と、導体配線１３及びビア１２とがセラミック基材１１の同一表面上に互いに離れて設けられており、しかも、接合部位１５ｂが導体配線１３及びビア１２の上面の一部と抵抗体１４の上面の一部に接合導体１６で接合され、抵抗体１４と、導体配線１３及びビア１２とが電気的に導通状態になるように形成されていてもよい。なお、接合部位１５、１５ａ、１５ｂの形態は、一方側と他方側の形態がそれぞれ異なる接合部位１５、１５ａ、１５ｂの形態の組合せであってもよい。
【００１６】
次に、図３（Ａ）〜（Ｃ）を参照しながら本発明の一実施の形態に係るセラミック回路基板１０の他の変形例について説明する。
図３（Ａ）に示すように、セラミック回路基板１０ｃは、抵抗体１４と、導体配線１３の接合部位１５ｃが導体配線１３の上面の一部からセラミック基材１１の一部にかけて接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部に接合して抵抗体１４が形成されている構造となっているのがよい。また、図３（Ｂ）に示すように、セラミック回路基板１０ｄは、抵抗体１４と、ビア１２の接合部位１５ｄがビア１２の端部上面に接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部又は全面に接合して抵抗体１４が形成されている構造となっているてもよい。更に、図３（Ｃ）に示すように、セラミック回路基板１０ｅは、抵抗体１４と、導体配線１３及びビア１２との接合部位１５ｅが導体配線１３及びビア１２の接合面の上面の一部からセラミック基材１１の一部にかけて接合用導体１６を接合して形成されていると共に、接合用導体１６の上面の一部に接合して抵抗体１４が形成されている構造となっていてもよい。なお、接合部位１５ｃ、１５ｄ、１５ｅの形態は、一方側と他方側の形態がそれぞれ異なる接合部位１５ｃ、１５ｄ、１５ｅの形態の組合せであってもよい。
【００１７】
次に、接合用導体が抵抗体の上面側になる場合のセラミック回路基板１０、１０ａ、１０ｂにおいては、抵抗体１４と、接合用導体１６がセラミック基材１１と導体配線１３及び／又はビア１２を同時焼成する温度より若干低い温度、例えば、８００〜９００℃程度で同時焼成して形成されるのがよい。抵抗体１４と接合用導体１６は、別々に焼成する必要がないので、焼成工程におけるコストアップを防止することができる。
【００１８】
本発明の一実施の形態に係るセラミック回路基板１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅに用いられる導体ペーストは、Ａｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ａｕ−Ｐｄ系の金属を含み、Ａｇ−Ｐｄ系からなり、例えば、Ｐｄ比率の高い低抵抗の抵抗体１４と、Ａｇ系からなり、例えば、Ａｇ比率の高い導通抵抗の低い導体配線１３及び／又はビア１２とに接合して電気的に接続するための接合用の導体ペーストである。この導体ペーストは、Ａｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ａｕ−Ｐｄ系からなり、それぞれのペースト中の金属分比率におけるＰｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が５〜２５体積％からなっている。なお、導体ペーストは、Ｐｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が２５体積％を超えると導体ペーストのコストが高くなりすぎる。また、導体ペーストは、Ｐｄ比率、Ａｕ比率、又はＡｕとＰｄの合計比率が５体積％を下まわるとカーケンダール効果を防止する効果が小さくなり、空孔の発生が多くなって接合信頼性が低下する。なお、導体ペースト中に、厚膜ペーストにおいて一般的に用いられているガラス、例えば、ＳｉＯ２−Ｂ２Ｏ３−ＰｂＯ系、ＳｉＯ２−Ｂ２Ｏ３−ＺｎＯ系、又は、Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系等のガラスや、酸化物、例えば、Ｂｉ２Ｏ３等の酸化物を添加して用いることは、何ら問題を発生するものではない。
【００１９】
【実施例】
本発明者は、セラミック基材に低温焼成セラミックを用い、導体配線及びビアの電極用として、Ａｇ、Ａｇ−Ｐｔ、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９５：５（重量％））、接合用導体として、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９５：５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝７５：２５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝８５：１５（体積％））、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９０：１０（体積％））、Ａｇ−Ａｕ（Ａｇ：Ａｕ＝９０：１０（体積％））、又は、Ａｇ−Ａｕ（Ａｇ：Ａｕ＝８０：２０（体積％））、抵抗体として、全てにＡｇ−Ｐｄ（Ａｇ：Ｐｄ＝４５：５５（重量％））を用いて７種類の実施例１〜７のセラミック回路基板を作製した。併せて、比較例として、セラミック基材に低温焼成セラミックを用い、導体配線及びビアの電極用として、Ａｇ、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝８０：２０（重量％））、接合用導体として、用いない、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝６５：３５（体積％））、又は、Ａｇ−Ｐｄ（Ａｇ：Ｐｄ＝９０：１０（体積％））、抵抗体として、実施例と同様に全てにＡｇ−Ｐｄ（Ａｇ：Ｐｄ＝４５：５５（重量％））を用いた４種類の比較例１〜４のセラミック回路基板を作製した。そして、実施例と比較例についてカーケンダール効果による空孔の発生具合及びセラミック回路基板のコストを比較した。実施例１〜７、及び比較例１〜４の作製条件、空孔の発生具合、及びコストを表１に示す。
【００２０】
【表１】
実施例１〜７については、空孔の発生具合、及びコストとも良好であることが確認できた。但し、実施例６は、接合用導体が抵抗体の下側になるので、同時焼成すると空孔の発生があり、接合用導体と、抵抗体をそれぞれ個別に焼成する必要から、焼成コストの上昇となるが、コストアップの比率としては比較的少ない。また、実施例７は、Ａｇ−Ａｕからなる接合用導体のＡｕの比率が２０体積％と高くなるので、材料コストの上昇となるが使用量が僅かであるので、コストアップの比率としては比較的少ない。比較例１〜４については、いずれも空孔の発生具合、コストに問題があることが確認された。特に、比較例４は、導体配線及びビアの電極用として、Ａｇ−Ｐｄ系のＰｄ比率の高いものを用いて空孔の発生を抑えることが可能であるが、使用量の多い電極用の導体ペーストのコストの上昇となり、コストアップの比率が大きくて、実施に移すのが困難である。
【００２２】
【発明の効果】
請求項１及びこれに従属する請求項２又は３記載のセラミック回路基板は、抵抗体が低抵抗値を有するＡｇ−Ｐｄ系で形成され、導体配線及びビアがＡｇ系からなり、しかも、抵抗体と、導体配線及び／又はビアが接合部位で直接接する部分を有することなく、接合用導体を介して電気的に接続されているので、例えば、Ａｇ−Ｐｄ系のＰｄ比率の高い抵抗体と、Ａｇ系のＡｇ比率の高い導体配線及び／又はビアを接続するにおいても、接合用導体を介して接合することで、接合時の２種の金属原子の拡散速度の差を小さくでき、カーケンダール効果による空孔の発生を防止することができ、接合信頼性が高く、安価なセラミック回路基板を提供できる。
【００２３】
特に、請求項２及びこれに従属する請求項４記載のセラミック回路基板は、抵抗体と、導体配線及び／又はビアがセラミック基材の同一表面上に離れて設けられており、しかも、接合部位が導体配線及び／又はビアの上面の一部と抵抗体の上面の一部に接合用導体で接合されて形成されているので、導体配線及び／又はビアと、抵抗体を直接接することなく確実に接続することができ、接合用導体が抵抗体の上面側にあることでカーケンダール効果による空孔の発生を確実に防止することができる。
【００２４】
また、請求項３記載のセラミック回路基板は、接合部位が導体配線及び／又はビアの上面の一部に接合用導体を接合して形成されていると共に、接合用導体の上面の一部に抵抗体を接合して形成されているので、接合部位に空孔の発生を防止しながら、セラミック回路基板をコンパクトにすることができる。
【００２５】
また、請求項４記載のセラミック回路基板は、抵抗体と接合用導体が同時焼成して形成されているので、接合用導体が抵抗体の上面側になる場合には、焼成を２度に分けて行う必要がなく、焼成コストの上昇を抑えることができる。
【００２６】
請求項５記載の導体ペーストは、セラミック基材の表面に設けるＡｇ系からなる導体配線及び／又はビアにＡｇ−Ｐｄ系からなる抵抗体を接続して有するセラミック回路基板に用いられる導体配線及び／又はビアと抵抗体を接合するための導体ペーストであって、導体ペーストがＡｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ｐｄ−Ａｕ系の金属を含み、しかも、それぞれ系の金属中におけるＰｄ比率、Ａｕ比率、又はＰｄとＡｕの合計比率が５〜２５体積％からなるので、抵抗体と、接合用導体間、及び接合用導体と、導体配線及び／又はビア間の空孔の発生を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係るセラミック回路基板の斜視図、Ａ−Ａ’線縦断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同セラミック回路基板の変形例の説明図である。
【図３】（Ａ）〜（Ｃ）はそれぞれ同セラミック回路基板の他の変形例の説明図である。
【図４】（Ａ）〜（Ｃ）はそれぞれ従来のセラミック回路基板の説明図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ：セラミック回路基板、１１：セラミック基材、１２：ビア、１３：導体配線、１４：抵抗体、１５、１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ：接合部位、１６：接合用導体
Claims (5)
- セラミック基材の表面に設ける導体配線及び／又はビアに接続される抵抗体を有するセラミック回路基板において、
前記抵抗体が低抵抗値を有するＡｇ−Ｐｄ系で形成され、前記導体配線及びビアがＡｇ系からなり、しかも、前記抵抗体と、前記導体配線及び／又はビアが接合部位で直接接する部分を有することなく、接合用導体を介して電気的に接続されていることを特徴とするセラミック回路基板。 - 請求項１記載のセラミック回路基板において、前記抵抗体と、前記導体配線及び／又はビアが前記セラミック基材の同一表面上に離れて設けられており、しかも、前記接合部位が前記導体配線及び／又はビアの上面の一部と前記抵抗体の上面の一部に前記接合用導体で接合されて形成されていることを特徴とするセラミック回路基板。
- 請求項１記載のセラミック回路基板において、前記接合部位が前記導体配線及び／又はビアの上面の一部に前記接合用導体を接合して形成されていると共に、該接合用導体の上面の一部に前記抵抗体を接合して形成されていることを特徴とするセラミック回路基板。
- 請求項２記載のセラミック回路基板において、前記抵抗体と前記接合用導体が同時焼成して形成されていることを特徴とするセラミック回路基板。
- セラミック基材の表面に設けるＡｇ系からなる導体配線及び／又はビアにＡｇ−Ｐｄ系からなる抵抗体を接続して有するセラミック回路基板に用いられる前記導体配線及び／又はビアと前記抵抗体を接合するための導体ペーストであって、
前記導体ペーストがＡｇ−Ｐｄ系、Ａｇ−Ａｕ系、又はＡｇ−Ｐｄ−Ａｕ系の金属を含み、しかも、それぞれ系の前記金属中におけるＰｄ比率、Ａｕ比率、又はＰｄとＡｕの合計比率が５〜２５体積％からなることを特徴とする導体ペースト。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048504A JP2006190701A (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びこれに用いられる導体ペースト |
| PCT/JP2004/001898 WO2004077899A1 (ja) | 2003-02-26 | 2004-02-19 | セラミック回路基板及びこれに用いられる導体ペースト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048504A JP2006190701A (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びこれに用いられる導体ペースト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006190701A true JP2006190701A (ja) | 2006-07-20 |
Family
ID=32923294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048504A Withdrawn JP2006190701A (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びこれに用いられる導体ペースト |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2006190701A (ja) |
| WO (1) | WO2004077899A1 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4899452U (ja) * | 1972-02-25 | 1973-11-24 | ||
| JPS60167398A (ja) * | 1984-02-09 | 1985-08-30 | 松下電器産業株式会社 | 多層回路基板およびその製造法 |
| JP2644891B2 (ja) * | 1988-06-07 | 1997-08-25 | 株式会社日本触媒 | 廃水の浄化方法 |
| JP2760035B2 (ja) * | 1989-04-17 | 1998-05-28 | 株式会社デンソー | 厚膜回路基板 |
| JP3237258B2 (ja) * | 1993-01-22 | 2001-12-10 | 株式会社デンソー | セラミック多層配線基板 |
| JP3633028B2 (ja) * | 1995-04-28 | 2005-03-30 | 株式会社デンソー | 厚膜印刷基板及びその製造方法 |
| JPH11195505A (ja) * | 1997-12-26 | 1999-07-21 | E I Du Pont De Nemours & Co | 厚膜抵抗体及びその製造方法 |
| JP2001093337A (ja) * | 1999-09-28 | 2001-04-06 | Yazaki Corp | 厚膜抵抗体と厚膜抵抗体の製造方法 |
| JP2001284762A (ja) * | 2000-03-30 | 2001-10-12 | Yazaki Corp | 電子回路装置 |
-
2003
- 2003-02-26 JP JP2003048504A patent/JP2006190701A/ja not_active Withdrawn
-
2004
- 2004-02-19 WO PCT/JP2004/001898 patent/WO2004077899A1/ja not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004077899A1 (ja) | 2004-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH04169002A (ja) | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 | |
| JPH09246723A (ja) | 低温焼成セラミック回路基板 | |
| JPS62279695A (ja) | セラミツク多層配線基板 | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP3818030B2 (ja) | 多層基板の製造方法 | |
| US20140224530A1 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JPH10107058A (ja) | 厚膜回路基板及びそのワイヤボンディング電極形成方法 | |
| JP2006190701A (ja) | セラミック回路基板及びこれに用いられる導体ペースト | |
| JPH10112409A (ja) | チップコイル | |
| JP2000022070A (ja) | バンプを有する電子部品及びその製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2807976B2 (ja) | 導体充填スルーホールの製造方法 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JP2002076609A (ja) | 回路基板 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP2874686B2 (ja) | 多層基板 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2842710B2 (ja) | 回路基板 | |
| JPH11186681A (ja) | 電子部品搭載基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |