JPH10112409A - チップコイル - Google Patents
チップコイルInfo
- Publication number
- JPH10112409A JPH10112409A JP8265840A JP26584096A JPH10112409A JP H10112409 A JPH10112409 A JP H10112409A JP 8265840 A JP8265840 A JP 8265840A JP 26584096 A JP26584096 A JP 26584096A JP H10112409 A JPH10112409 A JP H10112409A
- Authority
- JP
- Japan
- Prior art keywords
- chip coil
- electrodes
- chip
- substrate
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 チップコイル基板を上下いずれの方向から実
装してもほぼ同じ電気的特性を得ることができるように
すると共に、デラミネーションを防止する。 【解決手段】 チップコイル基板３１は、低温焼成セラ
ミックのグリーンシート３２〜３６を積層して焼成した
ものである。中間層のグリーンシート３４にＡｇ系ペー
ストでコイルパターン３７を形成し、最上層及び最下層
のグリーンシート３２，３６の外面に、それぞれ両側部
にＡｇ／Ｐｄ系ペーストで電極３８，３９を形成する。
各層のグリーンシート３２〜３６に形成したビアホール
４０に充填したＡｇ系のビア導体４１，４２によって中
間層のコイルパターン３７と上下両面の電極３８，３９
とを接続する。更に、チップコイル基板３１の両側面に
は、Ａｇ／Ｐｄ系ペーストで側面電極４３を形成し、こ
の側面電極４３によって上下両面の電極３８，３９を接
続する。
装してもほぼ同じ電気的特性を得ることができるように
すると共に、デラミネーションを防止する。 【解決手段】 チップコイル基板３１は、低温焼成セラ
ミックのグリーンシート３２〜３６を積層して焼成した
ものである。中間層のグリーンシート３４にＡｇ系ペー
ストでコイルパターン３７を形成し、最上層及び最下層
のグリーンシート３２，３６の外面に、それぞれ両側部
にＡｇ／Ｐｄ系ペーストで電極３８，３９を形成する。
各層のグリーンシート３２〜３６に形成したビアホール
４０に充填したＡｇ系のビア導体４１，４２によって中
間層のコイルパターン３７と上下両面の電極３８，３９
とを接続する。更に、チップコイル基板３１の両側面に
は、Ａｇ／Ｐｄ系ペーストで側面電極４３を形成し、こ
の側面電極４３によって上下両面の電極３８，３９を接
続する。
Description
【０００１】
【発明の属する技術分野】本発明は、グリーンシート積
層法により製造される積層セラミック型のチップコイル
に関するものである。
層法により製造される積層セラミック型のチップコイル
に関するものである。
【０００２】
【従来の技術】従来の積層セラミック型のチップコイル
は、例えば図４及び図５に示すように中間層のグリーン
シート１１（セラミック絶縁層）にコイルパターン１６
を印刷し、該グリーンシート１１を他のグリーンシート
１２，１３で挟み込んだ状態に積層し、この積層体を焼
成してチップコイル基板１７を形成している。このチッ
プコイル基板１７の上面と下面には、それぞれ左右両側
部に電極１８を形成し、また、中間層のグリーンシート
１１には、コイルパターン１６の両端から基板端縁まで
延びる配線部１６ａを形成し、この配線部１６ａをチッ
プコイル基板１７の左右両側面に形成された側面電極１
９と接続することで、コイルパターン１６と上下両面の
電極１８とを接続している。このように構成されたチッ
プコイルは、上下両面の電極１８のうちのいずれか一方
を配線基板の実装面に半田付けして用いられる（以下
「従来タイプＡ」という）。
は、例えば図４及び図５に示すように中間層のグリーン
シート１１（セラミック絶縁層）にコイルパターン１６
を印刷し、該グリーンシート１１を他のグリーンシート
１２，１３で挟み込んだ状態に積層し、この積層体を焼
成してチップコイル基板１７を形成している。このチッ
プコイル基板１７の上面と下面には、それぞれ左右両側
部に電極１８を形成し、また、中間層のグリーンシート
１１には、コイルパターン１６の両端から基板端縁まで
延びる配線部１６ａを形成し、この配線部１６ａをチッ
プコイル基板１７の左右両側面に形成された側面電極１
９と接続することで、コイルパターン１６と上下両面の
電極１８とを接続している。このように構成されたチッ
プコイルは、上下両面の電極１８のうちのいずれか一方
を配線基板の実装面に半田付けして用いられる（以下
「従来タイプＡ」という）。
【０００３】しかしながら、上記従来タイプＡでは、中
間層のコイルパターン１６と側面電極１９とを接続する
ために、中間層端縁部に配線部１６ａを形成する必要が
ある。このため、配線部１６ａが形成された部分では、
中間層端縁部の層間接合力が低下して、層間剥離（デラ
ミネーション）が生じるおそれがあり、これが接続不良
を発生させる原因となっている。
間層のコイルパターン１６と側面電極１９とを接続する
ために、中間層端縁部に配線部１６ａを形成する必要が
ある。このため、配線部１６ａが形成された部分では、
中間層端縁部の層間接合力が低下して、層間剥離（デラ
ミネーション）が生じるおそれがあり、これが接続不良
を発生させる原因となっている。
【０００４】この対策として、図６及び図７に示すよう
に、上下の電極１８のいずれか一方と、中間層のコイル
パターン１６との間のグリーンシート１２，１３にビア
ホール２０を形成し、このビアホール２０に充填したビ
ア導体２１によって上下の電極１８のいずれか一方と中
間層のコイルパターン１６とを接続し、上下両面の電極
１８間の接続を側面電極１９によって行うようにしたも
のがある（以下「従来タイプＢ」という）。この構成で
は、コイルパターン１６と側面電極１９とを直接接続す
る必要がなく、従来タイプＡでデラミネーションの発生
原因となっていた中間層端縁部の配線部１６ａが不要に
なるため、デラミネーションを防止できる。
に、上下の電極１８のいずれか一方と、中間層のコイル
パターン１６との間のグリーンシート１２，１３にビア
ホール２０を形成し、このビアホール２０に充填したビ
ア導体２１によって上下の電極１８のいずれか一方と中
間層のコイルパターン１６とを接続し、上下両面の電極
１８間の接続を側面電極１９によって行うようにしたも
のがある（以下「従来タイプＢ」という）。この構成で
は、コイルパターン１６と側面電極１９とを直接接続す
る必要がなく、従来タイプＡでデラミネーションの発生
原因となっていた中間層端縁部の配線部１６ａが不要に
なるため、デラミネーションを防止できる。
【０００５】
【発明が解決しようとする課題】しかし、上記従来タイ
プＢでは、チップコイル基板１７を配線基板の実装面に
半田付けする際に、上面側の電極１８を半田付けする場
合と下面側の電極１８を半田付けする場合とでは、コイ
ルパターン１６から実装面までの配線長が大きく異な
り、電気的特性が異なってくる。従って、実装工程にお
いて、ビア導体２１側の電極１８を実装面に半田付けす
る必要があり、実装方向に方向性を持つようになる。こ
のため、チップコイル基板１７に実装方向の目印を付け
たり、或は、予めチップコイル基板１７を同一方向に揃
えてテーピングする必要があり、その分、コスト高にな
ると共に、実装方向の管理・検査が面倒で、しかも実装
方向の間違いによる実装不良も発生する可能性がある。
プＢでは、チップコイル基板１７を配線基板の実装面に
半田付けする際に、上面側の電極１８を半田付けする場
合と下面側の電極１８を半田付けする場合とでは、コイ
ルパターン１６から実装面までの配線長が大きく異な
り、電気的特性が異なってくる。従って、実装工程にお
いて、ビア導体２１側の電極１８を実装面に半田付けす
る必要があり、実装方向に方向性を持つようになる。こ
のため、チップコイル基板１７に実装方向の目印を付け
たり、或は、予めチップコイル基板１７を同一方向に揃
えてテーピングする必要があり、その分、コスト高にな
ると共に、実装方向の管理・検査が面倒で、しかも実装
方向の間違いによる実装不良も発生する可能性がある。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、チップコイル基板を
上下いずれの方向から実装してもほぼ同じ電気的特性を
得ることができ、実装方向の方向性を無くすことができ
ると共に、デラミネーションを防止でき、信頼性を向上
できるチップコイルを提供することにある。
たものであり、従ってその目的は、チップコイル基板を
上下いずれの方向から実装してもほぼ同じ電気的特性を
得ることができ、実装方向の方向性を無くすことができ
ると共に、デラミネーションを防止でき、信頼性を向上
できるチップコイルを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のチップコイルは、チップコイル基板の内層
のコイルパターンと該基板の上下両面の電極とをそれぞ
れセラミック絶縁層を貫通するビア導体によって接続し
た構成としたものである（請求項１）。この構成では、
上下両面の電極が共にビア導体によってコイルパターン
に接続されているため、チップコイル基板を上下いずれ
の方向から実装面に実装しても、コイルパターンから実
装面までの配線長がほぼ同一となり、ほぼ同じ電気的特
性を得ることができる。
に、本発明のチップコイルは、チップコイル基板の内層
のコイルパターンと該基板の上下両面の電極とをそれぞ
れセラミック絶縁層を貫通するビア導体によって接続し
た構成としたものである（請求項１）。この構成では、
上下両面の電極が共にビア導体によってコイルパターン
に接続されているため、チップコイル基板を上下いずれ
の方向から実装面に実装しても、コイルパターンから実
装面までの配線長がほぼ同一となり、ほぼ同じ電気的特
性を得ることができる。
【０００８】この場合、請求項２のように、チップコイ
ル基板の側面に、該基板の上下両面の電極を接続する側
面電極を形成することが好ましい。このようにすれば、
万一、一方の電極とコイルパターンとの間を接続するビ
ア導体が接続不良になったとしても、側面電極によって
両者の電気的接続を確保できる。また、チップコイル基
板を実装面に半田付けする際に、半田が側面電極にも付
着して半田のメニスカス（半田の表面が作る湾曲した
面）を大きくすることができ、半田付け強度を高めるこ
とができる。
ル基板の側面に、該基板の上下両面の電極を接続する側
面電極を形成することが好ましい。このようにすれば、
万一、一方の電極とコイルパターンとの間を接続するビ
ア導体が接続不良になったとしても、側面電極によって
両者の電気的接続を確保できる。また、チップコイル基
板を実装面に半田付けする際に、半田が側面電極にも付
着して半田のメニスカス（半田の表面が作る湾曲した
面）を大きくすることができ、半田付け強度を高めるこ
とができる。
【０００９】
【発明の実施の形態】まず、図１及び図２に基づいて本
発明の一実施形態におけるチップコイルの構造を説明す
る。チップコイル基板３１は、後述するグリーンシート
積層法により低温焼成セラミックのグリーンシート（セ
ラミック絶縁層）３２〜３６を積層して焼成したもので
ある。中間層のグリーンシート３４には、Ａｇ系ペース
トでコイルパターン３７が形成されている。一方、最上
層及び最下層のグリーンシート３２，３６の外面には、
それぞれ両側部にＡｇ／Ｐｄ系ペーストで電極３６，３
７が形成されている。各層のグリーンシート３２〜３６
には、コイルパターン３７の両端に対応する位置にそれ
ぞれビアホール４０が形成され、そのビアホール４０に
充填したＡｇ系のビア導体４１，４２によって中間層の
コイルパターン３７と上下両面の電極３８，３９とが接
続されている。更に、チップコイル基板３１の両側面に
は、Ａｇ／Ｐｄ系ペーストで側面電極４３が形成され、
この側面電極４３によって上下両面の電極３８，３９が
接続されている。
発明の一実施形態におけるチップコイルの構造を説明す
る。チップコイル基板３１は、後述するグリーンシート
積層法により低温焼成セラミックのグリーンシート（セ
ラミック絶縁層）３２〜３６を積層して焼成したもので
ある。中間層のグリーンシート３４には、Ａｇ系ペース
トでコイルパターン３７が形成されている。一方、最上
層及び最下層のグリーンシート３２，３６の外面には、
それぞれ両側部にＡｇ／Ｐｄ系ペーストで電極３６，３
７が形成されている。各層のグリーンシート３２〜３６
には、コイルパターン３７の両端に対応する位置にそれ
ぞれビアホール４０が形成され、そのビアホール４０に
充填したＡｇ系のビア導体４１，４２によって中間層の
コイルパターン３７と上下両面の電極３８，３９とが接
続されている。更に、チップコイル基板３１の両側面に
は、Ａｇ／Ｐｄ系ペーストで側面電極４３が形成され、
この側面電極４３によって上下両面の電極３８，３９が
接続されている。
【００１０】以上のように構成されたチップコイルの製
造方法を図３に基づいて説明する。まず、ＣａＯ−Ａｌ
2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末：５０〜６５
重量％（好ましくは６０重量％）と、アルミナ粉末：５
０〜３５重量％（好ましくは４０重量％）とを混合して
低温焼成セラミック粉末を作製し、この低温焼成セラミ
ック粉末に溶剤（例えばトルエン、キシレン）、バイン
ダー（例えばアクリル樹脂）及び可塑剤（例えばＤＯ
Ａ）を加え、十分に混練してスラリーを作製し、通常の
ドクターブレード法を用いてグリーンシートを製膜す
る。
造方法を図３に基づいて説明する。まず、ＣａＯ−Ａｌ
2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末：５０〜６５
重量％（好ましくは６０重量％）と、アルミナ粉末：５
０〜３５重量％（好ましくは４０重量％）とを混合して
低温焼成セラミック粉末を作製し、この低温焼成セラミ
ック粉末に溶剤（例えばトルエン、キシレン）、バイン
ダー（例えばアクリル樹脂）及び可塑剤（例えばＤＯ
Ａ）を加え、十分に混練してスラリーを作製し、通常の
ドクターブレード法を用いてグリーンシートを製膜す
る。
【００１１】このグリーンシートを、製品を多数個取り
するサイズ（例えば１５０ｍｍ×１５０ｍｍ）に切断
し、そのグリーンシートの所定位置に金型等により例え
ば直径０．２ｍｍのビアホール４０を打ち抜いて形成
し、各ビアホール４２に、Ａｇ系導体ペーストを充填し
てビア導体４１，４２を形成する。更に、中間層となる
グリーンシートには、Ａｇ系導体ペーストを用いてコイ
ルパターン３７をスクリーン印刷し、最上層及び最下層
となるグリーンシートの外面には、それぞれＡｇ／Ｐｄ
系ペーストを用いて電極３８，３９をスクリーン印刷す
る。
するサイズ（例えば１５０ｍｍ×１５０ｍｍ）に切断
し、そのグリーンシートの所定位置に金型等により例え
ば直径０．２ｍｍのビアホール４０を打ち抜いて形成
し、各ビアホール４２に、Ａｇ系導体ペーストを充填し
てビア導体４１，４２を形成する。更に、中間層となる
グリーンシートには、Ａｇ系導体ペーストを用いてコイ
ルパターン３７をスクリーン印刷し、最上層及び最下層
となるグリーンシートの外面には、それぞれＡｇ／Ｐｄ
系ペーストを用いて電極３８，３９をスクリーン印刷す
る。
【００１２】印刷工程終了後、各層のグリーンシートを
積層し、これを例えば８０〜１５０℃（好ましくは１０
０℃）、５０〜２５０ｋｇ／ｃｍ2 （好ましくは１００
ｋｇ／ｃｍ2 ）の条件で、３０秒間、熱圧着して一体化
する。この後、この積層体を所定サイズ（例えば４ｍｍ
×２ｍｍ）に切断して生基板を形成し、この生基板の側
面にＡｇ／Ｐｄ系ペーストを用いて側面電極４３を印刷
する。
積層し、これを例えば８０〜１５０℃（好ましくは１０
０℃）、５０〜２５０ｋｇ／ｃｍ2 （好ましくは１００
ｋｇ／ｃｍ2 ）の条件で、３０秒間、熱圧着して一体化
する。この後、この積層体を所定サイズ（例えば４ｍｍ
×２ｍｍ）に切断して生基板を形成し、この生基板の側
面にＡｇ／Ｐｄ系ペーストを用いて側面電極４３を印刷
する。
【００１３】そして、この生基板を空気中にて８００〜
１０００℃（好ましくは９００℃）で、２０分ホールド
の条件で焼成し、中間層にコイルパターン３７が内蔵さ
れたチップコイル基板３１を焼成する。この後、必要に
応じて、側面電極４３や電極３８，３９の露出部分にＮ
ｉとＰｂ／Ｓｎのメッキを施し、最後に、検査工程でイ
ンダクタンス、絶縁性等の電気的諸特性と外観を検査
し、この検査に合格したものがチップコイルの製品とな
る。
１０００℃（好ましくは９００℃）で、２０分ホールド
の条件で焼成し、中間層にコイルパターン３７が内蔵さ
れたチップコイル基板３１を焼成する。この後、必要に
応じて、側面電極４３や電極３８，３９の露出部分にＮ
ｉとＰｂ／Ｓｎのメッキを施し、最後に、検査工程でイ
ンダクタンス、絶縁性等の電気的諸特性と外観を検査
し、この検査に合格したものがチップコイルの製品とな
る。
【００１４】本発明者は、以上のようにして製造された
本発明のチップコイルの電気的特性を、図６及び図７に
湿す従来タイプＢと比較して測定したので、その測定結
果を次の表１及び表２に示す。
本発明のチップコイルの電気的特性を、図６及び図７に
湿す従来タイプＢと比較して測定したので、その測定結
果を次の表１及び表２に示す。
【００１５】
【表１】
【００１６】
【表２】
【００１７】これらの表１，２は、チップコイル基板の
実装方向の相違によるインダクタンスの差を１００ＭＨ
ｚで測定したものである。表１は、チップコイルの標準
インダクタンスが２ｎＨで、許容誤差が±０．３ｎＨの
場合の実測値である。従来タイプＢは実装方向の相違に
よるインダクタンス差（最大値）が１．３ｎＨもあり、
許容誤差を大きく越えてしまう。従って、従来タイプＢ
は、実装方向に方向性を持ち、実装方向を間違えると、
必要とするインダクタンスが得られない。これは、実装
方向の相違によってコイルパターン１６から実装面まで
の配線長が大きく異なるためである。
実装方向の相違によるインダクタンスの差を１００ＭＨ
ｚで測定したものである。表１は、チップコイルの標準
インダクタンスが２ｎＨで、許容誤差が±０．３ｎＨの
場合の実測値である。従来タイプＢは実装方向の相違に
よるインダクタンス差（最大値）が１．３ｎＨもあり、
許容誤差を大きく越えてしまう。従って、従来タイプＢ
は、実装方向に方向性を持ち、実装方向を間違えると、
必要とするインダクタンスが得られない。これは、実装
方向の相違によってコイルパターン１６から実装面まで
の配線長が大きく異なるためである。
【００１８】これに対し、本発明タイプでは、上下両面
の電極３８，３９が共にビア導体４１，４２によってコ
イルパターン３７に接続されているため、チップコイル
基板３１を上下いずれの方向から実装しても、コイルパ
ターン３７から実装面までの配線長がほぼ同一となる。
このため、本発明タイプでは、実装方向の相違によるイ
ンダクタンス差（最大値）が０．３ｎＨであり、許容誤
差内に収まる。これにより、チップコイル基板３１の上
下いずれの方向から実装しても、ほぼ同じ電気的特性を
得ることができ、実装方向の方向性を無くすことができ
る。このため、従来タイプＢとは異なり、実装方向の目
印を付ける必要がなく、また、予めチップコイル基板３
１を同一方向に揃えてテーピングする必要も無く、その
分、コストを削減できると共に、実装方向の管理が不要
で、生産性を向上でき、しかも、実装方向の間違いによ
る実装不良が全く発生せず、歩留りも向上できる。
の電極３８，３９が共にビア導体４１，４２によってコ
イルパターン３７に接続されているため、チップコイル
基板３１を上下いずれの方向から実装しても、コイルパ
ターン３７から実装面までの配線長がほぼ同一となる。
このため、本発明タイプでは、実装方向の相違によるイ
ンダクタンス差（最大値）が０．３ｎＨであり、許容誤
差内に収まる。これにより、チップコイル基板３１の上
下いずれの方向から実装しても、ほぼ同じ電気的特性を
得ることができ、実装方向の方向性を無くすことができ
る。このため、従来タイプＢとは異なり、実装方向の目
印を付ける必要がなく、また、予めチップコイル基板３
１を同一方向に揃えてテーピングする必要も無く、その
分、コストを削減できると共に、実装方向の管理が不要
で、生産性を向上でき、しかも、実装方向の間違いによ
る実装不良が全く発生せず、歩留りも向上できる。
【００１９】一方、表２は、チップコイルの標準インダ
クタンスが１０ｎＨで、許容誤差が±１．０ｎＨの場合
の実測値である。表２の場合は、表１の場合よりも標準
インダクタンスが大きいため、従来タイプＢでも実装方
向相違によるインダクタンス差（最大値）が少なくなる
が、それでも、インダクタンス差が許容誤差を越えてい
る。これに対し、本発明タイプでは、実装方向相違によ
るインダクタンス差（最大値）が０．６ｎＨであり、許
容誤差内に収まる。
クタンスが１０ｎＨで、許容誤差が±１．０ｎＨの場合
の実測値である。表２の場合は、表１の場合よりも標準
インダクタンスが大きいため、従来タイプＢでも実装方
向相違によるインダクタンス差（最大値）が少なくなる
が、それでも、インダクタンス差が許容誤差を越えてい
る。これに対し、本発明タイプでは、実装方向相違によ
るインダクタンス差（最大値）が０．６ｎＨであり、許
容誤差内に収まる。
【００２０】また、本発明タイプでは、上下両面の電極
３８，３９が共にビア導体４１，４２によってコイルパ
ターン３７に接続されているため、コイルパターン３７
と側面電極４３とを直接接続する必要がなく、図５及び
図６に示す従来タイプＡでデラミネーションの発生原因
となっていた中間層端縁部の配線部１６ａが不要になる
ため、デラミネーションを防止でき、接続不良を確実に
防止できる。
３８，３９が共にビア導体４１，４２によってコイルパ
ターン３７に接続されているため、コイルパターン３７
と側面電極４３とを直接接続する必要がなく、図５及び
図６に示す従来タイプＡでデラミネーションの発生原因
となっていた中間層端縁部の配線部１６ａが不要になる
ため、デラミネーションを防止でき、接続不良を確実に
防止できる。
【００２１】しかも、本発明タイプでは、チップコイル
基板３１の側面に、該基板３１の上下両面の電極３８，
３９を接続する側面電極４３を形成しているので、万
一、一方の電極とコイルパターン３７との間を接続する
ビア導体が接続不良になったとしても、側面電極４３に
よってコイルパターン３７と電極３８，３９との間の電
気的接続を確保できて、チップコイルとしての機能を維
持でき、故障発生を回避できる。また、チップコイル基
板３１を実装面に半田付けする際に、半田が側面電極４
３にも付着して半田のメニスカス（半田の表面が作る湾
曲した面）を大きくすることができ、半田付け強度を高
めることができて、接続信頼性も向上することができ
る。
基板３１の側面に、該基板３１の上下両面の電極３８，
３９を接続する側面電極４３を形成しているので、万
一、一方の電極とコイルパターン３７との間を接続する
ビア導体が接続不良になったとしても、側面電極４３に
よってコイルパターン３７と電極３８，３９との間の電
気的接続を確保できて、チップコイルとしての機能を維
持でき、故障発生を回避できる。また、チップコイル基
板３１を実装面に半田付けする際に、半田が側面電極４
３にも付着して半田のメニスカス（半田の表面が作る湾
曲した面）を大きくすることができ、半田付け強度を高
めることができて、接続信頼性も向上することができ
る。
【００２２】尚、チップコイル基板３１の製造に用いる
低温焼成セラミックのグリーンシート３２〜３６は、上
述した組成のもの以外に、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ
3 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末系や、Ｓ
ｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、ＰｂＯ−Ｓ
ｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、或はコージ
ェライト系結晶化ガラス等の１０００℃以下で焼成でき
るセラミック材料を用いても良い。また、コイルパター
ン、電極、側面電極についても、Ａｇ、Ａｇ／Ｐｄに限
定されず、Ａｇ／Ｐｔ、Ａｕ等、他の導体を用いても良
い。
低温焼成セラミックのグリーンシート３２〜３６は、上
述した組成のもの以外に、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ
3 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末系や、Ｓ
ｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、ＰｂＯ−Ｓ
ｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、或はコージ
ェライト系結晶化ガラス等の１０００℃以下で焼成でき
るセラミック材料を用いても良い。また、コイルパター
ン、電極、側面電極についても、Ａｇ、Ａｇ／Ｐｄに限
定されず、Ａｇ／Ｐｔ、Ａｕ等、他の導体を用いても良
い。
【００２３】その他、本発明は、チップコイル基板をア
ルミナグリーンシートを積層して構成しても良く、ま
た、グリーンシートの積層枚数も５枚に限定されない
等、種々変形して実施できる。
ルミナグリーンシートを積層して構成しても良く、ま
た、グリーンシートの積層枚数も５枚に限定されない
等、種々変形して実施できる。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１のチップコイルによれば、上下両面の電極が
共にビア導体によってコイルパターンに接続されている
ため、チップコイル基板を上下いずれの方向から実装し
てもほぼ同じ電気的特性を得ることができ、実装方向の
方向性を無くすことができて、生産性・コスト性を向上
できると共に、チップコイル基板の層間剥離（デラミネ
ーション）を防止でき、信頼性を向上できる。
の請求項１のチップコイルによれば、上下両面の電極が
共にビア導体によってコイルパターンに接続されている
ため、チップコイル基板を上下いずれの方向から実装し
てもほぼ同じ電気的特性を得ることができ、実装方向の
方向性を無くすことができて、生産性・コスト性を向上
できると共に、チップコイル基板の層間剥離（デラミネ
ーション）を防止でき、信頼性を向上できる。
【００２５】しかも、請求項２では、チップコイル基板
の側面に、該基板の上下両面の電極を接続する側面電極
を形成したので、電極とコイルパターンとの間の接続信
頼性を向上できると共に、チップコイルを実装面に接続
する半田のメニスカス（半田の表面が作る湾曲した面）
を大きくすることができ、半田付け性を向上することが
できる。
の側面に、該基板の上下両面の電極を接続する側面電極
を形成したので、電極とコイルパターンとの間の接続信
頼性を向上できると共に、チップコイルを実装面に接続
する半田のメニスカス（半田の表面が作る湾曲した面）
を大きくすることができ、半田付け性を向上することが
できる。
【図１】本発明の一実施形態を示すチップコイルの縦断
面図
面図
【図２】チップコイルの分解斜視図
【図３】チップコイルの製造工程を示す工程図
【図４】従来タイプＡのチップコイルの縦断面図
【図５】従来タイプＡのチップコイルの分解斜視図
【図６】従来タイプＢのチップコイルの縦断面図
【図７】従来タイプＢのチップコイルの分解斜視図
３１…チップコイル基板、３２〜３６…グリーンシー
ト、３７…コイルパターン、３８，３９…電極、４０…
ビアホール、４１，４２…ビア導体、４３…側面電極。
ト、３７…コイルパターン、３８，３９…電極、４０…
ビアホール、４１，４２…ビア導体、４３…側面電極。
Claims (2)
- 【請求項１】 複数層のセラミック絶縁層を積層して焼
成してなるチップコイル基板の内層にコイルパターンが
形成され、該基板の上下両面に電極が形成されたチップ
コイルにおいて、 前記チップコイル基板の内層のコイルパターンと該基板
の上下両面の電極とをそれぞれ前記セラミック絶縁層を
貫通するビア導体によって接続したことを特徴とするチ
ップコイル。 - 【請求項２】 前記チップコイル基板の側面には、該基
板の上下両面の電極を接続する側面電極が形成されてい
ることを特徴とする請求項１に記載のチップコイル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265840A JPH10112409A (ja) | 1996-10-07 | 1996-10-07 | チップコイル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265840A JPH10112409A (ja) | 1996-10-07 | 1996-10-07 | チップコイル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112409A true JPH10112409A (ja) | 1998-04-28 |
Family
ID=17422803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8265840A Pending JPH10112409A (ja) | 1996-10-07 | 1996-10-07 | チップコイル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112409A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022443A1 (fr) * | 1999-09-17 | 2001-03-29 | Fdk Corporation | Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance |
| JP2007005788A (ja) * | 2005-06-22 | 2007-01-11 | Samsung Electro Mech Co Ltd | 内蔵型上下電極積層部品及びその製造方法 |
| JP2012104745A (ja) * | 2010-11-12 | 2012-05-31 | Tdk Corp | 積層型電子部品及び積層型電子部品の製造方法 |
| JP2015095496A (ja) * | 2013-11-11 | 2015-05-18 | パナソニックＩｐマネジメント株式会社 | 積層部品 |
| CN105390247A (zh) * | 2014-08-27 | 2016-03-09 | Tdk株式会社 | 层叠线圈部件 |
| CN114121409A (zh) * | 2020-08-26 | 2022-03-01 | 株式会社村田制作所 | 电感器部件 |
| CN114121410A (zh) * | 2020-08-26 | 2022-03-01 | 株式会社村田制作所 | 电感器部件、以及电感器部件的制造方法 |
-
1996
- 1996-10-07 JP JP8265840A patent/JPH10112409A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022443A1 (fr) * | 1999-09-17 | 2001-03-29 | Fdk Corporation | Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance |
| JP2001155938A (ja) * | 1999-09-17 | 2001-06-08 | Fdk Corp | 積層インダクタおよびその製造方法 |
| EP1152438A1 (en) * | 1999-09-17 | 2001-11-07 | FDK Corporation | Multilayer inductor and method of manufacturing the same |
| US6452473B1 (en) | 1999-09-17 | 2002-09-17 | Fdk Corporation | Multilayer inductor and method of manufacturing the same |
| EP1152438A4 (en) * | 1999-09-17 | 2003-05-28 | Fdk Corp | MULTILAYER INDUCTOR AND MANUFACTURING METHOD |
| JP2007005788A (ja) * | 2005-06-22 | 2007-01-11 | Samsung Electro Mech Co Ltd | 内蔵型上下電極積層部品及びその製造方法 |
| JP2012104745A (ja) * | 2010-11-12 | 2012-05-31 | Tdk Corp | 積層型電子部品及び積層型電子部品の製造方法 |
| JP2015095496A (ja) * | 2013-11-11 | 2015-05-18 | パナソニックＩｐマネジメント株式会社 | 積層部品 |
| CN105390247A (zh) * | 2014-08-27 | 2016-03-09 | Tdk株式会社 | 层叠线圈部件 |
| CN114121409A (zh) * | 2020-08-26 | 2022-03-01 | 株式会社村田制作所 | 电感器部件 |
| CN114121410A (zh) * | 2020-08-26 | 2022-03-01 | 株式会社村田制作所 | 电感器部件、以及电感器部件的制造方法 |
| JP2022038328A (ja) * | 2020-08-26 | 2022-03-10 | 株式会社村田製作所 | インダクタ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JPH10112409A (ja) | チップコイル | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP3251862B2 (ja) | セラミック多層基板の製造方法 | |
| JPH0757935A (ja) | 積層チップインダクタ | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH0828311B2 (ja) | コンデンサ−内蔵積層セラミックス基板の製造方法 | |
| JP4461641B2 (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JP3097877B2 (ja) | 多層回路基板 | |
| JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
| JP3493298B2 (ja) | 電子部品搭載基板 | |
| JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH0221157B2 (ja) | ||
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2003046253A (ja) | 多層回路基板 | |
| JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |